KR100563969B1 - 선택적 플라즈마 식각방법 - Google Patents

선택적 플라즈마 식각방법 Download PDF

Info

Publication number
KR100563969B1
KR100563969B1 KR1020007002106A KR20007002106A KR100563969B1 KR 100563969 B1 KR100563969 B1 KR 100563969B1 KR 1020007002106 A KR1020007002106 A KR 1020007002106A KR 20007002106 A KR20007002106 A KR 20007002106A KR 100563969 B1 KR100563969 B1 KR 100563969B1
Authority
KR
South Korea
Prior art keywords
layer
gas
dielectric layer
flow rate
processing chamber
Prior art date
Application number
KR1020007002106A
Other languages
English (en)
Other versions
KR20010023462A (ko
Inventor
헬렌 에이치. 즈후
조지 에이. 무엘러
토마스 디. 엔구옌
루민 리
Original Assignee
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리서치 코포레이션 filed Critical 램 리서치 코포레이션
Publication of KR20010023462A publication Critical patent/KR20010023462A/ko
Application granted granted Critical
Publication of KR100563969B1 publication Critical patent/KR100563969B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

유전체층 대 포토레지스트 층 및 베이스층의 선택성을 개선하기 위한 방법이 개시된다. 이 방법은 플라즈마 프로세싱 챔버에서 수행되고, 포토레지스트층은 유전체층 위에 코딩된다. 이 방법은 CxFy 가스와 N2 가스를 필수적으로 포함하여 구성되는 식각제 소스가스를 플라즈마 프로세싱 챔버로 유입하는 단계, 플라즈마 프로세싱 챔버에서 식각제 소스가스로부터 플라즈마를 발생시키는 단계, 및 플라즈마로 적어도 일부분의 유전체층을 유전체층 아래에 위치하는 베이스층까지 식각하는 단계를 포함하여 구성된다. 이 방법은 또한 Si, Si3N4, TiN 및 메탈 실리사이드에 대하여 매우 높은 선택성을 가지고 산화막층을 이방성 식각하는데 매우 적합하다.
플라즈마 식각, 선택성

Description

선택적 플라즈마 식각방법{Method for selective plasma etch}
본 발명은 반도체 집적회로(IC's)의 제조에 관한 것으로서, 더욱 상세하게는 반도체 소자에서 높은 종횡비의 피쳐들(features)을 높은 선택성으로 제조하기 위한 개선된 방법 및 장치에 관한 것이다.
반도체 집적회로에 있어서, 통상적으로 실리콘으로 제작된 반도체 웨이퍼 기판 위에 트랜지스터 부품과 같은 소자들이 형성되고, 제조과정중 원하는 집적회로(IC)를 만들기 위하여 여러가지 물질이 서로 다른 층 위에 증착된다. 통상, 패터닝된 금속화 배선 및 폴리실리콘 트랜지스터 게이트 등을 포함하는 도전층들은 예를 들어 SiO2, BPSG, PSG, TEOS 등과 같은 유전체 물질에 의해 서로 절연된다. 반도체 집적회로는 다층구조로 제작되기 때문에, 일반적으로 하나의 층 위에 패터닝된 IC 피쳐를 다른 층의 IC 피쳐와 상호연결해야 할 필요가 있다. 이러한 상호연결을 위해서는 통상 유전체 물질을 통해 하부의 IC 피쳐까지 비아홀(via hole)을 식각한다.
일단 비아홀이 식각되면, 하부층과 그 위에 연속적으로 증착되어 패터닝된 금속화층 사이에서 도전성 비아들이 생성되도록 예컨데 텅스턴 혹은 알루미늄 등과 같은 도전성 물질로 이들 비아홀을 채운다. 또 다른 경우에는, 하부의 폴리실리콘 트랜지스터 게이트 혹은 실리콘 웨이퍼 확산영역까지 비아홀을 식각한다. 일단 이들 비아가 식각되면, 하부의 디바이스와 그 위에 연속적으로 증착되어 패터닝된 금속화층 사이에서 전기적인 접촉이 형성되도록 비아홀들을 도전성 물질로 채운다.
도 1a는 설명의 편이를 위해 여러개의 증착 및 식각된 층을 갖는 반도체 웨이퍼(10)를 도시한 것으로서, 게이트 산화막(20), 폴리실리콘 게이트(22), 스페이서(24)와 확산영역(12)을 포함하여 이루어진 트랜지스터 소자가 반도체 웨이퍼(10) 상에 형성된다. 일반적으로, 일단 트랜지스터 소자의 부품들이 형성되면, 소자와 반도체 웨이퍼(10) 위에 유전체층(16)이 적당한 두께로 증착된다. 상술한 바와 같이, 적절한 전기적인 상호연결이 이루어지도록 통상 비아홀은 폴리실리콘 게이트(22)와 확산영역(12)까지 식각되어야 한다. 종래의 비아홀 식각방법에서는 포토레지스터층(18)을 적용하여 궁극적으로 비아홀이 위치할 영역을 노출시키기 위해 패터닝시킨다.
일단 포토레지스터층(18)이 패터닝되면, CF4/CHF3 와 같은 플루오르화탄소 가스의 화합물을 사용하여 유전체층(16)을 식각한다. 그러나, 이들 플루오르화탄소 화합물 화학제는 높은 종횡비와 좁은 선폭을 갖는 피쳐를 식각할 때 식각저지(etch-stop) 특성이 불량해지는 문제점이 있다. 이러한 식각저지 문제를 해결하기 위하여, 대개 O2 및/또는 CO 화학제가 플라스마 가스에 첨가된다. 그러나, O2 가 첨가되면 하부층의 일부분 뿐만 아니라 포토레지스터층(18)이 상당 부분 제거된다.
게다가 포토레지스터층(18)이 과도하게 제거되면, 비아홀 식각공정 중에 그 두께가 약 PR1 에서 약 PR2 로 감소하게 된다. 이와 같이 포토레지스터층(18)이 상당부분 소실되기 때문에, 임계치수(CD)를 양호하게 제어하는 것이 어려워진다. 또한, 유전체층이 상당히 두꺼운 경우에는 비아홀(14b)이 완전히 형성되기도 전에 포토레지스터층(18)이 모두 소실될 수도 있다.
일반적으로 사용되는 CxFy/CO 플라즈마 식각 화학제가 CxFy/O2 화학제보다 포토레지스트 층을 덜 소실시키기는 하나, 식각공정중에 과도한 양의 유독성 부산물을 배출하는 것으로 알려져 있다. 반도체 제조시 환경오염을 줄이는 것이 바람직한 양상이므로 환경에 유해한 제조 화학제가 사용되면 정화 및 처리비용 또한 상승하게 된다.
그러므로, 비아홀이 유전체층(16)을 통해 식각될 때, 비아홀의 하부에 위치하는 예컨데 폴리실리콘층, 실리콘층 혹은 금속화층 등과 같은 층들 뿐만 아니라 포토레지스터층(18)이 상당 부분 식각되어 버리기 때문에 종래의 플라즈마 식각 화학제는 매우 나쁜 선택성을 가진다. 도 1a를 참조하여 설명한 바와 같이, 비아홀(14b)에서 충분한 식각이 행해지는 한편, 비아홀(14a)이 식각될 때 폴리실리콘 게이트(22)로부터 상당한 양의 폴리실리콘 물질이 제거될 수 있는 것이다.
이러한 문제를 해결하기 위하여, 좀 더 두꺼운 포토레지스터층(18)을 형성함으로써 유전체층(16)의 보호영역 위에 적당한 양의 포토레지스트 물질이 남아있도록 한다. 그런데 더 두꺼운 유전체층(18)을 첨가시킬 경우에는 비아홀의 종횡비가 증가하는 문제가 있다. 예를 들어, 비아홀의 폭은 일정하나 높이가 증가할 경우, 종횡비(즉, 종횡비=높이/폭)가 증가한다. 게다가, 종횡비는 증가한 반면 선택성이 나쁜 경우에는 점점 더 작아지는 치수를 갖는 반도체 소자의 경우 양호한 임계치수(CD) 제어를 수행하는 것이 어렵게 된다.
또한, 좀 더 두꺼운 포토레지스터층(18)은 포토리소그래피 툴(photolithography tool)의 한계로 인하여 좁은 선폭을 갖는 피쳐 응용부분에서는 실용적이지 못하다. 이는 좁은 선폭을 갖는 피쳐에 대해서는 더 나은 해상도를 얻기 위하여 포토리소그래피 툴에 사용되는 노출광의 파장이 더 짧아져야 하기 때문이다. 이와 같은 짧은 파장은 초점 심도(focus depth)를 감소시키는 문제점이 있고, 이러한 문제점은 콘택홀과 비아홀의 크기가 계속 줄어들고 포토레지스트층의 두께가 이전보다 더 얇아지기 때문에 훨씬 심화된다.
따라서, 유전체 물질을 통한 식각공정의 속도를 저하시키지 않고서 높은 선택성을 얻을 수 있는 개선된 방법 및 장치가 필요하게 되었다.
이에 본 발명은 상술한 필요성을 충족하기 위하여, 포토레지스트로 마스킹된 유전체층에서 선택된 영역을 통해 선택적으로 식각할 수 있는 개선된 식각 화학제 를 제공하는 데 그 목적이 있다. 개선된 선택성으로 인하여 포토레지스트와 베이스층 물질을 덜 제거시키면서 큰 종횡비를 갖는 비아홀과 콘택홀의 플라즈마 식각이 가능해진다. 본 발명은 프로세스, 장치, 시스템, 디바이스와 방법을 포함하여 다양한 방법으로 구현될 수 있다. 이하 본 발명에 따른 여러가지 실시예가 기술될 것이다.
본 발명의 일실시예에 따르면, 플라즈마 프로세싱 챔버에서 웨이퍼의 유전체층중 선택된 영역을 통해 식각하기 위한 방법이 개시된다. 상기 방법은 CxFy 가스와 N2 가스를 필수적으로 포함하여 구성되는 식각제 소스 가스를 플라즈마 프로세싱 챔버로 주입시키는 단계를 포함한다. 상기 방법은 플라즈마 프로세싱 챔버에서 상기 식각제 소스 가스로부터 플라즈마를 발생시키는 단계를 더 포함한다. 또한, 상기 방법은 유전체층을 플라즈마로 적어도 부분적으로 식각하는 단계를 더 포함한다.
본 발명의 다른 실시예에 따르면, 유전체층 대 포토레지스트층 및 베이스층의 선택성을 개선하기 위한 방법이 개시된다. 상기 방법은 플라즈마 프로세싱 챔버에서 행해지며, 상기 포트레지스트층은 유전체층 위에 피복된다. 상기 방법은 CxFy 가스와 N2 가스를 필수적으로 포함하여 구성되는 식각제 소스 가스를 플라즈마 프로세싱 챔버로 주입시키는 단계를 포함한다. 상기 방법은 플라즈마 프로세싱 챔버에서 상기 식각제 소스 가스로부터 플라즈마를 발생시키는 단계를 더 포함한다. 또한, 상기 방법은 적어도 일부분의 유전체층을 유전체층 아래에 위치하는 베이스 층까지 플라즈마로 부분적으로 식각하는 단계를 더 포함한다.
본 발명의 또 다른 실시예에 따르면, 유전체층 대 포토레지스트층의 선택성을 개선하기 위한 방법이 개시된다. 상기 방법은 플라즈마 프로세싱 챔버에서 행해지며, 상기 포트레지스트층은 유전체층 위에 피복된다. 상기 방법은 식각제 소스가스를 상기 플라즈마 프로세싱 챔버로 주입하는 과정을 포함한다. 식각제 가스는 C2F6 가스, C4F8 가스 혹은 C3F6 가스, 및 N2 가스와 Ar 가스로 이루어지는 그룹에서 선택된다. 상기 방법은 플라즈마 프로세싱 챔버에서 상기 식각제 소스 가스로부터 플라즈마를 발생시키는 단계를 더 포함한다. 또한, 상기 방법은 적어도 일부분의 유전체층을 통하여 높은 종횡비의 비아홀을 유전체층 아래에 위치하는 베이스층까지 플라즈마로 부분적으로 식각하는 단계를 더 포함한다.
따라서, 본 발명에 따라 개선된 포토레지스트 선택성으로 인하여 매우 얇은 포토레지스트 마스크에 응용이 가능할 뿐 아니라 양호한 임계치수(CD) 제어를 유지하는 동시에 높은 종횡비를 갖는 비아홀을 이방성 식각할 수 있는 효과가 있다.
본 발명의 또 다른 실시예에 따르면, 높은 선택성을 갖는 본 발명의 화학제로 인하여 유전체층 아래에 위치하는 물질을 과도하게 제거하지 않고도 깊이를 달리하는 유전체층을 정밀하게 식각할 수 있는 효과가 있다.
본 발명의 이러한 효과와 또 다른 효과들은 이하의 자세한 설명과 첨부된 각종 도면을 참조함으로써 명백해 질 것이다.
상기한 본 발명은 아해의 첨부도면들을 참조함으로써 더 잘 이해될 것이다.
도 1a는 종래의 여러가지 증착 식각된 층들을 갖는 반도체 웨이퍼의 단면도를 나타낸 것이다.
도 1b는 본 발명의 일실시예에 따라 프로세싱 챔버를 구비한 플라즈마 식각 시스템을 나타낸 것이다.
도 2는 본 발명의 일실시예에 따라 유전체층을 통한 선택적 비아홀 식각의 예를 보여주는 반도체 웨이퍼의 단면도이다.
도 3은 본 발명의 일실시예에 따라 유전체층을 통해 선택적으로 식각된 콘택홀을 갖는 반도체 웨이퍼의 단면도이다.
도 4는 본 발명의 일실시예에 따라 유전체층을 통해 선택적으로 식각되고 자체정렬된 비아홀을 갖는 반도체 웨이퍼의 또 다른 단면도이다.
도 5는 본 발명의 일실시예에 따라 높은 선택성을 갖는 플라즈마 식각공정을 수행하기 위한 바람직한 방법을 설명하는 플로우챠트이다.
본 발명은 포토레지스트로 마스킹된 유전체층중 선택된 영역을 통해 선택적으로 식각하기 위한 개선된 식각화학제를 개시한 것이다.
이하에서는 본 발명을 쉽게 이해할 수 있도록 구체적이고 상세하게 설명하고 있지만, 당업자에게 있어서 이들 특정한 설명의 모두 또는 일부가 없어도 본 발명 을 충분히 실시할 수 있는 것이다. 그리고, 잘 알려진 공지단계들은 본 발명을 불필요하게 제한하지 않도록 자세히 기술하지는 않을 것이다.
도 1b는 본 발명의 일실시예에 따라 프로세싱 챔버(101)를 포함하는 플라즈마 식각시스템(100)을 도시한 것이다. 일반적으로 상기 프로세싱 챔버(101)는 하부전극(102)과 상부전극(104)을 포함하며, 여기서 상부전극(104)은 샤워헤드(shower head) 역할을 함으로써 하부전극(102)과 상부전극(104) 사이의 임의의 위치에서 가스화학제(110)가 프로세싱 챔버(101)로 유입되도록 한다. 일반적으로, 상부전극(104)은 상부전극(104) 아래에 위치한 에지를 둘러싸는 석영 제한링(quartz confinement ring,108)을 포함한다. 이와 같은 방법으로 상기 석영 제한링(108)은 하부전극(102), 즉 척(chuck)의 상부에 위치하는 웨이퍼(106) 위에 놓이게 된다.
프로세싱 챔버(101)에는 듀얼 주파수 평행 플레이트 처리설비가 설치되어, 제1 무선주파수(Radio Frequqency) 소스(114a)가 RF 정합망(matching network, 112a)을 통해 상부전극(104)에 연결된다. 마찬가지로, 하부전극(102)은 제2 RF 정합망(112b)을 통해 제2 RF 소스(114b)에 연결된다. 또한, 각 RF 소스(114a,114b)의 일단은 접지(116)에 연결된다.
동작을 살펴보면, 상기 프로세싱 챔버(101)는 VAT 밸브(124)에 연결되고 높은 컨덕턴스를 갖는 펌핑망(pumping network, 122)을 통해 처리가스를 배출시킬 수 있다. 상기 VAT 밸브(124)는 적절한 저장기기(미도시)로 처리가스가 전달되도록 도와주는 드랙 펌프(drag pump, 126)에 연결된다. 일실시예에 따르면, 웨이퍼(106)는 프로세싱 챔버(101)에서 수행되는 고선택성 식각을 포함하여 많은 처리공정을 거침으로써 여러개의 반도체 다이를 제작할 수 있게 된다. 이후 상기 반도체 다이는 패키지되어 여러개의 패키지 집적회로 칩(120)을 만든다. 일실시예에 따르면, 프로세싱 챔버(101)는 캘리포니아 프레몬트에 있는 램 리서치 코오포레이션에서 입수할 수 있는 램 리서치 레인보우 4520XL 프로세싱 챔버를 사용할 수도 있다. 물론, 본 발명에 따른 고선택성 식각공정을 수행하기 위하여 또 다른 적절한 설비를 갖는 프로세싱 챔버를 이용할 수도 있다.
예를 들면, 본 발명은 예컨데 정전 용량성으로 결합된 평행한 전극 플레이트, 전자사이클로트론 공명기(ECR) 마이크로웨이브 플라즈마 소스 혹은, 헬리콘, 헬리컬 공명기와 트랜스포머 결합된 RF 소스(TCP)를 통해 에너지를 플라즈마로 전달하는 여러가지의 적절한 설비를 갖는 프로세싱 챔버에서 실시할 수 있다. 그 중, ECR 및 TCP 플라즈마 처리 시스템도 캘리포니아 프레몬트에 있는 램 리서치 코오포레이션에서 입수할 수 있다. 또 다른 적절한 프로세싱 챔버로는 유도성 플라즈마 소스(IPS), 분리형 플라즈마 소스(DPS) 및 다이폴 링 마스네트(DRM)가 있다. 이중, IPS 및 DRS 플라즈마 처리시스템은 캘리포니아, 산타클라라의 어플라이드 머티어리얼즈(Applied Materials)에서 입수할 수 있고, DRM 소스 플라즈마 처리장비는 일본의 도쿄 전자회로로부터 입수할 수 있다.
도 2는 본 발명의 일실시예에 따라 제작된 많은 층을 보여주는 반도체 웨이퍼(200)의 단면도로서, 먼저 실리콘 다이옥사이드(SiO2) 층(202)이 반도체 웨이퍼(200)의 표면에서 열적으로 성장된다. 실리콘 다이옥사이드층(202)의 두께는 가변될 수 있지만 약 1,000 Å 두께가 바람직하다. 다음에는 예컨데 약 3,000 Å 두께인 폴리실리콘 층(204)이 실리콘 다이옥사이드층(202) 위에 증착된다. 일단 폴리실리콘 층(204)이 적절한 두께로 증착되면, 티타늄-실리사이드(TiSi2) 층(204)이 약 1,000 Å 두께로 형성된다.
이후, 유전체층(208)이 약 5,000 Å 내지 20,000 Å 두께 혹은 그 이상의 두께로 티타늄-실리사이드층(206) 위에 증착된다. 일실시예에서는, 유전체층(208) 물질은 통상적으로 반도체 소자에서 패터닝된 도전성 레벨간의 절연체로 사용되는 공지된 불순물 첨가 혹은 비첨가 유전체를 사용할 수 있다. 예를 들면, 유전체층(208)으로서는 실리콘-다이옥사이드(SiO2) 층, 보로포스포실리케이트 글래스(BPSG) 층, 테트라-에틸-오쏘-실리케이트(TEOS) 층, 포스포실리케이트 글래스(PSG) 층 등을 사용할 수 있다. 일단 유전체층(208)이 적절한 두께로 증착되면, 포토레지스트 층(210)이 약 5,000 Å 내지 10,000 Å의 두께로 스핀-코팅(spin coat)된다.
다음, 포토레지스트층(210)을 패터닝하기 위한 레티클-스테퍼(reticle-stepper) 장비를 구현하는 포토리소그래피 공정에서 포토레지스트층(210)이 선택적으로 노광된다. 노광 및 현상이후, 패터닝된 포토레지스트층(210)이 남아 있게 되며, 포토레지스트층(210)으로 덮혀 있지 않은 영역을 통해 식각이 행해진다. 이 예에 따르면, 본 발명에 의한 선택적 플라즈마 식각공정이 수행되는 경우 비아홀이 유전체층(208)을 통해 식각되도록 포토레지스트층(210)이 패터닝된다.
바람직하게는 식각공정은 표 1A 내지 표 1C에 기술된 화학제를 사용하면서 도 1b의 플라즈마 식각시스템(100)에서 수행된다. 본 실시예에 따르면 화학제는 CxFy/N2/Ar 혼합물(여기서, x는 대략 1 내지 4의 범위에 있고, y는 대략 1 내지 8의 밤위에 있음)이 바람직하다. 뿐만 아니라, 아르곤(Ar)은 화학제 가스의 희석제로 사용하는 것이 바람직하다. 여기서, 표 A 내지 표 C의 각 예에 대하여 아르곤의 유량율은 대략 0 sccms 내지 400 sccms 사이가 바람직하고, 대략 100 sccms 내지 300 sccms 사이가 좀 더 바람직하고, 대략 200 sccms 이 가장 바람직하다. 식각화학제로 얻어진 개선된 선택성으로 인하여, 반도체 소자 및 평판형 디스플레이의 제조에 사용되는 다양한 규격과 형상이 사용될 수 있지만, 이하 제공되는 파라미터들은 바람직하게는 8 인치 웨이퍼 제작에 관한 것이다.
식각화학제 C2F6/N2/Ar
범위 상부전력 (watts) 하부전력 (watts) 유량율 압력 온도
바람직한 범위 500-1500 1000-2500 2-20 sccms C2F6 10-100 sccms N2 15-100 mTorrs -20℃~ 50℃
더 바람직한 범위 700-1200 1500-2200 4-10 sccms C2F6 20-70 sccms N2 20-60 mTorrs 15℃~ 40℃
가장 바람직한 범위 900 2000 6 sccms C2F6 30 sccms N2 30 mTorr 30℃

상기 표 A에 보여지는 바와 같이, 화학제로는 C2F6/N2/Ar 이 바람직하고, 상 부 전력을 약 900 watts 로, 하부전력을 약 2000 watts로, C2F6의 유량율을 약 6 sccms로, N2의 유량율을 약 30 sccms로, 압력을 약 30 mTorr로, 온도를 약 30℃로 조정할 경우 가장 바람직한 식각이 행해질 수 있다.
식각화학제 C4F8/N2/Ar
범위 상부전력 (watts) 하부전력 (watts) 유량율 압력 온도
바람직한 범위 500-1500 1000-2500 2-15 sccms C4F8 10-150 sccms N2 15-100 mTorrs -20℃~ 50℃
더 바람직한 범위 700-1200 1500-2200 3-8 sccms C4F8 20-70 sccms N2 20-60 mTorrs 15℃~ 40℃
가장 바람직한 범위 900 2000 6 sccms C4F8 60 sccms N2 25 mTorr 30℃

상기 표 B에 보여지는 바와 같이, 다른 화학제로는 C4F8/N2/Ar 이 바람직하고, 상부 전력을 약 900 watts 로, 하부전력을 약 2000 watts로, C4F8의 유량율을 약 6 sccms로, N2의 유량율을 약 60 sccms로, 압력을 약 25 mTorr로, 온도를 약 30℃로 조정할 경우 가장 바람직한 식각이 행해질 수 있다.
식각화학제 C3F6/N2/Ar
범위 상부전력 (watts) 하부전력 (watts) 유량율 압력 온도
바람직한 범위 500-1500 1000-2500 2-15 sccms C3F6 10-100 sccms N2 15-100 mTorrs -20℃~ 50℃
더 바람직한 범위 700-1200 1500-2200 3-8 sccms C3F6 20-70 sccms N2 20-60 mTorrs 15℃~ 40℃
가장 바람직한 범위 900 2000 5 sccms C2F6 40 sccms N2 30 mTorrs 30℃

상기 표 C에 보여지는 바와 같이, 또 다른 화학제로는 C3F6/N2/Ar 이 바람직하고, 상부 전력을 약 900 watts 로, 하부전력을 약 2000 watts로, C3F6의 유량율을 약 5 sccms로, N2의 유량율을 약 40 sccms로, 압력을 약 30 mTorr로, 온도를 약 30℃로 조정할 경우 가장 바람직한 식각이 행해질 수 있다.
도 1b에 있어서 상술한 바람직한 화학제들을 유입가스 화학제(110)로 채용함으로써, 포토레지스트층(210)과 유전체층(208) 사이의 높은 선택성을 나타내면서 실질적으로 개선된 식각공정이 행해질 수 있다. 다시 말하면, "유전체층" 대 "포토레지스트층"에 대하여 약 7:1과 약 10:1 사이의 바람직한 식각율이 얻어진다. 그 결과, 포토레지스트층(210)보다 10 배까지 더 빠르게 유전체층이 식각될 수 있다.
선택성에 있어서 이와 같은 상당한 개선 측면에서는, 비아홀 및 콘택홀의 식각시 일반적인 높은 종횡비(예를 들면, "R" 4)를 갖는 소자는 우수한 임계치수(CD) 제어로 식각될 수 있다. 도 2의 예에서는, 상술한 화학제 역시 유전체층(208) 아래에 위치하는 베이스층에 대하여 개선된 선택성을 제공한다. 따라서, 비아홀(220)이 유전체층(208)을 통해 식각되는 경우, 실질적으로 하부의 티타늄 실리사이드층(206)이 덜 제거된다. 유전체층(208) 아래에 위치하는 층으로서 티타늄 실리사이드층(206)을 예로 들었으나, 상기 화학제는 일반적으로 유전체층(208) 아래에 놓이는 다른 물질에 대하여도 높은 선택성을 가진다. 그와 같은 물질로는 티나늄 나이트라이드(TiN), 텅스텐 실리사이드(WSi2), 실리콘 나이트라이드(SiN), 폴리실리콘, 실리콘 및 알루미늄/구리 혼합물을 포함하는 금속을 예로 들 수 있다.
도 3은 본 발명의 일실시예에 따라 제작되는 반도체 소자를 갖는 반도체 웨이퍼(200)의 단면도이다. 이 예에서도 식각공정은 표 A 내지 C에서 기술한 화학제를 사용하면서 도 1b의 플라즈마 식각시스템(100)에서 수행되는 것이 바람직하다. 상기 반도체 소자는 게이트 산화물(302), 폴리실리콘 게이트(304), 스페이서(306) 및 확산영역(310)으로 이루어진다. 상기 반도체 소자 위에 유전체층(208)이 증착되고, 이때 대략 5,000 Å 내지 20,000 Å 사이의 두께로 증착된다.
일단 유전체층(208)이 적절한 두께로 증착되면, 유전체층(208)의 표면 위에서 포토레지스트 층(21)이 스핀 코팅되어 패터닝된다. 상술한 바와 같이, 포토레지스트층(210)은 대략 5,000 Å 내지 10,000 Å 사이의 두께인 것이 바람직하다. 폴리실리콘 게이트(304)와 확산영역(310) 아래쪽으로 콘택홀로 정해지는 영역을 노출시키기 위하여 포토레지스트층(210)이 패터닝된 후, 반도체 웨이퍼(200)는 플라즈마 식각시스템(100)의 하부전극(102) 위에 놓이게 된다. 다음, 식각 화학제를 챔버로 유입시키고 플라즈마 식각시스템(100)에 전원을 인가하기 전에 압력과 온도 를 안정화시킨다. 상기 예에 있어서, 식각공정은 매우 선택성이 높은 공정으로서, 예컨데 포토레지스트층(210), 하부 폴리실리콘 게이트(304) 및 확산영역(310)에 대하여 선택적인 공정이다.
이러한 방법으로, 폴리실리콘 게이트(304)와 포토레지스트층(210)을 과도하게 식각하지 않고서도 폴리실리콘 게이트(304)와 확산영역(310)에 이르는 콘택홀(320a)이 형성된다. 아래의 표 D는 유전체층(208)과 통상 유전체층(208) 아래에 위치하는 예로 든 여러가지 물질들 사이에서 얻어지는 개선된 식각 선택성을 설명하기 위한 것이다.
물질 유전체층 대 각 물질에 대한 선택도의 범위 유전체층 대 각 물질에 대한 대략적인 선택도
티타늄-실리사이드 20:1 ~ 100:1 40:1
텅스텐-실리사이드 20:1 ~ 100:1 40:1
폴리실리콘 20:1 ~ 100:1 50:1
실리콘 (불순물첨가/비첨가) 20:1 ~ 100:1 50:1
티타늄-나이트라이드 20:1 ~ 100:1 40:1
실리콘-나이트라이드 10:1 ~ 40:1 20:1
알루미늄/구리 20:1 ~ 100:1 50:1

이와 같이 유전체층 대 포토레지스트층의 개선된 선택성이 얻어지기 때문에, CD 제어를 위하여 충분한 포토레지스트를 유지하면서 소자에서 깊은 콘택홀/비아홀을 식각하는 것이 가능하다. 따라서, 상기 화학제는 높은 종횡비 응용에 대한 해결책을 제공한다. 게다가, 상기 화학제는 종래의 일산화탄소 기반 화학제, 예를 들면 CxFy/CO 와 비교하여 무독성이기 때문에, 식각공정이 훨씬 환경친화적이 된다.
도 4는 본 발명의 일실시예에 따라 유전체층을 통해 선택적으로 식각되고 자체정렬된(self-aligned) 비아홀을 갖는 반도체 웨이퍼의 또 다른 단면도이다. 이 예에서는 자체정렬된 콘택(SAC) 홀(420)이 실리콘 나이트라이드(Si3N4) 층(402) 쪽으로 식각된다. 상기 실리콘 질화물(402) 층은 공지의 화학기상증착(CVD) 공정을 사용하여 형성하는 것이 바람직하다. 일단 상기 실리콘 나이트라이드(402) 층이 반도체 소자 위에 형성되면, 대략 5,000 Å 내지 20,000 Å 범위에서 적절한 두께로 유전체층(208)이 증착된다. 이전의 예와 마찬가지로 대략 5,000 Å 내지 10,000 Å 범위의 포토레지스트층(210)이 유전체층(208) 위에 증착된다. 그리고 나서, 최종적으로 비아홀(420)이 식각될 영역을 노출시키기 위하여 포토레지스트 층(208)이 패터닝된다.
포토레지스트층(210)이 패터닝된 후, 반도체 웨이퍼(200)를 플라즈마 식각시스템(100) 내부에 두고서 선택적 식각화학제를 주입시킨다. 그 결과, 포토레지스트층(210)의 과잉 제거를 방지하는 동시에 티타늄 실리사이드를 과도하게 제거하지 않고도 상기 SAC 홀(420)이 유전체층(208)을 통해 실리콘 나이트라이드층(402)까지 정해진다.
도 5는 본 발명의 일실시예에 따라 높은 선택성을 갖는 플라즈마 식각공정을 수행하기 위한 바람직한 방법을 설명하는 플로우챠트이다. 상기 방법은 식각하기로 정해진 층을 갖는 반도체 웨이퍼를 제공하는 공정 502로 시작한다. 상기 식각하기로 정해진 층은 대략 5,000 Å 내지 20,000 Å 범위의 두께로 증착되는 유전체 층인 것이 바람직하다.
다음, 상기 방법은 식각위치를 결정하기 위하여 상기 식각하기로 정해진 층위에 포토레지스트 마스킹을 행하는 공정 504 로 진행한다. 상술한 바와 같이, 포토레지스트 마스킹은 식각공정후 비아홀, 콘택, 자체정렬된 콘택 혹은 트렌치가 형성될 위치를 결정하기 위하여 패터닝되는 것이 바람직하다. 일단 공정 504 에서 포토레지스트 마스킹이 행해지면, 공정 506 로 진행하여 반도체 웨이퍼를 플라즈마 프로세싱 챔버에 둔다. 일실시예에 따르면, 압력은 대략 15 mTorr 내지 100 mTorr 사이에 있을때 안정화되고, 온도는 대략 10 내지 50 ℃ 사이에 있을때 안정화된다.
일단 플라즈마 프로세싱 챔버가 안정화되면, 공정 510 으로 진행하여 플라즈마 프로세싱 챔버의 전극에 표 A 내지 표 C에 기술된 바람직한 레벨의 전원을 인가한다. 예를 들어, 전극(104)과 연결된 상부전원은 대략 500 watts 내지 1,500 watts 사이인 것이 바람직하고, 하부전극(102)과 연결된 하부전원은 대략 500 watts 내지 1,500 watts 사이인 것이 바람직하다.
일단 전원이 인가되면, 공정 512 로 진행하여 도 2 내지 도 4에서 설명한 선택적 식각을 공정 502 에서 식각하기로 정한 층을 통해 수행한다. 식각이 완료되면, 공정 514 로 진행하여 종래와 마찬가지로 후식각 공정을 수행한다. 그리고, 공정이 완료된 웨이퍼는 다이들로 절단되어 비로소 IC 칩들로 만들어질 수 있다. 이렇게 얻어진 IC 칩 예를 들면 도 1b의 IC 칩(220)은 디지탈 컴퓨터를 포함하여 잘 알려진 상업용 또는 민수용 전자제품들과 같은 전자장치에 결합될 수 있다. 일단 패키지되면, 본 발명에 의한 식각공정은 종료한다.
본 발명은 여러가지의 바람직한 실시예들에 대하여 서술하고 있지만, 본 발명의 범위내에 속하는 변형물, 치환물 및 등가물들이 있으며, 본 발명의 방법과 장치를 구현하는 다른 방법들이 있다는 것을 주목해야 한다. 뿐만 아니라 다음의 청구범위들에 의해 본 발명의 범위와 진정한 정신 내에 속하는 모든 변형물, 치환물 등가물들을 포함하는 것으로 해석해야 한다.

Claims (28)

  1. 플라즈마 프로세싱 챔버에서 웨이퍼의 유전체층 중 선택된 부분을 식각하기 위한 방법에 있어서,
    C2F6 가스, C4F8 가스 및 C3F6 가스로 이루어진 군에서 선택된 어느 하나의 가스와 N2 가스를 필수적으로 포함하여 구성되는 식각제 소스가스를 상기 플라즈마 프로세싱 챔버로 유입하는 단계;
    상기 플라즈마 프로세싱 챔버에서 상기 식각제 소스가스로부터 플라즈마를 발생시키는 단계;
    티타늄-실리사이드(TSi2) 층, 티타늄-나이트라이드(TiN) 층, 텅스텐-실리사이드(WSi2) 층, 실리콘 층, 폴리실리콘 층, 실리콘-나이트라이드(Si3N4) 층 및 알루미늄/구리(Al/Cu) 층으로 이루어지는 그룹에서 선택되는 베이스층 위에 위치하는 상기 유전체층을 상기 플라즈마에 의해 적어도 부분적으로 식각하는 단계;
    상기 C2F6 가스를 약 2 내지 약 20 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로, 상기 N2 가스를 약 10 내지 약 100 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 유입하는 단계, 상기 C4F8 가스를 약 2 내지 약 15 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로, 상기 N2 가스를 약 10 내지 약 150 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 유입하는 단계, 및 상기 C3F6 가스를 약 2 내지 약 15 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로, 상기 N2 가스를 약 10 내지 약 100 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 유입하는 단계로 이루어진 군에서 선택된 어느 하나의 단계; 및
    상기 유전체층 대 상기 티타늄-실리사이드 층에 대하여 적어도 약 40:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 텅스텐-실리사이드 층에 대하여 적어도 약 40:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 실리콘 층에 대하여 적어도 약 50:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 티타늄-나이트라이드층에 대하여 적어도 약 40:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 폴리실리콘 층에 대하여 적어도 약 50:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 실리콘-나이트라이드 층에 대하여 적어도 약 20:1의 식각율 선택성을 발생시키는 단계, 및 상기 유전체층 대 상기 알루미늄/구리 층에 대하여 적어도 약 50:1의 식각율 선택성을 발생시키는 단계로 이루어지는 일군의 공정으로부터 선택된 하나의 단계를 수행하는 단계를 포함하는 것을 특징으로 하는 식각방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 유전체층은 실리콘 다이옥사이드(SiO2) 층, 보로포스포실리케이트(BPSG) 층, 포스포실리케이트 글래스(PSG), 테트라-에틸-오쏘-실리케이트(TEOS)로 이루어지는 그룹에서 선택되는 불순물 첨가물질 및 비첨가물질 중 하나로 이루어지는 것을 특징으로 하는 식각방법.
  4. 제 3 항에 있어서, 상기 방법은 상기 플라즈마 프로세싱 챔버로 약 0 내지 약 400 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 아르곤(Ar) 가스를 유입하는 단계를 더 포함하는 것을 특징으로 하는 식각방법.
  5. 제 4 항에 있어서, 상기 플라즈마 프로세싱 챔버 내부의 압력은 식각공정동안 약 15 mTorr 내지 약 100 mTorr 인 것을 특징으로 하는 식각방법.
  6. 제 4 항에 있어서, 상기 플라즈마 프로세싱 챔버 내부의 온도는 약 10 ℃ 내지 약 50 ℃ 인 것을 특징으로 하는 식각방법.
  7. 제 6 항에 있어서, 상기 플라즈마 프로세싱 챔버 내부의 온도는 약 30 ℃ 인 것을 특징으로 하는 식각방법.
  8. 제 1 항에 있어서, 상기 플라즈마 프로세싱 챔버의 상부전극은 900 watts 로 조정되는 전원레벨을 가지고, 상기 플라즈마 프로세싱 챔버의 하부전극은 2000 watts 로 조정되는 전원레벨을 가지는 것을 특징으로 하는 식각방법.
  9. 플라즈마 프로세싱 챔버에서 유전체층 대 상기 유전체층 위에 코팅되는 포토레지스트층 및 베이스 층의 선택성을 개선하기 위한 방법에 있어서,
    C2F6 가스, C4F8 가스 및 C3F6 가스로 이루어진 군에서 선택된 어느 하나의 가스와 N2 가스를 필수적으로 포함하여 구성되는 식각제 소스가스를 상기 플라즈마 프로세싱 챔버로 유입하는 단계;
    상기 플라즈마 프로세싱 챔버에서 상기 식각제 소스가스로부터 플라즈마를 발생시키는 단계;
    상기 플라즈마에 의해 상기 유전체층의 적어도 일부분을 상기 유전체층 아래에 위치하며, 티타늄-실리사이드(TSi2) 층, 티타늄-나이트라이드(TiN) 층, 텅스텐-실리사이드(WSi2) 층, 실리콘 층, 폴리실리콘 층, 실리콘-나이트라이드(Si3N4) 층 및 알루미늄/구리(Al/Cu) 층으로 이루어지는 그룹에서 선택되는 베이스층까지 적어도 부분적으로 식각하는 단계;
    상기 C2F6 가스를 약 2 내지 약 20 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로, 상기 N2 가스를 약 10 내지 약 100 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 유입하는 단계, 상기 C4F8 가스를 약 2 내지 약 15 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로, 상기 N2 가스를 약 10 내지 약 150 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 유입하는 단계, 및 상기 C3F6 가스를 약 2 내지 약 15 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로, 상기 N2 가스를 약 10 내지 약 100 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 유입하는 단계로 이루어진 군에서 선택된 어느 하나의 단계; 및
    상기 유전체층 대 상기 티타늄-실리사이드 층에 대하여 적어도 약 40:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 텅스텐-실리사이드 층에 대하여 적어도 약 40:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 실리콘 층에 대하여 적어도 약 50:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 티타늄-나이트라이드층에 대하여 적어도 약 40:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 폴리실리콘 층에 대하여 적어도 약 50:1의 식각율 선택성을 발생시키는 단계, 상기 유전체층 대 상기 실리콘-나이트라이드 층에 대하여 적어도 약 20:1의 식각율 선택성을 발생시키는 단계, 및 상기 유전체층 대 상기 알루미늄/구리 층에 대하여 적어도 약 50:1의 식각율 선택성을 발생시키는 단계로 이루어지는 일군의 공정으로부터 선택된 하나의 단계를 수행하는 단계를 포함하는 것을 특징으로 하는 선택성 개선방법.
  10. 삭제
  11. 제 9 항에 있어서, 상기 방법은 상기 플라즈마 프로세싱 챔버로 약 0 내지 약 400 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 아르곤(Ar) 가스를 유입하는 단계를 더 포함하는 것을 특징으로 하는 선택성 개선방법.
  12. 제 11 에 있어서, 상기 방법은 상기 유전체층 대 상기 포토레지스트 층에 대하여 적어도 약 7:1의 식각율 선택성을 발생시키는 단계를 더 포함하는 것을 특징으로 하는 선택성 개선방법.
  13. 제 12 항에 있어서, 상기 포토레지스트 층 혹은 상기 베이스 층을 과도하게 제거시키지 않고서 비아홀들 및 콘택홀들로 이루어지는 그룹에서 선택된 홀들이 상기 유전체층을 통해 결정되는 것을 특징으로 하는 선택성 개선방법.
  14. 플라즈마 프로세싱 챔버에서 유전체층 대 상기 유전체층 위에 코팅되는 포토레지스트 층 및 베이스 층의 선택성을 개선하기 위한 방법에 있어서,
    C2F6 가스, C4F8 가스 혹은 C3F6 가스, N2 가스와 Ar 가스로 이루어지는 그룹에서 선택되어지는 식각제 소스가스를 상기 플라즈마 프로세싱 챔버로 유입하는 단계;
    상기 플라즈마 프로세싱 챔버에서 상기 식각제 소스가스로부터 플라즈마를 발생시키는 단계;
    높은 종횡비를 갖는 비아홀을 상기 유전체층 아래에 위치하는 상기 베이스 층까지 상기 유전체층을 통하여 상기 플라즈마로 식각하는 단계;
    상기 C2F6 가스를 약 2 내지 약 20 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로, 상기 N2 가스를 약 10 내지 약 100 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 유입하는 단계, 상기 C4F8 가스를 약 2 내지 약 15 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로, 상기 N2 가스를 약 10 내지 약 150 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 유입하는 단계, 및 상기 C3F6 가스를 약 2 내지 약 15 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로, 상기 N2 가스를 약 10 내지 약 100 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 유입하는 단계로 이루어진 군에서 선택된 어느 하나의 단계; 및
    상기 유전체층 대 상기 포토레지스트 층에 대하여 적어도 약 7:1의 식각율 선택성을 발생시키는 단계를 포함하며, 여기서 상기 포토레지스트 층 혹은 상기 베이스 층을 과도하게 제거시키지 않고서 상기 비아홀들 및 콘택홀들로 이루어지는 그룹에서 선택된 홀들이 상기 유전체층을 통해 결정되는 것을 특징으로 하는 선택성 개선방법.
  15. 삭제
  16. 제 14 항에 있어서, 상기 방법은 상기 플라즈마 프로세싱 챔버로 약 0 내지 약 400 표준상태하의 분당입방센티미터(sccm) 사이의 유량율로 아르곤(Ar) 가스를 유입하는 단계를 더 포함하는 것을 특징으로 하는 선택성 개선방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020007002106A 1997-08-28 1998-08-25 선택적 플라즈마 식각방법 KR100563969B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/919,659 US6090304A (en) 1997-08-28 1997-08-28 Methods for selective plasma etch
US08/919,659 1997-08-28
PCT/US1998/017607 WO1999010923A1 (en) 1997-08-28 1998-08-25 Method for selective plasma etch

Publications (2)

Publication Number Publication Date
KR20010023462A KR20010023462A (ko) 2001-03-26
KR100563969B1 true KR100563969B1 (ko) 2006-03-29

Family

ID=25442429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007002106A KR100563969B1 (ko) 1997-08-28 1998-08-25 선택적 플라즈마 식각방법

Country Status (6)

Country Link
US (1) US6090304A (ko)
EP (1) EP1012877A1 (ko)
JP (1) JP2001514447A (ko)
KR (1) KR100563969B1 (ko)
TW (1) TW538479B (ko)
WO (1) WO1999010923A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423646B1 (en) * 1998-06-04 2002-07-23 Vanguard International Semiconductor Corporation Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
JP3241020B2 (ja) * 1999-03-26 2001-12-25 日本電気株式会社 半導体装置の製造方法
JP2002270586A (ja) * 2001-03-08 2002-09-20 Tokyo Electron Ltd 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
US7084070B1 (en) 2001-03-30 2006-08-01 Lam Research Corporation Treatment for corrosion in substrate processing
US6617257B2 (en) 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
US20020177321A1 (en) * 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
US6630407B2 (en) 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US6670278B2 (en) 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide
US6962879B2 (en) * 2001-03-30 2005-11-08 Lam Research Corporation Method of plasma etching silicon nitride
JP2002319551A (ja) * 2001-04-23 2002-10-31 Nec Corp 半導体装置およびその製造方法
US6746961B2 (en) 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
TW567554B (en) * 2001-08-08 2003-12-21 Lam Res Corp All dual damascene oxide etch process steps in one confined plasma chamber
US6686293B2 (en) 2002-05-10 2004-02-03 Applied Materials, Inc Method of etching a trench in a silicon-containing dielectric material
KR20030096832A (ko) * 2002-06-18 2003-12-31 동부전자 주식회사 반도체 소자의 절연막 식각 방법
US7541270B2 (en) * 2002-08-13 2009-06-02 Micron Technology, Inc. Methods for forming openings in doped silicon dioxide
US6838012B2 (en) 2002-10-31 2005-01-04 Lam Research Corporation Methods for etching dielectric materials
US20040118344A1 (en) * 2002-12-20 2004-06-24 Lam Research Corporation System and method for controlling plasma with an adjustable coupling to ground circuit
US7098141B1 (en) 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
JP2004296835A (ja) * 2003-03-27 2004-10-21 Applied Materials Inc ダマシン構造を形成する方法
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
US7521362B2 (en) * 2003-12-23 2009-04-21 Lam Research Corporation Methods for the optimization of ion energy control in a plasma processing system
US7517801B1 (en) 2003-12-23 2009-04-14 Lam Research Corporation Method for selectivity control in a plasma processing system
US20050153563A1 (en) * 2004-01-14 2005-07-14 Lam Research Corporation Selective etch of films with high dielectric constant
US8222155B2 (en) * 2004-06-29 2012-07-17 Lam Research Corporation Selectivity control in a plasma processing system
US20060043066A1 (en) * 2004-08-26 2006-03-02 Kamp Thomas A Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
US7244311B2 (en) * 2004-10-13 2007-07-17 Lam Research Corporation Heat transfer system for improved semiconductor processing uniformity
US7226869B2 (en) * 2004-10-29 2007-06-05 Lam Research Corporation Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
US7291286B2 (en) * 2004-12-23 2007-11-06 Lam Research Corporation Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
US7480974B2 (en) * 2005-02-15 2009-01-27 Lam Research Corporation Methods of making gas distribution members for plasma processing apparatuses
US7430986B2 (en) 2005-03-18 2008-10-07 Lam Research Corporation Plasma confinement ring assemblies having reduced polymer deposition characteristics
WO2006114976A1 (ja) 2005-03-30 2006-11-02 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及びプラズマ処理装置
US7713379B2 (en) 2005-06-20 2010-05-11 Lam Research Corporation Plasma confinement rings including RF absorbing material for reducing polymer deposition
US20070032081A1 (en) 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring
US8263498B2 (en) * 2006-03-28 2012-09-11 Tokyo Electron Limited Semiconductor device fabricating method, plasma processing system and storage medium
US8635971B2 (en) * 2006-03-31 2014-01-28 Lam Research Corporation Tunable uniformity in a plasma processing system
US7829468B2 (en) * 2006-06-07 2010-11-09 Lam Research Corporation Method and apparatus to detect fault conditions of plasma processing reactor
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US8313612B2 (en) 2009-03-24 2012-11-20 Lam Research Corporation Method and apparatus for reduction of voltage potential spike during dechucking
DE202010015933U1 (de) 2009-12-01 2011-03-31 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Eine Randringanordnung für Plasmaätzkammern
US8249900B2 (en) * 2010-02-10 2012-08-21 Morgan Stanley & Co. Llc System and method for termination of pension plan through mutual annuitization
US8826855B2 (en) 2010-06-30 2014-09-09 Lam Research Corporation C-shaped confinement ring for a plasma processing chamber
US9171702B2 (en) 2010-06-30 2015-10-27 Lam Research Corporation Consumable isolation ring for movable substrate support assembly of a plasma processing chamber
US8485128B2 (en) 2010-06-30 2013-07-16 Lam Research Corporation Movable ground ring for a plasma processing chamber
US9728429B2 (en) 2010-07-27 2017-08-08 Lam Research Corporation Parasitic plasma prevention in plasma processing chambers
US9869392B2 (en) 2011-10-20 2018-01-16 Lam Research Corporation Edge seal for lower electrode assembly
US9859142B2 (en) 2011-10-20 2018-01-02 Lam Research Corporation Edge seal for lower electrode assembly
US8844106B2 (en) 2011-11-10 2014-09-30 Lam Research Corporation Installation fixture for elastomer bands and methods of using the same
US8677586B2 (en) 2012-04-04 2014-03-25 Lam Research Corporation Installation fixture for elastomer bands and methods of using the same
DE102012106518A1 (de) * 2012-07-18 2014-01-23 H2 Solar Gmbh Beschichtung von Substraten mit Siliciden und deren Oxide
US9018022B2 (en) 2012-09-24 2015-04-28 Lam Research Corporation Showerhead electrode assembly in a capacitively coupled plasma processing apparatus
US9502279B2 (en) 2013-06-28 2016-11-22 Lam Research Corporation Installation fixture having a micro-grooved non-stick surface
US9123661B2 (en) 2013-08-07 2015-09-01 Lam Research Corporation Silicon containing confinement ring for plasma processing apparatus and method of forming thereof
US9583377B2 (en) 2013-12-17 2017-02-28 Lam Research Corporation Installation fixture for elastomer bands
US10090211B2 (en) 2013-12-26 2018-10-02 Lam Research Corporation Edge seal for lower electrode assembly
CN108292601A (zh) * 2016-01-13 2018-07-17 应用材料公司 用于蚀刻硬件的基于氢等离子体的清洗工艺
JP7228989B2 (ja) * 2018-11-05 2023-02-27 東京エレクトロン株式会社 載置台、エッジリングの位置決め方法及び基板処理装置
WO2021217056A1 (en) * 2020-04-23 2021-10-28 Akash Systems, Inc. High-efficiency structures for improved wireless communications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0763850A1 (en) * 1995-09-01 1997-03-19 Applied Materials, Inc. Etch process for forming contacts over a silicide layer

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54125979A (en) * 1978-03-24 1979-09-29 Hitachi Ltd Manufacture of semiconductor device
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
JPS56111222A (en) * 1980-01-31 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etching method on silicon nitride film
JPS5860611A (ja) * 1981-10-06 1983-04-11 Canon Inc 非晶質水素化シリコンのドライエツチング方法
US4412885A (en) * 1982-11-03 1983-11-01 Applied Materials, Inc. Materials and methods for plasma etching of aluminum and aluminum alloys
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
JPS63230889A (ja) * 1987-03-20 1988-09-27 Toshiba Corp 基板の製造方法
US4878994A (en) * 1987-07-16 1989-11-07 Texas Instruments Incorporated Method for etching titanium nitride local interconnects
JPH01214025A (ja) * 1988-02-22 1989-08-28 Nec Yamagata Ltd 半導体装置の製造方法
DE3842758A1 (de) * 1988-12-19 1990-06-21 Siemens Ag Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
US5429070A (en) * 1989-06-13 1995-07-04 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
US4980018A (en) * 1989-11-14 1990-12-25 Intel Corporation Plasma etching process for refractory metal vias
EP0489407A3 (en) * 1990-12-03 1992-07-22 Applied Materials, Inc. Plasma reactor using uhf/vhf resonant antenna source, and processes
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5296094A (en) * 1992-06-12 1994-03-22 Intel Corporation Process for etching silicon dioxide layer without micro masking effect
KR100293830B1 (ko) * 1992-06-22 2001-09-17 리차드 에이치. 로브그렌 플라즈마 처리 쳄버내의 잔류물 제거를 위한 플라즈마 정결방법
US5256245A (en) * 1992-08-11 1993-10-26 Micron Semiconductor, Inc. Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US5326427A (en) * 1992-09-11 1994-07-05 Lsi Logic Corporation Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
US5468339A (en) * 1992-10-09 1995-11-21 Advanced Micro Devices, Inc. Plasma etch process
JPH06151382A (ja) * 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
US5770098A (en) * 1993-03-19 1998-06-23 Tokyo Electron Kabushiki Kaisha Etching process
US5384009A (en) * 1993-06-16 1995-01-24 Applied Materials, Inc. Plasma etching using xenon
JPH0774156A (ja) * 1993-08-31 1995-03-17 Nec Corp 半導体装置の製造方法
US5505816A (en) * 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JP2809087B2 (ja) * 1994-02-15 1998-10-08 日本電気株式会社 配線形成方法
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US5620615A (en) * 1994-05-13 1997-04-15 Micron Technology, Inc. Method of etching or removing W and WSix films
US5496762A (en) * 1994-06-02 1996-03-05 Micron Semiconductor, Inc. Highly resistive structures for integrated circuits and method of manufacturing the same
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
US5910453A (en) * 1996-01-16 1999-06-08 Advanced Micro Devices, Inc. Deep UV anti-reflection coating etch
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices
US5668038A (en) * 1996-10-09 1997-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. One step smooth cylinder surface formation process in stacked cylindrical DRAM products
JPH10125654A (ja) * 1996-10-21 1998-05-15 Sharp Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0763850A1 (en) * 1995-09-01 1997-03-19 Applied Materials, Inc. Etch process for forming contacts over a silicide layer

Also Published As

Publication number Publication date
JP2001514447A (ja) 2001-09-11
EP1012877A1 (en) 2000-06-28
US6090304A (en) 2000-07-18
WO1999010923B1 (en) 1999-05-14
KR20010023462A (ko) 2001-03-26
WO1999010923A1 (en) 1999-03-04
TW538479B (en) 2003-06-21

Similar Documents

Publication Publication Date Title
KR100563969B1 (ko) 선택적 플라즈마 식각방법
US6040248A (en) Chemistry for etching organic low-k materials
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
EP1566837A2 (en) Semiconductor device manufacturing method
US20030068582A1 (en) Method of manufacturing semiconductor device having silicon carbide film
KR20020085722A (ko) 반도체 소자의 연결 배선 형성 방법
US6355572B1 (en) Method of dry etching organic SOG film
US6647994B1 (en) Method of resist stripping over low-k dielectric material
KR100917291B1 (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
US6114253A (en) Via patterning for poly(arylene ether) used as an inter-metal dielectric
US7510965B2 (en) Method for fabricating a dual damascene structure
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
JP4108310B2 (ja) シリコン含有絶縁膜を有する半導体装置の製造方法
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
US6812142B1 (en) Method and interlevel dielectric structure for improved metal step coverage
US11615983B2 (en) Semiconductor structure and method for forming the same
US20020072217A1 (en) Method for improving contact reliability in semiconductor devices
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
US20020119618A1 (en) Method for forming contacts of memory devices using an etch stop layer
KR100447322B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100562326B1 (ko) 반도체 소자의 비아홀 형성 방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
US20050287796A1 (en) Methods of fabricating metal lines in semiconductor devices
KR20050118468A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140310

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150306

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee