KR100550338B1 - 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체 - Google Patents

박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체 Download PDF

Info

Publication number
KR100550338B1
KR100550338B1 KR1020030092617A KR20030092617A KR100550338B1 KR 100550338 B1 KR100550338 B1 KR 100550338B1 KR 1020030092617 A KR1020030092617 A KR 1020030092617A KR 20030092617 A KR20030092617 A KR 20030092617A KR 100550338 B1 KR100550338 B1 KR 100550338B1
Authority
KR
South Korea
Prior art keywords
wafer
thin film
film
reactant
pretreatment step
Prior art date
Application number
KR1020030092617A
Other languages
English (en)
Other versions
KR20050060886A (ko
Inventor
장호승
서태욱
이상규
임홍주
Original Assignee
주식회사 아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이피에스 filed Critical 주식회사 아이피에스
Priority to KR1020030092617A priority Critical patent/KR100550338B1/ko
Publication of KR20050060886A publication Critical patent/KR20050060886A/ko
Application granted granted Critical
Publication of KR100550338B1 publication Critical patent/KR100550338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체에 관한 것으로서, 웨이퍼(w) 상에 Hf 원소를 포함하는 박막을 증착하기 전 단계로서, 박막의 Hf 와 웨이퍼(w)의 Si 이 반응되지 않도록 하기 위한 베리어(barrier)막을 웨이퍼(w)상에 형성하는 전처리단계를 포함하는 것을 특징으로 한다.

Description

박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체{Method for depositing thin film on a wafer and a thin film structure manufactured by the same}
도 1a ∼ 1d 는 종래의 박막증착방법을 단계적으로 표현한 도면,
도 2a ∼ 2d 는 본 발명의 박막증착방법을 단계적으로 표현한 도면,
도 3은 본 발명의 박막증착방법을 수행하는 CVD 챔버의 개략적 구성도,
도 4는 본 발명의 박막증착방법을 수행하는 ALD 챔버의 개략적 구성도,
도 5는 본 발명의 박막증착방법을 수행하는 스퍼터링 챔버의 개략적 구성도.
<도면의 주요부분에 대한 부호 설명>
10, 20, 30 ... 챔버
11, 21 ... 제1라인
12, 22 ... 제2라인
w ... 웨이퍼
b ... 베리어막
s .. 질화막기판
h ... 히터
본 발명은 웨이퍼와 고유전체 박막사이의 반응을 억제할 수 있도록, 웨이퍼상에 전처리단계로서 베리어막(barrier layer)을 형성하는 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체에 관한 것이다.
반도체 소자의 고집적화 및 미세화의 추세에 따라, 기억소자 즉, DRAM (Dynamic random access memory) 셀(Cell)의 면적이 급속히 감소하게 됨으로서, 적은 영역에서 충분한 축전용량(Capacitance)을 확보하는 것이 DRAM 축전기의 중요한 문제로 대두되었다. 이러한 축전용량은 축전기에 사용되는 유전체의 유전상수에 비례하므로, 보다 높은 유전상수를 가지는 유전체를 사용하여야 할 것이다.
현재 알려진 고유전체로는 Ta2O5, Al2O3, HfO2, La2O3, ZrO2, HfSiO4 등이 있으며, 특히 Al2O3 박막의 경우 일부 소자에서는 축전지(capacitor)용 유전박막으로 양산중에 있다. 그러나, Al2O3 의 경우 유전상수가 8-9 정도로 낮고, 또한 게이트 유전체로 적용하기에는 음의 전압에서 charge trap 등의 문제로 인하여 어려움이 있다. 그러므로, 디자인룰이 계속 감소되는 현 상황에서 Al2O3 는 완전한 해결책이 아니다.
따라서, 차세대 소자에 적용하기 위한 고유전체로서 HfO2 를 사용하기 위한 시도를 하고 있다. HfO2 는 약 20 이상의 고유전 상수를 가지고 있으며, 특히 ALD(Atomic Layer Deposition) 방식으로 박막을 구현할 수 있어 최근에 가장 활발히 연구되고 있다. 이러한 HfO2 는 지금까지 알려진 고유전물질중 가장 우수한 특성을 보이고 있다.
그러나, 실리콘으로 된 웨이퍼(도 1a)상에 순서대로 HfO2 를 증착하거나 열처리를 진행할 경우(도 1b, 도 1c), 도 1d 에 도시된 바와 같이, HfO2 박막과 웨이퍼 표면 사이에 새로운 반응층(HfSiOx 및/또는 HfSix)이 형성됨을 TEM(Transmission Electron Microscope)을 통하여 확인할 수 있다. 이는 Hf 자체가 높은 반응성과 확산성을 가지고 있기 때문인데, Hf 는 특히 Si 와는 잘 반응하여 소자 특성을 저하시키는 요인으로 작용하고 있다. 이러한 Hf 는 웨이퍼와 반응하여 하프늄실리사이드(Hf silicide) 또는 하프늄실리케이트(HfSiOx)등을 형성하며, 이들은 누설전류의 양을 증가시켜 소자의 특성을 저하시키는 중요한 원인이 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 웨이퍼상에 Hf 원소를 포함하는 박막을 증착하기 전에, 박막의 Hf 원소와 웨이퍼의 Si 원소가 반응하는 것을 억제하는 베리어막을 형성함으로써 반도체 소자의 특성 저하를 막을 수 있으며, 불량률을 감소시키고 공정 재현성을 높일 수 있는 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 박막증착방법은,
웨이퍼(w) 상에 Hf 원소를 포함하는 박막을 증착하기 전 단계로서, 상기 박막의 Hf 와 상기 웨이퍼(w)의 Si 이 반응되지 않도록 하기 위한 베리어(barrier)막을 상기 웨이퍼(w)상에 형성하는 전처리단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기한 전처리단계의 제1실시예는, Si 원소를 포함하는 제1반응물과 N 원소를 포함하는 제2반응물을 이용하여 상기 웨이퍼상에 실리콘질화막(SiN)을 형성하는 단계이다.
본 발명에 있어서, 상기한 전처리단계의 제2실시예는, Al 원소를 포함하는 제3반응물과 N 원소를 포함하는 제2반응물을 이용하여 상기 웨이퍼상에 알루미늄질화막(AlN)을 형성하는 단계이다.
본 발명에 있어서, 상기한 전처리단계의 제3실시예는, Si 원소를 포함하는 제1반응물과, Hf 원소를 포함하는 제4반응물과, O 원소를 포함하는 제5반응물을 이용하여 상기 웨이퍼상에 하프늄실리케이트(HfSiOx) 막을 형성하는 단계이다.
본 발명에 있어서, 상기한 전처리단계의 제4실시예는, N 원소를 포함하는 제2반응물과 Hf 원소를 포함하는 제4반응물을 이용하여 상기 웨이퍼상에 하프늄질화막(HfN)을 형성하는 단계이다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼의 박막구조체는, 웨이퍼(w)와 Hf 원소를 포함하는 박막 사이에 형성되는 것으로서, 상기 박막의 Hf 와 상기 웨이퍼(w)의 Si 이 반응되지 않도록 하는 베리어(barrier)막을 포함하는 것을 특징으로 한다. 이때, 상기 베리어막은 실리콘질화막(SiN) 또는 알루미늄질화막(AlN) 또는 하프늄질화막(HfN)인 것이 바람직하다.
이하, 본 발명에 따른 박막증착방법을 첨부된 도면을 참고하여 상세히 설명한다.
도 2a ∼ 2d 는 본 발명의 박막증착방법을 단계적으로 표현한 도면이다. 또, 도 3은 본 발명의 박막증착방법을 수행하는 CVD 챔버의 개략적 구성도이고, 도 4는 본 발명의 박막증착방법을 수행하는 ALD 챔버의 개략적 구성도이며, 도 5는 본 발명의 박막증착방법을 수행하는 스퍼터링 챔버의 개략적 구성도이다. 본 발명의 박막증착방법은 실리콘으로 된 웨이퍼(wafer)나 기판(substrate) 상에서 수행되는데, 본 실시예에서는 웨이퍼로 한정하여 설명한다.
본 발명에 따른 하프늄화합물을 이용한 박막증착방법은, 웨이퍼(w) 상에 Hf 원소를 포함하는 박막을 증착하기 전 단계로서, 웨이퍼(w)상에 박막의 Hf 와 웨이퍼의 Si 원소가 반응되지 않도록 하기 위한 베리어막(barrier layer)을 형성하는 전처리단계를 수행한다.
도 2a 에 도시된 실리콘 웨이퍼(w)상에 도 2b 에 도시된 바와 같이 베리어막(SiN 막 또는 AlN 막 또는 HfSiOx 막 또는 HfN 막 ; b)을 형성하는 전처리단계를 수행하고, 이후 베리어막(b)의 상부에 도 2c 에 도시된 바와 같이 Hf 원소를 포함하는 박막(HfO2 및/또는 HfSiOx)을 형성하는 박막형성단계를 수행하는 것이다. 이후에, 도 2d 에 도시된 바와 같이, 박막(HfO2 및/또는 HfSiOx)을 계속 형성하거나 열처리를 하더라도, 베리어막(b)에 의하여 웨이퍼(W)와 박막(HfO2 및/또는 HfSiOx) 사이의 반응이 억제된다.
본 발명에 있어서, 상기한 전처리단계는 다양한 방식으로 수행되며, 이를 하나하나씩 상세히 설명한다.
먼저, 전처리단계의 제1실시예는, Si 원소를 포함하는 제1반응물과 N 원소를 포함하는 제2반응물을 이용하여 도 2b 에 도시된 바와 같이 웨이퍼(w)상에 베리어막(b)인 실리콘질화막(SiN)을 형성하는 것이다. 이때, 제1반응물은 SiH4 이고, 제2반응물은 NH3 이다. 또한, 제1반응물로 SiH2Cl4, SiHCl3, SiCl 4 등 다양한 반응물을 사용할 수 있다.
상기한 SiN 막은 공지의 CVD 방식으로 형성할 수 있다. 즉, 도 3에 도시된 바와 같이, 웨이퍼(w)가 수납된 챔버(10) 내부로 제1라인(11)으로 공급되는 제1반응물인 SiH4 와, 제2라인(12)으로 공급되는 제2반응물인 NH3 를 동시에 공급함으로써 웨이퍼(w)상에 SiN 막을 형성하는 것이다. 이들 제1반응물과 제2반응물은 챔버(10) 내부의 혼합부(13)에서 고르게 혼합된 후 웨이퍼(w) 상부로 분사된다.
상기한 SiN 막은 공지의 ALD 방식으로도 형성할 수 있다. 즉, 도 4에 도시된 바와 같이, 웨이퍼(w)가 수납된 챔버(20) 내부로 제1라인(21)으로 공급되는 제1반응물 제2라인(22)으로 공급되는 제2반응물을 교번으로 피딩 및 퍼지함으로써 웨이퍼(w) 상에 SiN 막을 형성하는 것이다. 이들 제1반응물과 제2반응물은 웨이퍼(w) 상에 도달할때까지 서로 만나지 않는다.
상기 SiN 막은 공지의 스퍼터링방식도 형성할 수 있다. 즉, 도 5에 도시된 바와 같이, 챔버(30) 내부 상단 또는 하단에 웨이퍼(w)를 설치하고, SiN 질화막기 판(s)을 웨이퍼(w)의 반대측에 설치한 후, 질화막기판(s)을 히터(h)로 가열함으로써, 질화막기판(s)으로부터 튀어나오는 SiN 분자가 웨이퍼(w)에 부착되도록 하는 것이다.
상기한 SiN 막은 급속열처리(Rapid Thermal Nitradation)로도 형성할 수 있다. 즉, 웨이퍼(w)가 수납되며 고온의 분위기가 형성된 챔버 내부로 NH3 를 공급함으로써 웨이퍼(w)상에 SiN 막을 형성하는 것이다.
이와 같이, 웨이퍼(w)상에 베리어막(b)인 SiN 막은 CVD 방식, ALD 방식, 스퍼터링방식, 급속열처리방식등 다양한 방식으로 구현할 수 있는 것이다.
다음 전처리단계의 제2실시예는, Al 원소를 포함하는 제3반응물과 N 원소를 포함하는 제2반응물을 이용하여 웨이퍼(w) 상에 알루미늄질화막(AlN)을 형성하는 것이다. 이때, 제3반응물은 TMAl(TriMethylAluminum ; Al(CH3)3)이고, 제2반응물은 NH3 이다. 또한, 제3반응물로 DMEAA(dimethylethylamine alane), DMAH(Dimethyaluminum Hydride) , MPA (1-Methylpyrolidine:Alane)등 다양한 반응물을 사용할 수 있다
상기한 AlN 막은 공지의 CVD 방식으로 형성할 수 있다. 즉, 도 3에 도시된 바와 같이, 웨이퍼(w)가 수납된 챔버(10) 내부로 제1라인(11)으로 공급되는 제3반응물인 TMAl 와, 제2라인(21)으로 공급되는 제2반응물인 NH3 를 동시에 공급함으로써 웨이퍼(w)상에 AlN 막을 형성하는 것이다. 이들 제1반응물과 제2반응물은 챔버(10) 내부의 혼합부(13)에서 고르게 혼합된 후 웨이퍼(w) 상부로 분사된다.
상기한 AlN 막은 공지의 ALD 방식으로도 형성할 수 있다. 즉, 도 4에 도시된 바와 같이, 웨이퍼(w)가 수납된 챔버(20) 내부로 제1라인(21)으로 공급되는 제3반응물과 제2라인(22)으로 공급되는 제2반응물을 교번으로 피딩 및 퍼지함으로써 웨이퍼(w)상에 SiN 막을 형성하는 것이다. 이들 제1반응물과 제2반응물은 웨이퍼(w) 상에 도달할때까지 서로 만나지 않는다.
상기한 AlN 막은 공지의 스퍼터링방식에 의하여도 형성할 수 있다. 즉, 도 5에 도시된 바와 같이, 챔버(30) 내부 상단 또는 하단에 웨이퍼(w)를 설치하고, AlN 질화막기판(s)을 웨이퍼(w)의 반대측에 설치한 후, 질화막기판(s)을 히터(h)로 가열함으로써, 질화막기판(s)으로부터 튀어나오는 AlN 분자가 웨이퍼(w)에 부착되도록 하는 것이다.
이와 같이, 웨이퍼(w) 상에 베리어막(b)인 AlN 막은 CVD 방식, ALD 방식, 스퍼터링방식등 다양한 방식으로 구현할 수 있는 것이다.
다음, 전처리단계의 제3실시예는, Si 원소를 포함하는 제1반응물과, Hf 원소를 포함하는 제4반응물과, O 원소를 포함하는 제5반응물을 이용하여 도 2b 에 도시된 바와 같이, 웨이퍼(w)상에 베리어막(b)인 하프늄실리케이트(HfSiOx) 막을 형성하는 것이다. 이때, 제1반응물은 SiH4 이고, 제4반응물은 TEMAHf(Tetra Ethyl Methyl Amino Hafnium ; Hf((C2H5)(CH3)N)4)이며, 제5반응물은 DIW(Di water) 또는 O3 이다. 또, 제5반응물로 DMEAA(dimethylethylamine alane), DMAH(Dimethyaluminum Hydride) , MPA (1-Methylpyrolidine:Alane) 등을 사용할 수 있고, 제1반응물로 SiH2Cl4, SiHCl3, SiCl4 등이, 그리고 제 4반응물로 TDMAHf(Tetra Dimethyl Amino Hfnium), TDEAHf(Tetra Dimethyl Amino Hfnium)등 다양한 반응물을 사용할 수 있다.
상기한 HfSiOx 막은 공지의 CVD 방식으로 형성할 수 있다. 즉, 도 3에 도시된 바와 같이, 웨이퍼(w)가 수납된 챔버(10) 내부로 제1라인(21)으로 공급되는 제1반응물 또는 제5반응물, 제2라인(22)으로 공급되는 제4반응물을 함께 피딩함으로써 웨이퍼(w) 상에 HfSiOx 막을 형성하는 것이다.
상기한 HfSiOx 막은 공지의 ALD 방식으로도 형성할 수 있다. 즉, 도 4에 도시된 바와 같이, 웨이퍼(w)가 수납된 챔버(20) 내부로 제1라인(21)으로 공급되는 제1반응물과 제5반응물, 제2라인(22)으로 공급되는 제4반응물을 교번으로 피딩 및 퍼지함으로써 웨이퍼(w) 상에 HfSiOx 막을 형성하는 것이다. 이들 제1반응물, 제5반응물과 제4반응물은 웨이퍼(w) 상에 도달할 때까지 서로 만나지 않는다.
다음, 전처리단계의 제4실시예는, N 원소를 포함하는 제2반응물과 Hf 원소를 포함하는 제4반응물을 이용하여 도 2b 에 도시된 바와 같이, 웨이퍼(w)상에 베리어막(b)인 하프늄질화막(HfN)을 형성하는 것이다. 이때, 제2반응물은 NH3 이고, 제4반응물은 TEMAHf 이다. 이때, 제4반응물로 TDMAHf(Tetra Dimethyl Amino Hfnium), TDEAHf(Tetra Dimethyl Amino Hfnium) 등을 사용할 수도 있다
상기한 HfN 막은 공지의 CVD 방식으로 형성할 수 있다. 즉, 도 3에 도시된 바와 같이, 웨이퍼(w)가 수납된 챔버(10) 내부로 제1라인(11)으로 공급되는 제2반 응물인 NH3 와, 제2라인(12)으로 공급되는 제4반응물인 TEMAHf 를 동시에 공급함으로써 웨이퍼(w)상에 HfN 막을 형성하는 것이다. 이들 제2반응물과 제4반응물은 챔버(10) 내부의 혼합부(13)에서 고르게 혼합된 후 웨이퍼(w) 상부로 분사된다.
상기한 HfN 막은 공지의 ALD 방식으로도 형성할 수 있다. 즉, 도 4에 도시된 바와 같이, 웨이퍼(w)가 수납된 챔버(20) 내부로 제1라인(21)으로 공급되는 제2반응물과 제2라인(22)으로 공급되는 제4반응물을 교번으로 피딩 및 퍼지함으로써 웨이퍼(w) 상에 HfN 막을 형성하는 것이다. 이들 제2반응물과 제4반응물은 웨이퍼(w) 상에 도달할때까지 서로 만나지 않는다.
상기 HfN 막은 공지의 스퍼터링방식도 형성할 수 있다. 즉, 도 5에 도시된 바와 같이, 챔버(30) 내부 상단 또는 하단에 웨이퍼(w)를 설치하고, HfN 질화막기판(s)을 웨이퍼(w)의 반대측에 설치한 후, 질화막기판(s)을 히터(h)로 가열함으로써, 질화막기판(s)으로부터 튀어나오는 HfN 분자가 웨이퍼(w)에 부착되도록 하는 것이다.
상기와 같은 전처리단계를 수행하여 웨이퍼(w) 상에 베리어막(b)을 형성한 이후에 Hf 원소를 포함하는 박막, 예를 들어 HfO2 또는 HfSiOx 등을 증착한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
이와 같이 본 발명에 따른 박박증착방법에 따르면, 웨이퍼상에 전처리단계로서 베리어막을 형성함으로써, 반응성이 높은 Hf 원소를 포함하는 박막이 증착되는 과정에서 박막의 Hf 와 웨이퍼의 Si 이 반응되는 것을 막을 수 있으며, 따라서 누설전류가 흐르는 것을 방지할 수 있어 소자 특성의 저하를 막을 수 있고, 공정 재현성을 높일 수 있어 불량률을 줄일 수 있다라는 효과가 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 웨이퍼(w) 상에 Hf 원소를 포함하는 박막을 증착하기 전 단계로서, 상기 박막의 Hf 와 상기 웨이퍼(w)의 Si 이 반응되지 않도록 하기 위한 베리어(barrier)막을 상기 웨이퍼(w)상에 형성하는 전처리단계를 포함하고,
    상기 전처리단계는, Al 원소를 포함하는 제3반응물과 N 원소를 포함하는 제2반응물을 이용하여 상기 웨이퍼상에 알루미늄질화막(AlN)을 형성하는 단계인 것을 특징으로 하는 박막증착방법.
  4. 제3항에 항에 있어서,
    상기 전처리단계는 CVD 또는 ALD 법에 의하여 수행되는 것을 특징으로 하는 박막증착방법.
  5. 삭제
  6. 웨이퍼(w) 상에 Hf 원소를 포함하는 박막을 증착하기 전 단계로서, 상기 박막의 Hf 와 상기 웨이퍼(w)의 Si 이 반응되지 않도록 하기 위한 베리어(barrier)막을 상기 웨이퍼(w)상에 형성하는 전처리단계를 포함하고,
    상기 전처리단계는, AlN 기판을 이용한 스퍼터링법에 의하여 상기 웨이퍼상에 AlN 질화막을 형성하는 단계인 것을 특징으로 하는 박막증착방법.
  7. 웨이퍼(w) 상에 Hf 원소를 포함하는 박막을 증착하기 전 단계로서, 상기 박막의 Hf 와 상기 웨이퍼(w)의 Si 이 반응되지 않도록 하기 위한 베리어(barrier)막을 상기 웨이퍼(w)상에 형성하는 전처리단계를 포함하고,
    상기 전처리단계는, Si 원소를 포함하는 제1반응물과, Hf 원소를 포함하는 제4반응물과, O 원소를 포함하는 제5반응물을 이용하여 상기 웨이퍼상에 하프늄실리케이트(HfSiOx) 막을 형성하는 단계인 것을 특징으로 하는 박막증착방법.
  8. 웨이퍼(w) 상에 Hf 원소를 포함하는 박막을 증착하기 전 단계로서, 상기 박막의 Hf 와 상기 웨이퍼(w)의 Si 이 반응되지 않도록 하기 위한 베리어(barrier)막을 상기 웨이퍼(w)상에 형성하는 전처리단계를 포함하고,
    상기 전처리단계는, N 원소를 포함하는 제2반응물과 Hf 원소를 포함하는 제4반응물을 이용하여 상기 웨이퍼상에 하프늄질화막(HfN)을 형성하는 단계인 것을 특징으로 하는 박막증착방법.
  9. 제8항에 있어서,
    상기 전처리단계는 CVD 또는 ALD 법에 의하여 수행되는 것을 특징으로 하는 박막증착방법.
  10. 웨이퍼(w) 상에 Hf 원소를 포함하는 박막을 증착하기 전 단계로서, 상기 박막의 Hf 와 상기 웨이퍼(w)의 Si 이 반응되지 않도록 하기 위한 베리어(barrier)막을 상기 웨이퍼(w)상에 형성하는 전처리단계를 포함하고,
    상기 전처리단계는, HfSiOx 또는 HfN 기판을 이용한 스퍼터링법에 의하여 상기 웨이퍼상에 HfSiOx 막 또는 HfN 질화막을 형성하는 단계인 것을 특징으로 하는 박막증착방법.
  11. 웨이퍼(w)와 Hf 원소를 포함하는 박막 사이에 형성되는 것으로서, 상기 박막의 Hf 와 상기 웨이퍼(w)의 Si 이 반응되지 않도록 하는 베리어(barrier)막을 포함하고,
    상기 베리어막은 하프늄질화막(HfN) 또는 알루미늄질화막(AlN)인 것을 특징으로 하는 웨이퍼의 박막구조체.
  12. 삭제
  13. 삭제
KR1020030092617A 2003-12-17 2003-12-17 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체 KR100550338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030092617A KR100550338B1 (ko) 2003-12-17 2003-12-17 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092617A KR100550338B1 (ko) 2003-12-17 2003-12-17 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체

Publications (2)

Publication Number Publication Date
KR20050060886A KR20050060886A (ko) 2005-06-22
KR100550338B1 true KR100550338B1 (ko) 2006-02-08

Family

ID=37253535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092617A KR100550338B1 (ko) 2003-12-17 2003-12-17 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체

Country Status (1)

Country Link
KR (1) KR100550338B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210068870A (ko) 2019-12-02 2021-06-10 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648375B1 (ko) * 2005-08-04 2006-11-24 주식회사 아이피에스 ＨｆＳｉＯＮ 박막증착방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034710A (ko) * 2000-11-03 2002-05-09 박종섭 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
KR100345671B1 (en) * 2000-10-31 2002-07-24 Hynix Semiconductor Inc Method for forming hafnium oxide layer
KR20030054067A (ko) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
KR20040032351A (ko) * 2002-10-09 2004-04-17 삼성전자주식회사 반도체 장치에서 커패시터 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345671B1 (en) * 2000-10-31 2002-07-24 Hynix Semiconductor Inc Method for forming hafnium oxide layer
KR20020034710A (ko) * 2000-11-03 2002-05-09 박종섭 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
KR20030054067A (ko) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
KR20040032351A (ko) * 2002-10-09 2004-04-17 삼성전자주식회사 반도체 장치에서 커패시터 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210068870A (ko) 2019-12-02 2021-06-10 솔브레인 주식회사 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판

Also Published As

Publication number Publication date
KR20050060886A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
KR102646467B1 (ko) 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US9818885B2 (en) Deposited material and method of formation
US6573182B2 (en) Chemical vapor deposition using organometallic precursors
KR101193628B1 (ko) 저온 실리콘 화합물 증착
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US6348420B1 (en) Situ dielectric stacks
US20140264555A1 (en) Silicon on germanium
US8232217B2 (en) Film deposition apparatus, method of manufacturing a semiconductor device, and method of coating the film deposition apparatus
US20060088985A1 (en) Low temperature silicon compound deposition
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
WO2020142307A1 (en) Methods for forming films containing silicon boron with low leakage current
US20070190768A1 (en) Manufacturing method of semiconductor device
US20080305561A1 (en) Methods of controlling film deposition using atomic layer deposition
KR100550338B1 (ko) 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체
US20080054400A1 (en) Capacitor and method of manufacturing the same
US8592305B2 (en) Doping aluminum in tantalum silicide
US10366879B2 (en) Dry and wet etch resistance for atomic layer deposited TiO2 for SIT spacer application
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
JPH1197439A (ja) 半導体装置及びその製造方法
TW202336258A (zh) 氣隙形成方法及選擇性沉積方法
JP2519586B2 (ja) 半導体装置の製造方法およびその製造装置
KR20040006465A (ko) 반도체소자의 유전체박막 제조방법
KR20000027848A (ko) 반도체 장치의 게이트 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 15