KR100648375B1 - ＨｆＳｉＯＮ 박막증착방법 - Google Patents

ＨｆＳｉＯＮ 박막증착방법 Download PDF

Info

Publication number
KR100648375B1
KR100648375B1 KR1020050071289A KR20050071289A KR100648375B1 KR 100648375 B1 KR100648375 B1 KR 100648375B1 KR 1020050071289 A KR1020050071289 A KR 1020050071289A KR 20050071289 A KR20050071289 A KR 20050071289A KR 100648375 B1 KR100648375 B1 KR 100648375B1
Authority
KR
South Korea
Prior art keywords
source
thin film
film deposition
chamber
hfsion
Prior art date
Application number
KR1020050071289A
Other languages
English (en)
Inventor
이상진
윤원준
이기훈
이상규
서태욱
Original Assignee
주식회사 아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이피에스 filed Critical 주식회사 아이피에스
Priority to KR1020050071289A priority Critical patent/KR100648375B1/ko
Application granted granted Critical
Publication of KR100648375B1 publication Critical patent/KR100648375B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 4원계 물질로 이루어진 박막중 HfSiON을 증착하는 박막증착방법에 관한 것으로서, 챔버(10)로 Hf 소스와 N 소스를 교호적으로 피딩 및 퍼지하는 과정을 X 회 반복함으로써 기판(w) 상에 HfN 막을 증착하는 HfN 막 증착단계(S10); 챔버(10)로 Si 소스와 N 소스를 교호적으로 피딩 및 퍼지하는 과정을 Y 회 반복함으로써 HfN 막상에 SiN 막을 증착하는 SiN 막 증착단계(S20); 챔버(10)로 O 소스의 피딩 및 퍼지를 통하여, HfN 막과 SiN 막의 반응에 의하여 증착된 HfSiN 막과 O 소스를 반응시켜 HfSiON 막을 증착하도록 하는 O 소스 피딩/퍼지단계(40); 및 HfN 막 증착단계(S10) ~ O 소스 피딩/퍼지단계(S40)로 이루어지는 싸이클을 Z 회 반복함으로써 상기 HfSiON 막의 두께를 조절하는 메인반복단계(S50);를 포함하는 것을 특징으로 한다.

Description

ＨｆＳｉＯＮ 박막증착방법{Method for depositing HfSiON thin film on wafer}
도 1은 종래의 HfSiON 박막을 증착하기 위한 플로우를 개략적으로 도시한 도면,
도 2는 본 발명에 따른 HfSiON 박막을 증착하기 위한 박막증착방법의 개략적 구성도,
도 3은 도 2의 박막증착장치에 의하여 수행되는 본 발명에 다른 HfSiON 박막증착방법의 제1실시예를 설명하기 위한 플로우를 개략적으로 도시한 도면,
도 4는 도 3에, HfN 막 증착단계와 SiN 막 증착단계를 K 회 반복함으로써, 증착되는 HfSiN 막의 두께를 조절하는 제1서브반복단계를 더 포함하는 플로우를 도시한 도면,
도 5는 도 3 및 도 4의 HfSiON 박막증착방법을 상세하게 설명하기 위한 도면,
도 6은 도 2의 박막증착장치에 의하여 수행되는 본 발명에 다른 HfSiON 박막증착방법의 제2실시예를 설명하기 위한 플로우를 개략적으로 도시한 도면,
도 7은 도 6에, HfO 막 증착단계와 SiO 막 증착단계를 K 회 반복함으로써, 증착되는 HfSiN 막의 두께를 조절하는 제1서브반복단계를 더 포함하는 플로우를 도 시한 도면,
도 8은 도 6 및 도 7의 HfSiON 박막증착방법을 상세하게 설명하기 위한 도면,
<도면 중 주요 부분에 대한 부호의 설명>
10 ... 챔버 11 ... 샤워헤드
12 ... 웨이퍼블럭 12a ... 히터
13 ... 펌핑배플 14 ... 가스커튼블럭
20 ... 소스공급장치
본 발명은 박막증착방법에 관한 것으로서, 상세하게는 4원계 박막인 하프늄실리옥시나이트라이드(HfSiON) 박막증착방법에 관한 것이다.
현재, 반도체소자의 초고집적을 위한 미세한 디자인룰(design rule)의 적용에 따라 라 선폭이 축소되고 공정 복잡도가 증가하고 있으며, 이에 따라 양산성 및 생산성 저하등의 많은 문제점이 표출되고 있다.
이러한 문제점을 극복하기 위하여, 미세한 디자인룰에 필요한 물리적, 전기적 특성, 누설전류가 감소될 수 있는 유전 박막을 구현하기 위한 노력을 하고 있다.
현재까지 유전 박막으로 사용되는 물질은, 예를 들면 실리콘옥사이드(SiO), 알루미늄옥사이드, 하프늄옥사이드(HfO)등과 같은 2원계 물질이 대부분을 이루고 있으나, 점차로 하프늄알루미늄옥사이드, 하프늄실리콘옥사이드(HfSiO)등의 3원계 물질로 변하고 있다.
그러나 최근에는, 보다 안정되고 강력한 소자의 개발을 위하여, 상기한 2원계, 3원계 물질보다 특성이 우수한 4원계 물질의 유전 박막을 개발하고자 하는 노력이 진행되고 있다.
도 1은 종래에, 4원계 물질로 이루어진 HfSiON 박막을 증착하기 위한 플로우를 개략적으로 도시한 도면이다.
도시된 바와 같이, HfSiON 박막을 증착하기 위하여, Hf 소스의 피딩 및 퍼지 -> O 소스의 피딩 및 퍼지 -> Si 소스의 피딩 및 퍼지 -> N 소스의 피딩 및 퍼지로 이루어지는 싸이클을 반복하였으며, HfSiON 박막이 소정의 두께가 될 때가지 상기의 싸이클을 반복하였다.
그런데, 상기한 방법에 의하여 메탈 소스(Hf 소스, Si 소스)를 이용하는 다중박막의 증착에 있어서, 열역학적 반응 메커니즘을 고찰 할 때 나이트라이드화가 옥사이드화보다 훨씬 어렵다. 즉, 메탈나이트라이드 박막이 메탈 옥사이드막으로 치환되기가 훨씬 쉬우므로, 최종적으로 증착되는 메탈옥시나이트라이드(HfSiON) 박막의 나이트로젠 원자 함량의 획득이 상당히 어렵게 되는 것이다. 따라서, 증착되는 HfSiON 박막 내에서 나이트로젠과 같은 원소의 함량이 적어지게 되는등 각각의 원자 조성이 일정하지 않게 되어, 물리적, 전기적 특성이 저하된다라는 문제점이 있었다.
본 발명은 상기와 같은 추세를 반영하기 위하여 창출된 것으로서, 구성하는 각각의 물질의 원자조성을 일정하게 할 수 있어 물리적, 전기적 특성이 우수하고, 누설전류가 감소될 수 있는 4원계 유전 박막으로서 HfSiON 박막을 증착할 수 있는 HfSiON 박막증착방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 각각의 원자조성이 일정하도록 하면서 HfSiON 의 두께를 용이하게 조절할 수 있는 HfSiON 박막증착방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 HfSiON 박막증착방법의 제1실시예는,
챔버(10)로 Hf 소스와 N 소스를 교호적으로 피딩 및 퍼지하는 과정을 X 회 반복함으로써 상기 기판(w) 상에 HfN 막을 증착하는 HfN 막 증착단계(S10); 상기 챔버(10)로 Si 소스와 N 소스를 교호적으로 피딩 및 퍼지하는 과정을 Y 회 반복함으로써 HfN 막상에 SiN 막을 증착하는 SiN 막 증착단계(S20); 상기 챔버(10)로 O 소스의 피딩 및 퍼지를 통하여, 상기 HfN 막과 SiN 막의 반응에 의하여 증착된 HfSiN 막과 상기 O 소스를 반응시켜 HfSiON 막을 증착하도록 하는 O 소스 피딩/퍼지단계(S40); 및 상기 HfN 막 증착단계(S10) ~ O 소스 피딩/퍼지단계(S40)로 이루어지는 싸이클을 Z 회 반복함으로써 상기 HfSiON 막의 두께를 조절하는 메인반복단계(S50);를 포함하는 것을 특징으로 한다. 이때, HfN 막 증착단계(S10)와 SiN 막 증착단계(S20)를 K 회 반복함으로써, 증착되는 HfSiN 막의 두께를 조절하는 제1서 브반복단계(S30)를 더 포함할 수도 있다.
본 발명에 있어서, 상기 HfN 막 증착단계(S10) 및/또는 SiN 막 증착단계(S20)에 있어서 상기 N 소스는, NH3, N2, N2+H2, NH3+N2, NH3+N2+H2, NH3+H2 로 이루어진 그룹 중 어느 하나를 피딩함으로써 진행되며, 상기 N 소스는 불활성가스가 포함될 수도 있다.
본 발명에 있어서, 상기 N 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩되거나, 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩된다.
본 발명에 있어서, 상기 O 소스 피딩/퍼지단계(S40)에 있어서 상기 O 소스는, O2, O2+N2, O2+H2, D2O 로 이루어진 그룹 중 어느 하나를 피딩함으로써 진행되며, 이때 상기 O 소스는 불활성가스가 포함될 수도 있다.
본 발명에 있어서, 상기 O 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩되거나, 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩된다.
본 발명에 있어서, 상기 챔버(10)로 플라즈마를 인가하여 증착되는 박막이 치밀화되도록 후처리하거나, 또는 상기 챔버(10)로, N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩하여 증착되는 박막이 치밀화되도록 후처리하거나, 또는 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 그 챔버(10)로 N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 피딩하여 증착되는 박 막이 치밀화되도록 후처리하는 후처리단계(S60)를 더 포함한다.
본 발명에 있어서, 상기 X 가 1일 때, Y 는 2 이상이고, Y 가 1일 때 X 가 2 이상이며, Z 는 1 이상이고, K 는 1 이상인 자연수이다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 HfSiON 박막증착방법의 제2실시예는,
챔버(10)로 Hf 소스와 O 소스를 교호적으로 피딩 및 퍼지하는 과정을 X 회 반복함으로써 상기 기판(w) 상에 HfO 막을 증착하는 HfO 막 증착단계(S110); 상기 챔버(10)로 Si 소스와 O 소스를 교호적으로 피딩 및 퍼지하는 과정을 Y 회 반복함으로써 HfO 막상에 SiO 막을 증착하는 SiO 막 증착단계(S120); 상기 챔버(10)로 N 소스의 피딩 및 퍼지를 통하여, 상기 HfO 막과 SiO 막의 반응에 의하여 증착된 HfSiO 막과 상기 N 소스를 반응시켜 HfSiON 막을 증착하는 N 소스 피딩/퍼지단계(S140); 및 상기 HfO 막 증착단계(S110) ~ O 소스 피딩/퍼지단계(S140)로 이루어지는 싸이클을 Z 회 반복함으로써 상기 HfSiON 막의 두께를 조절하는 메인반복단계(S150);를 포함하는 것을 특징으로 한다. 이때, 상기 HfO 막 증착단계(S110)와 SiO 막 증착단계(S120)를 K 회 반복함으로써, 증착되는 HfSiO 막의 두께를 조절하는 제1서브반복단계(140)를 더 포함할 수도 있다.
본 발명에 있어서, 상기 HfO 막 증착단계(S110) 및/또는 SiO 막 증착단계(S120)에 있어서 상기 O 소스는, O2, O2+N2, O2+H2, D2O 로 이루어진 그룹 중 어느 하나를 피딩함으로써 진행되며, 상기 O 소스는 불활성가스가 포함된다.
본 발명에 있어서, 상기 O 소스는 리모트 플라즈마 방식에 의하여 플라즈마 화 된 상태로 피딩되거나, 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩된다.
본 발명에 있어서, 상기 N 소스 피딩/퍼지단계(S140)에서 상기 N 소스는, NH3, N2, N2+H2, NH3+N2, NH3+N2+H2, NH3+H2 로 이루어진 그룹 중 어느 하나를 피딩함으로써 진행되며, 상기 N 소스는 불활성가스가 포함된다.
본 발명에 있어서, 상기 N 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩되거나, 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩된다.
본 발명에 있어서, 상기 챔버(10)로 플라즈마를 인가하여 증착되는 박막이 치밀화되도록 후처리하거나, 또는 상기 챔버(10)로, N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩하여 증착되는 박막이 치밀화되도록 후처리하거나, 또는 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 그 챔버(10)로 N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 피딩하여 증착되는 박막이 치밀화되도록 후처리하는 후처리단계(S160)를 더 포함한다.
본 발명에 있어서, 상기 X 가 1일 때, Y 는 2 이상이고, Y 가 1일 때 X 가 2 이상이며, Z 는 1 이상이고, K 는 1 이상인 자연수이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 HfSiON 박막증착방법을 상세히 설명한다.
도 2는 본 발명에 따른 HfSiON 박막을 증착하기 위한 박막증착방법의 개략적 구성도이다.
본 발명에 따른 HfSiON 박막증착방법은, 챔버(10) 내의 웨이퍼블럭(12) 상에 안착된 웨이퍼와 같은 기판(w) 상에, 4 가지 종류의 반응 소스를 이용하여 4원계 박막중 하나인 하프늄실리옥시나이트라이드(HfSiON) 박막을 증착하기 위한 것이다.
이를 위하여, 제1반응가스로 하프늄을 함유하는 소스(이하, Hf 소스라 한다)를 이용하고, 제2반응가스로 실리콘을 함유하는 소스(이하, Si 소스라 한다)를 이용하며, 제3반응가스로 옥시젼을 함유하는 소스(이하, O 소스라 한다)를 이용하고, 제4반응가스로 나이트라이드를 함유하는 소스(이하, N 소스라 한다)를 ALD 방식으로 피딩 및 퍼지함으로써, 기판상에 HfSiON 박막을 증착하며, 이후 불활성가스, 또는 N 소스 또는 N 소스와 불활성가스의 믹싱가스를 플라즈마를 인가하여 HfSiON 박막을 치밀화시킨다.
여기서, HfSiON 박막을 증착하는 박막증착장치는, 박막 증착이 진행되는 챔버(10)와, 챔버(10)로 4 종류의 소스 및 불활성가스를 공급하는 소스공급장치(20)를 포함한다.
챔버(10)는, 그 내부 상부에 설치되어 상기한 소스들 및 불활성가스가 분사되는 샤워헤드(11)와, 샤워헤드(11) 하부에 설치되며 기판(w)이 안착되는 웨이퍼블럭(12)과, 웨이퍼블럭(12) 외주에 설치되어 소스, 불활성가스 및 반응부산물의 원활하고 유니폼한 펌핑을 위한 펌핑배플(13)과, 샤워헤드(11) 외주에 불활성가스커튼을 증착하는 위한 가스커튼블럭(14)을 포함한다.
샤워헤드(11)는, 피딩되는 4 종류의 소스들이 상호 만나지 않도록 최소한 3 개 이상의 영역으로 분리되어 있다. 각각의 영역은 샤워헤드 내부에서 상호 만나지 않는 유로 및 하단의 분사홀과 연결되어 있다. 따라서, 4 종류의 소스들 각각은 샤워헤드를 경유하는 도중에 샤워헤드 내부에서 만나지 않게 된다.
웨이퍼블럭(12)의 내부에는 히터(12a)가 내장되어 있으며, 히터(12a)는 안착되어 있는 기판(w)을 200 ℃ ~ 700 ℃ 범위에서 가열시킨다.
펌핑배플(13)은, HfSiON 박막의 두께 유니포머티와 조성을 최적으로 확보할 수 있도록 하며, 반응공간을 최적화한다. 이러한 펌핑배플(13)은 메인터런스를 용이하게 해 주기 위하여, 혹은 탈/부착을 용이하게 하기 위하여 2 층으로 분리되는 것이 바람직하다. 이와 같이, 펌핑배플(13)을 2개층으로 구성함으로써, 4원계 박막 증착시 각각의 소스의 운동성을 고려하여 운용할 수 있어 증착되는 박막내의 원자 조성을 일정하게 유지하는데 큰 도움을 준다.
커튼블럭(14)은 불활성가스를 기판(w)의 가장자리측으로 분사하여 그 기판(w) 가장자리의 조성변화를 조절하며, 또한 챔버(10), 상세하게는 펌핑배플(13) 내벽이 소스들에 의하여 오염되는 것을 최소화한다.
소스공급장치(20)는, 4 종류의 소스들 및 불활성가스를 챔버(10)로 공급한다.
이때, 상기한 공정은 챔버(10)의 온도는 200℃ ~ 700℃ 범위로 유지되고, 내압력이 10mmTorr~10Torr 범위로 유지된 상태에서 진행되도록 한다.
또, HfSiON 막을 증착하는데 사용되는 Hf 소스나, Si 소스는 불활성가스인 Ar 혹은 He 에 의하여 버블링된 형태로 20~500Sccm의 유량으로 챔버 내로 공급될 수도 있고, 공지의 액상공급장치(LSD : Liquid Delivery System) 또는 기화기(vaporization System)를 이용하여 챔버 내로 공급할 수도 있다.
이러한 HfSiON 박막증착방법을 좀더 상세히 설명하면 다음과 같다.
도 3은 도 2의 박막증착장치에 의하여 수행되는 본 발명에 다른 HfSiON 박막증착방법의 제1실시예를 설명하기 위한 플로우를 개략적으로 도시한 도면이고, 도 4는 도 3에, HfN 막 증착단계와 SiN 막 증착단계를 K 회 반복함으로써, 증착되는 HfSiN 막의 두께를 조절하는 제1서브반복단계를 더 포함하는 플로우를 도시한 도면이며, 도 5는 도 3 및 도 4의 HfSiON 박막증착방법을 상세하게 설명하기 위한 도면이다.
도시된 바와 같이, 본 발명에 따른 HfSiON 박막증착방법의 제1실시예는,
챔버(10)로 Hf 소스와 N 소스를 교호적으로 피딩 및 퍼지하는 과정을 X 회 반복함으로써 상기 기판(w) 상에 HfN 막을 증착하는 HfN 막 증착단계(S10)와; 챔버(10)로 Si 소스와 N 소스를 교호적으로 피딩 및 퍼지하는 과정을 Y 회 반복함으로써 HfN 막상에 SiN 막을 증착하는 SiN 막 증착단계(S20)와; 챔버(10)로 O 소스의 피딩 및 퍼지를 통하여, HfN 막과 SiN 막의 반응에 의하여 증착된 HfSiN 막과 O 소스를 반응시켜 HfSiON 막을 증착하도록 하는 O 소스 피딩/퍼지단계(40)와; HfN 막 증착단계(S10) ~ O 소스 피딩/퍼지단계(S40)로 이루어지는 싸이클을 Z 회 반복함으로써 HfSiON 막의 두께를 조절하는 메인반복단계(S50)와; 상기한 단계를 통하여 증착된 박막이 치밀화되도록 후처리하는 것을 후처리단계(S60);를 포함한다.
이때, 도 4에 도시된 바와 같이, HfN 막 증착단계(S10)와 SiN 막 증착단계(S20)를 K 회 반복함으로써, 증착되는 HfSiN 막의 두께를 조절하는 제1서브반복단계(S30)를 더 포함할 수도 있다.
여기서, X 가 1일 때, Y 는 2 이상이고, Y 가 1일 때 X 가 2 이상이며, Z 는 1 이상이며, K 는 1이상인 자연수이다.
HfN 막 증착단계(S10)는, 챔버(10)로 Hf 소스를 피딩하는 단계(S11)와, 기판(w)에 흡착되지 않은 Hf 소스를 퍼지하는 단계(S12)와, 챔버(10)로 N 소스를 피딩하여 기판(w)에 흡착된 Hf 소스와 반응시키는 단계(S13)와, 반응되지 않은 N 소스나 반응부산물을 퍼지시키는 단계(S14)와, 상기한 일련의 단계들을 x 회 반복하는 제2서브반복단계(S15)를 포함한다. 상기한 제2서브반복단계(S15)를 통하여 소정 두께의 HfN 막이 증착된다.
SiN 막 증착단계(S20)는, 챔버(10)로 Si 소스를 피딩하는 단계(S21)와, HfN 막에 흡착되지 않은 Si 소스를 퍼지하는 단계(S22)와, 챔버(10)로 N 소스를 피딩하여 Si 소스와 반응시키는 단계(S23)와, 반응되지 않은 N 소스나 반응부산물을 퍼지시키는 단계(S24)와, 상기한 일련의 단계들을 Y 회 반복하는 제2서브반복단계(S25)를 포함한다. 이러한 단계들을 반복함으로써, 소정 두께의 SiN 막이 증착된다. 상기한 제2서브반복단계(S25)를 통하여 소정 두께의 SiN 막이 증착된다.
상기한 HfN 막 증착단계(S10) 및/또는 SiN 막 증착단계(S20)에서 사용되는 N 소스로, NH3, N2, N2+H2, NH3+N2, NH3+N2+H2, NH3+H2 으로 이루어진 그룹 중 어느 하나를 선택하여 피딩함으로써 진행되며, N 소스는 Ar 과 같은 불활성가스가 포함 될 수도 있다.
이때, N 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩될 수도 있고, 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩될 수도 있다. N 소스가 플라즈마화될 경우, Hf 소스 또는 Si 소스와의 반응성이 더욱 향상됨으로써 보다 조성이 우수한 HfN 막 또는 SiN 막이 증착된다. 이때, 인가되는 플라즈마는 50 ~ 2000W 의 파워에 300~500KHz의 low frequency 및/또는 13.56MHz ~ 21.12MHz의 high frequency를 적용할 수 있다.
O 소스 피딩/퍼지단계(S40)는, 챔버(10)로 O 소스를 T1초 동안의 피딩 및 T2초 동안의 퍼지를 통하여, HfN 막과 SiN 막의 반응에 의하여 증착된 HfSiN 막과 O 소스를 반응시켜 HfSiON 막을 증착하도록 하는 단계이다. 이때, O 소스는, O2, O2+N2, O2+H2, D2O 로 이루어진 그룹 중 어느 하나를 피딩함으로써 진행되며, O 소스는 Ar 과 같은 불활성가스가 포함될 수도 있다.
이때, O 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩되거나, 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩될 수도 있다. O 소스가 플라즈마화될 경우, HfSiN 과의 반응성이 더욱 향상됨으로써 보다 조성이 우수한 HfSiON 막이 증착된다. 이때, 인가되는 플라즈마는 50 ~ 2000W 의 파워에 300~500KHz의 low frequency 및/또는 13.56MHz ~ 21.12MHz의 high frequency를 적용할 수 있다.
메인반복단계(S50)는, 상기한 HfSiON 막의 두께를 조절하고, 더 나아가 조밀화시키는 단계이다.
메인반복단계(S50)가 종료되면, 챔버(10)로 플라즈마를 인가하여 증착되는 박막이 치밀화되도록 후처리하거나, 또는 챔버(10)로, N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩하여 증착되는 박막이 치밀화되도록 후처리하거나, 또는 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 그 챔버(10)로 N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 피딩하여 증착되는 박막이 치밀화되도록 후처리하는 후처리단계(S60)를 수행한다.
이러한 후처리단계(S60)에서 플라즈마는, 불활성가스, 또는 N 소스, 또는 N 소스와 불활성가스의 믹싱가스를 플라즈마화하여 그 활성화된 가스원자가 HfSiON 박막에 지속적으로 충돌되도록 함으로써 HfSiON 막을 치밀화시킨다.
이때 플라즈마는 약 1초 ~ 30 초 동안 인가하며, 50 ~ 2000W 의 파워에 300~500KHz의 low frequency 및/또는 13.56MHz ~ 21.12MHz의 high frequency 를 가지며, 공지의 direct plasma 방식이나, remote plasma 방식에 의하여 발생된다.
다음, 본 발명에 따른 HfSiN 박막증착방법의 제2실시예를 설명한다.
도 6은 도 2의 박막증착장치에 의하여 수행되는 본 발명에 다른 HfSiON 박막증착방법의 제2실시예를 설명하기 위한 플로우를 개략적으로 도시한 도면이고, 도 7은 도 6에, HfO 막 증착단계와 SiO 막 증착단계를 K 회 반복함으로써, 증착되는 HfSiN 막의 두께를 조절하는 제1서브반복단계를 더 포함하는 플로우를 도시한 도면이며, 도 8은 도 6 및 도 7의 HfSiON 박막증착방법을 상세하게 설명하기 위한 도면이다.
도시된 바와 같이, 본 발명에 따른 HfSiON 박막증착단계의 제2실시예는,
챔버(10)로 Hf 소스와 O 소스를 교호적으로 피딩 및 퍼지하는 과정을 X 회 반복함으로써 상기 기판(w) 상에 HfO 막을 증착하는 HfO 막 증착단계(S110)와; 챔버(10)로 Si 소스와 O 소스를 교호적으로 피딩 및 퍼지하는 과정을 Y 회 반복함으로써 HfO 막상에 SiO 막을 증착하는 SiO 막 증착단계(S120)와; 챔버(10)로 N 소스의 피딩 및 퍼지를 통하여, 상기 HfO 막과 SiO 막의 반응에 의하여 증착된 HfSiO 막과 N 소스를 반응시켜 HfSiON 막을 증착하는 N 소스 피딩/퍼지단계(S140)와; HfO 막 증착단계(S110) ~ O 소스 피딩/퍼지단계(S140)로 이루어지는 싸이클을 Z 회 반복함으로써 HfSiON 막의 두께를 조절하는 메인반복단계(S150)와; 상기한 단계를 통하여 증착된 박막이 치밀화되도록 후처리하는 것을 후처리단계(S160);를 포함한다.
이때, 도 7에 도시된 바와 같이, HfO 막 증착단계(S110)와 SiO 막 증착단계(S120)를 K 회 반복함으로써, 증착되는 HfSiO 막의 두께를 조절하는 제1서브반복단계(140)를 더 포함할 수도 있다.
여기서, X 가 1일 때, Y 는 2 이상이고, Y 가 1일 때 X 가 2 이상이며, Z 는 1 이상이며, K 는 1이상인 자연수이다.
HfO 막 증착단계(S110)는, 챔버(10)로 Hf 소스를 피딩하는 단계(S111)와, 기판(w)에 흡착되지 않은 Hf 소스를 퍼지하는 단계(S112)와, 챔버(10)로 O 소스를 피딩하여 기판(w)에 흡착된 Hf 소스와 반응시키는 단계(S113)와, 반응되지 않은 O 소스나 반응부산물을 퍼지시키는 단계(S114)와, 상기한 일련의 단계들을 x 회 반복하는 제2서브반복단계(S115)를 포함한다. 상기한 제2서브반복단계(S115)를 통하여 소 정 두께의 HfO 막이 증착된다.
SiO 막 증착단계(S120)는, 챔버(10)로 Si 소스를 피딩하는 단계(S121)와, HfO 막에 흡착되지 않은 Si 소스를 퍼지하는 단계(S122)와, 챔버(10)로 O 소스를 피딩하여 Si 소스와 반응시키는 단계(S123)와, 반응되지 않은 O 소스나 반응부산물을 퍼지시키는 단계(S124)와, 상기한 일련의 단계들을 Y 회 반복하는 제2서브반복단계(S125)를 포함한다. 이러한 단계들을 반복함으로써, 소정 두께의 SiO 막이 증착된다. 상기한 제2서브반복단계(S125)를 통하여 소정 두께의 SiO 막이 증착된다.
상기한 HfO 막 증착단계(S110) 및 SiO 막 증착단계(S120)에서 사용되는 O 소스로, O2, O2+N2, O2+H2, D2O 로 이루어진 그룹 중 어느 하나를 선택하여 피딩함으로써 진행되며, O 소스는 불활성가스가 포함되는 것이 바람직하다.
이때, O 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩될 수도 있고, 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩될 수도 있다. O 소스가 플라즈마화될 경우, Hf 소스 또는 Si 소스와의 반응성이 더욱 향상됨으로써 보다 조성이 우수한 HfO 막 또는 SiO 막이 증착된다. 이때, 인가되는 플라즈마는 50 ~ 2000W 의 파워에 300~500KHz의 low frequency 및/또는 13.56MHz ~ 21.12MHz의 high frequency를 적용할 수 있다.
N 소스 피딩/퍼지단계(S140)는, 챔버(10)로 N 소스를 T1초 동안의 피딩 및 T2초 동안의 퍼지를 통하여, HfO 막과 SiO 막의 반응에 의하여 증착된 HfSiO 막과 N 소스를 반응시켜 HfSiON 막을 증착하도록 하는 단계이다. 이때, N 소스는, NH3, N2, N2+H2, NH3+N2, NH3+N2+H2, NH3+H2 로 이루어진 그룹 중 어느 하나를 피딩함으 로 진행되며, N 소스는 Ar 과 같은 불활성가스가 포함될 수도 있다.
이때, N 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩되거나, 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩될 수도 있다. N 소스가 플라즈마화될 경우, HfSiO 와의 반응성이 더욱 향상됨으로써 보다 조성이 우수한 HfSiON 막이 증착된다. 이때, 인가되는 플라즈마는 50 ~ 2000W 의 파워에 300~500KHz의 low frequency 및/또는 13.56MHz ~ 21.12MHz의 high frequency를 적용할 수 있다.
메인반복단계(S150)는, 상기한 HfSiON 막의 두께를 조절하고, 더 나아가 조밀화시키는 단계이다.
메인반복단계(S150)가 종료되면, 챔버(10)로 플라즈마를 인가하여 증착되는 박막이 치밀화되도록 후처리하거나, 또는 챔버(10)로, N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩하여 증착되는 박막이 치밀화되도록 후처리하거나, 또는 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 그 챔버(10)로 N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 피딩하여 증착되는 박막이 치밀화되도록 후처리하는 후처리단계(S160)를 수행한다.
이러한 후처리단계(S160)에서 플라즈마는, 불활성가스, 또는 N 소스, 또는 N 소스와 불활성가스의 믹싱가스를 플라즈마화하여 그 활성화된 가스원자가 HfSiON 박막에 지속적으로 충돌되도록 함으로써 HfSiON 막을 치밀화시킨다.
이때 플라즈마는 약 1초 ~ 30 초 동안 인가하며, 50 ~ 2000W 의 파워에 300~500KHz의 low frequency 및/또는 13.56MHz ~ 21.12MHz의 high frequency 를 가지며, 공지의 direct plasma 방식이나, remote plasma 방식에 의하여 발생된다.
첨부된 참조 도면에 의해 설명된 본 발명의 바람직한 실시예는 단지 일 실시예에 불과하다. 당해 기술 분야에 통상의 지식을 가진 자라면 본 발명의 바람직한 실시예를 충분히 이해하여 유사한 형태의 HfSiON 박막증착방법을 구현할 수 있을 것이다.
상술한 바와 같이 본 발명에 따른 HfSiON 박막증착방법에 따르면, 소정두께의 HfN 막과 소정두께의 SiN 막의 반응을 통하여 HfSiN 막을 형성하고, 이후 HfSiN 막과 O 소스를 반응시킴으로써 HfSiON 박막을 증착할 수 있다. 또는 소정 두께의 HfO 막과 소정두께의 SiO 막의 반응을 통하여 HfSiO 막을 형성하고, 이후 HfSiO 막과 N 소스를 반응시킴으로써 HfSiON 박막을 증착할 수 있다. 이러한 과정을 통하여, 옥사이드화를 억제하고 나이트로화를 촉진할 수 있고, 이에 따라 구성되는 각각의 물질의 원자조성을 일정하게 할 수 있으며, 상기한 싸이클 공정을 반복함으로써 증착되는 HfSiON 막의 두께 조절을 용이하게 할 수 있다는 효과가 있다.

Claims (30)

  1. 챔버(10)로 Hf 소스와 N 소스를 교호적으로 피딩 및 퍼지하는 과정을 X 회 반복함으로써 상기 기판(w) 상에 HfN 막을 증착하는 HfN 막 증착단계(S10);
    상기 챔버(10)로 Si 소스와 N 소스를 교호적으로 피딩 및 퍼지하는 과정을 Y 회 반복함으로써 HfN 막상에 SiN 막을 증착하는 SiN 막 증착단계(S20);
    상기 챔버(10)로 O 소스의 피딩 및 퍼지를 통하여, 상기 HfN 막과 SiN 막의 반응에 의하여 증착된 HfSiN 막과 상기 O 소스를 반응시켜 HfSiON 막을 증착하도록 하는 O 소스 피딩/퍼지단계(S40); 및
    상기 HfN 막 증착단계(S10) ~ O 소스 피딩/퍼지단계(S40)로 이루어지는 싸이클을 Z 회 반복함으로써 상기 HfSiON 막의 두께를 조절하는 메인반복단계(S50);를 포함하는 것을 특징으로 하는 HfSiON 박막증착방법.
  2. 제1항에 있어서,
    상기 HfN 막 증착단계(S10)와 SiN 막 증착단계(S20)를 K 회 반복함으로써, 증착되는 HfSiN 막의 두께를 조절하는 제1서브반복단계(S30)를 더 포함하는 것을 특징으로 하는 HfSiON 박막증착방법.
  3. 제1항에 있어서, 상기 HfN 막 증착단계(S10) 및/또는 SiN 막 증착단계(S20)에 있어서 상기 N 소스는,
    NH3, N2, N2+H2, NH3+N2, NH3+N2+H2, NH3+H2 로 이루어진 그룹 중 어느 하나를 피딩함으로써 진행되는 것을 특징으로 하는 HfSiON 박막증착방법.
  4. 제3항에 있어서,
    상기 N 소스는 불활성가스가 포함되는 것을 특징으로 하는 HfSiON 박막증착방법.
  5. 제3항 또는 제4항에 있어서,
    상기 N 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩되는 것을 특징으로 하는 HfSiON 박막증착방법.
  6. 제3항 또는 제4항에 있어서,
    상기 N 소스는 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩되는 것을 특징으로 하는 HfSiON 박막증착방법.
  7. 제1항에 있어서, 상기 O 소스 피딩/퍼지단계(S40)에 있어서 상기 O 소스는,
    O2, O2+N2, O2+H2, D2O 로 이루어진 그룹 중 어느 하나를 피딩함으로써 진행되는 것을 특징으로 하는 HfSiON 박막증착방법.
  8. 제7항에 있어서,
    상기 O 소스는 불활성가스가 포함되는 것을 특징으로 하는 HfSiON 박막증착방법.
  9. 제7항 또는 제8항에 있어서,
    상기 O 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩되는 것을 특징으로 하는 HfSiON 박막증착방법.
  10. 제7항 또는 제8항에 있어서,
    상기 O 소스는 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩되는 것을 특징으로 하는 HfSiON 박막증착방법.
  11. 제1항 또는 제2항에 있어서,
    상기 챔버(10)로 플라즈마를 인가하여 증착되는 박막이 치밀화되도록 후처리하는 후처리단계(S60)를 더 포함하는 것을 특징으로 하는 HfSiON 박막증착방법.
  12. 제1항 또는 제2항에 있어서,
    상기 챔버(10)로, N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩하여 증착되는 박막이 치밀화되도록 후처리하거나, 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서, 그 챔버(10)로 N 소스, 또는 불활성가스, 또는 N 소스와 불활 성가스가 혼합된 믹싱가스를 피딩하여 증착되는 박막이 치밀화되도록 후처리하는 후처리단계(S60)를 더 포함하는 것을 특징으로 하는 HfSiON 박막증착방법.
  13. 제1항 또는 제2항에 있어서,
    상기 X 가 1일 때, Y 는 2 이상이고, Y 가 1일 때 X 가 2 이상이며, Z 는 1 이상이고, K 는 1 이상인 자연수인 것을 특징으로 하는 HfSiON 박막증착방법.
  14. 제1항 또는 제2항에 있어서,
    상기 챔버(10)의 온도는 200℃ ~ 700℃ 범위인 것을 특징으로 하는 HfSiON 박막증착방법.
  15. 제1항 또는 제2항에 있어서,
    상기 챔버(10)의 압력은 10 torr 미만에서 진행되는 것을 특징으로 하는 HfSiON 박막증착방법.
  16. 챔버(10)로 Hf 소스와 O 소스를 교호적으로 피딩 및 퍼지하는 과정을 X 회 반복함으로써 상기 기판(w) 상에 HfO 막을 증착하는 HfO 막 증착단계(S110);
    상기 챔버(10)로 Si 소스와 O 소스를 교호적으로 피딩 및 퍼지하는 과정을 Y 회 반복함으로써 HfO 막상에 SiO 막을 증착하는 SiO 막 증착단계(S120);
    상기 챔버(10)로 N 소스의 피딩 및 퍼지를 통하여, 상기 HfO 막과 SiO 막의 반응에 의하여 증착된 HfSiO 막과 상기 N 소스를 반응시켜 HfSiON 막을 증착하는 N 소스 피딩/퍼지단계(S140); 및
    상기 HfO 막 증착단계(S110) ~ O 소스 피딩/퍼지단계(S140)로 이루어지는 싸이클을 Z 회 반복함으로써 상기 HfSiON 막의 두께를 조절하는 메인반복단계(S150);를 포함하는 것을 특징으로 하는 HfSiON 박막증착방법.
  17. 제16항에 있어서,
    상기 HfO 막 증착단계(S110)와 SiO 막 증착단계(S120)를 K 회 반복함으로써, 증착되는 HfSiO 막의 두께를 조절하는 제1서브반복단계(140)를 더 포함하는 것을 특징으로 하는 HfSiON 박막증착방법.
  18. 제16항에 있어서,
    상기 HfO 막 증착단계(S110) 및/또는 SiO 막 증착단계(S120)에 있어서 상기 O 소스는,
    O2, O2+N2, O2+H2, D2O 로 이루어진 그룹 중 어느 하나를 피딩함으로써 진행되는 것을 특징으로 하는 HfSiON 박막증착방법.
  19. 제18항에 있어서,
    상기 O 소스는 불활성가스가 포함되는 것을 특징으로 하는 HfSiON 박막증착방법.
  20. 제18항 또는 제19항에 있어서,
    상기 O 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩되는 것을 특징으로 하는 HfSiON 박막증착방법.
  21. 제18항 또는 제19항에 있어서,
    상기 O 소스는 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩되는 것을 특징으로 하는 HfSiON 박막증착방법.
  22. 제16항에 있어서,
    상기 N 소스 피딩/퍼지단계(S140)에서 상기 N 소스는,
    NH3, N2, N2+H2, NH3+N2, NH3+N2+H2, NH3+H2 로 이루어진 그룹 중 어느 하나를 피딩함으로써 진행되는 것을 특징으로 하는 HfSiON 박막증착방법.
  23. 제22항에 있어서,
    상기 N 소스는 불활성가스가 포함되는 것을 특징으로 하는 HfSiON 박막증착방법.
  24. 제22항 또는 제23항에 있어서,
    상기 N 소스는 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩되는 것을 특징으로 하는 HfSiON 박막증착방법.
  25. 제22항 또는 제23항에 있어서,
    상기 N 소스는 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서 피딩되는 것을 특징으로 하는 HfSiON 박막증착방법.
  26. 제16항 또는 제17항에 있어서,
    상기 챔버(10)로 플라즈마를 인가하여 증착되는 박막이 치밀화되도록 후처리하는 후처리단계(S160)를 더 포함하는 것을 특징으로 하는 HfSiON 박막증착방법.
  27. 제16항 또는 제17항에 있어서,
    상기 챔버(10)로, N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 리모트 플라즈마 방식에 의하여 플라즈마화 된 상태로 피딩하여 증착되는 박막이 치밀화되도록 후처리하거나, 상기 챔버(10) 내로 Direct 플라즈마가 인가된 상태에서, 그 챔버(10)로 N 소스, 또는 불활성가스, 또는 N 소스와 불활성가스가 혼합된 믹싱가스를 피딩하여 증착되는 박막이 치밀화되도록 후처리하는 후처리단계(S160)를 더 포함하는 것을 특징으로 하는 HfSiON 박막증착방법.
  28. 제16항 또는 제17항에 있어서,
    상기 X 가 1일 때, Y 는 2 이상이고, Y 가 1일 때 X 가 2 이상이며, Z 는 1 이상이고, K 는 1 이상인 자연수인 것을 특징으로 하는 HfSiON 박막증착방법.
  29. 제16항 또는 제17항에 있어서,
    상기 챔버(10)의 온도는 200℃ ~ 700℃ 범위인 것을 특징으로 하는 HfSiON 박막증착방법.
  30. 제16항 또는 제17항에 있어서,
    상기 챔버(10)의 압력은 10 torr 미만에서 진행되는 것을 특징으로 하는 HfSiON 박막증착방법.
KR1020050071289A 2005-08-04 2005-08-04 ＨｆＳｉＯＮ 박막증착방법 KR100648375B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050071289A KR100648375B1 (ko) 2005-08-04 2005-08-04 ＨｆＳｉＯＮ 박막증착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071289A KR100648375B1 (ko) 2005-08-04 2005-08-04 ＨｆＳｉＯＮ 박막증착방법

Publications (1)

Publication Number Publication Date
KR100648375B1 true KR100648375B1 (ko) 2006-11-24

Family

ID=37713118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071289A KR100648375B1 (ko) 2005-08-04 2005-08-04 ＨｆＳｉＯＮ 박막증착방법

Country Status (1)

Country Link
KR (1) KR100648375B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059878A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 절연박막 형성방법
KR20050060886A (ko) * 2003-12-17 2005-06-22 주식회사 아이피에스 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체
KR20060021096A (ko) * 2004-09-02 2006-03-07 오재응 원자층 증착법을 이용한 질화막의 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059878A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 절연박막 형성방법
KR20050060886A (ko) * 2003-12-17 2005-06-22 주식회사 아이피에스 박막증착방법 및 그에 의하여 제조되는 웨이퍼의 박막구조체
KR20060021096A (ko) * 2004-09-02 2006-03-07 오재응 원자층 증착법을 이용한 질화막의 형성 방법

Similar Documents

Publication Publication Date Title
TWI787492B (zh) 使用矽氫鹵化物前驅物沉積SiN的方法
US20220145452A1 (en) Method of depositing silicon oxide films
CN110318041B (zh) 基底处理方法
US10950432B2 (en) Method of depositing thin film and method of manufacturing semiconductor device
US10991573B2 (en) Uniform deposition of SiOC on dielectric and metal surfaces
CN106992114B (zh) 含硅薄膜的高温原子层沉积
JP6437962B2 (ja) １３族金属又は半金属の窒化物膜の堆積方法
KR20210095050A (ko) 박막 형성 방법 및 박막 표면 개질 방법
TWI714504B (zh) 沉積氮化矽薄膜的方法
US7531467B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
TWI426547B (zh) 用於批次原子層沈積反應器之處理製程
KR100734748B1 (ko) 인시튜 질화물(in-situ nitride) 박막증착방법
US9139906B2 (en) Doping with ALD technology
WO2014134476A1 (en) LOW TEMPERATURE ATOMIC LAYER DEPOSITION OF FILMS COMPRISING SiCN OR SiCON
JP2013542581A (ja) サイクリック薄膜の蒸着方法
JP2015128159A (ja) 薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子
CN113330141B (zh) 沉积氮化硅的方法
JP2006505954A (ja) 高ｋ誘電体の窒化物形成
KR100648375B1 (ko) ＨｆＳｉＯＮ 박막증착방법
KR100713585B1 (ko) ＨｆＳｉＯＮ 박막증착방법
KR20080064259A (ko) 개선된 금속 전구체 공급 및 퍼지 단계를 갖는 박막 증착방법
TW202244979A (zh) 使用脈衝式高頻射頻(hfrf)電漿之間隙填充製程
CN112670167A (zh) 制备氧化硅和氮化硅超晶格结构的方法
KR100722845B1 (ko) 개선된 소스 피딩 단계를 갖는 박막 증착 방법
KR102716357B1 (ko) 박막 증착 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee