KR20040059878A - 반도체 소자의 절연박막 형성방법 - Google Patents

반도체 소자의 절연박막 형성방법 Download PDF

Info

Publication number
KR20040059878A
KR20040059878A KR1020020086383A KR20020086383A KR20040059878A KR 20040059878 A KR20040059878 A KR 20040059878A KR 1020020086383 A KR1020020086383 A KR 1020020086383A KR 20020086383 A KR20020086383 A KR 20020086383A KR 20040059878 A KR20040059878 A KR 20040059878A
Authority
KR
South Korea
Prior art keywords
chamber
thin film
forming
metal
semiconductor device
Prior art date
Application number
KR1020020086383A
Other languages
English (en)
Inventor
길덕신
조광준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086383A priority Critical patent/KR20040059878A/ko
Publication of KR20040059878A publication Critical patent/KR20040059878A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Abstract

본 발명은 스텝커버리지 특성이 우수한 원자층증착 공정과 NH3플라즈마를 이용하여 우수한 전기적 특성을 가지는 HfON 및 HfSiON 등의 절연박막을 형성하는 방법을 제공한다.
본 발명은 웨이퍼 상에 금속산화 단일층 또는 금속실리콘산화 단일층을 형성하는 단계; 단일층을 질화처리하는 단계; 및 단계들을 소정 두께가 될 때까지 반복수행하여 금속질산화 박막 또는 금속실리콘질산화 박막을 형성하는 단계를 포함하는 원자층증착 공정을 이용한 반도체 소자의 절연박막 형성방법에 의해 달성될 수 있다.

Description

반도체 소자의 절연박막 형성방법{METHOD OF FORMING INSULATING THIN FILM FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 절연박막 형성방법에 관한 것으로, 특히 원자층증착(Atomic Layer Deposition; ALD) 공정을 이용한 HfON 또는 HfSiON 등의 절연박막 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 단위 면적당 요구되는 캐패시터 용량을 확보하기 위하여, 기존의 실리콘산화(SiO2)막이나 실리콘질화(Si3N4)막을 대체할 유전물질로서 하프늄산화(HfO2) 박막과 같은 금속산화 박막이나 하프늄실리콘산화(HfSiOx) 박막과 같은 금속실리콘산화 박막 등의 고유전율을 가지는 절연박막에 대한 연구가 진행되고 있다. 그러나, HfO2및 HfSiOx박막은 500℃ 정도의 낮은 온도에서도 쉽게 결정화되는 특징을 가지기 때문에 결정립계(grain boundary), 전위(dislocation) 또는 계면에서의 결함 농도가 높은 단점이 있다.
따라서, 최근에는 비정질화를 조장하여 결함농도를 낮추기 위하여 HfO2및 HfSiOx박막에 질소개스를 각각 첨가하여 하프늄질산화(HfON) 박막과 같은 금속질산화 박막이나 하프늄실리콘질산화(HfSiON) 박막 등의 금속실리콘질산화 박막을 형성하는 방법이 제시되었다. 그러나, 이들 HfON 및 HfSiON 박막도 현재로서는 통상의 화학기상증착(Chemical Vapor Deposition; CVD)이나 스퍼터링(sputtering)에 의해서만 형성이 이루어지기 때문에, 예컨대 실린더(cylinder) 또는 컨케이브(concave) 구조와 같이 어스펙트비(aspect ratio)가 높은 구조에 적용할 경우 스텝 커버리지(step coverage) 특성이 매우 열악하여 박막의 우수한 전기적 특성을 얻기는 어렵다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 스텝커버리지 특성이 우수한 원자층증착 공정과 NH3플라즈마를 이용하여 우수한 전기적 특성을 가지는 HfON 및 HfSiON 등의 절연박막을 형성하는 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 HfON 박막 형성방법을 설명하기 위한 도면.
도 2는 본 발명의 다른 실시예에 따른 HfON 박막 형성방법을 설명하기 위한 도면.
도 3은 본 발명의 또 다른 실시예에 따른 HfSiON 박막 형성방법을 설명하기 위한 도면.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 웨이퍼 상에 금속산화 단일층 또는 금속실리콘산화 단일층을 형성하는 단계; 단일층을 질화처리하는 단계; 및 단계들을 소정 두께가 될 때까지 반복수행하여 금속질산화 박막 또는 금속실리콘질산화 박막을 형성하는 단계를 포함하는 원자층증착 공정을 이용한 반도체 소자의 절연박막 형성방법에 의해 달성될 수 있다.
여기서, 금속산화 단일층 또는 금속실리콘산화 단일층을 형성하는 단계는 챔버 내부에 웨이퍼가 삽입된 상태에서 상기 챔버 내부로 금속 소스 또는 금속-실리콘 단일 소스를 공급하는 제 1 단계; 챔버를 퍼지하는 제 2 단계; 챔버 내부로 산화반응개스를 공급하는 제 3 단계; 및 챔버를 퍼지하는 제 4 단계로 이루어진다.
또한, 금속실리콘산화 단일층을 형성하는 단계는 챔버 내부에 웨이퍼가 삽입된 상태에서 상기 챔버 내부로 금속 소스를 공급하는 제 1 단계; 챔버를 퍼지하는 제 2 단계; 챔버 내부로 실리콘 소스를 공급하는 제 3 단계; 챔버를 퍼지하는 제 4 단계; 챔버 내부로 산화반응 개스를 공급하는 제 5 단계; 및 챔버를 퍼지하는 제 6단계로 이루어진다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 상기의 본 발명의 목적은 챔버 내부에 웨이퍼가 삽입된 상태에서 챔버 내부로 소스를 공급하는 제 1 단계; 챔버를 퍼지하는 제 2 단계; 챔버 내부로 산화반응 개스를 공급하는 제 3 단계; 챔버를 퍼지하는 제 4 단계; 제 1 내지 제 4 단계를 소정 두께가 될 때까지 반복수행하여 금속산화박막을 형성하는 제 5 단계; 금속산화박막을 질화처리하여 질화처리된 금속산화박막을 형성하는 제 6 단계; 및 챔버를 퍼지하는 제 7 단계를 포함하는 원자층증착 공정을 이용한 반도체 소자의 절연박막 형성방법에 의해 달성될 수 있다. 여기서, 금속은 Hf 이다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1은 본 발명의 일 실시예에 따른 원자층증착을 이용한 HfON 박막 형성방법을 설명하기 위한 도면으로서, HfON 박막 형성시 챔버 내부로 공급되는 개스를 순차적으로 나타낸다.
도 1에 도시된 바와 같이, 제 1 단계에서는 챔버 내부에 웨이퍼가 삽입된 상태에서 챔버 내부로 Hf 소스를 0.1 내지 10 초 동안 공급하여 웨이퍼 표면에 Hf 소스를 흡착시킨다. 바람직하게, Hf 소스로서 HfCl4, Hf(OtBu)4, Hf(N(C2H5)2)4, Hf(N(CH3)2)4, 및 Hf(N(C2H5CH3)2)4중 선택되는 하나를 사용하거나, 소스 원액을LMFC(Liquid Mass Flow Controller)를 통하여 기화기(Vaporizer)를 통과시켜 기상상태로 변화된 소스를 사용한다. 제 2 단계에서는 퍼지(purge) 개스를 공급하여 챔버를 0. 1 내지 10초 동안 퍼지(purge)하여 Hf 소스 분자 이외의 잉여 Hf 소스를 제거한다. 이때, 웨이퍼 표면에는 Hf 소스 분자의 단일 흡착층이 형성된다. 바람직하게, 퍼지는 퍼지개스로서 Ar 또는 N2등의 반응성이 없는 개스를 사용하여 수행하거나 진공펌프를 사용하여 잉여개스를 펌핑(pumping)하는 것으로 수행한다. 제 3 단계에서는 산화반응개스를 0.1 내지 10 초 동안 공급하여 Hf 소스 분자를 산화시킨다. 바람직하게, 산화반응개스로서는 H2O, O3또는 O2플라즈마를 이용하는데, 예컨대 O2플라즈마를 이용하는 경우에는 O2또는 N2O 개스를 흘리면서 RF 전력을 인가하여 플라즈마를 형성하거나, 외부에서 DC, RF 또는 마이크로파(microwave)를 사용하여 산소 플라즈마를 형성한 후 챔버내로 유도하는 리모트 플라즈마(remote plasma)를 적용한다. 제 4 단계에서는 제 2 단계에서와 동일한 방법으로 챔버를 퍼지하여 산화반응에 의해 형성된 CO, CO2, H2O 등의 반응부산물을 제거한다. 즉, 제 1 내지 제 4 단계(A1)에 의해 웨이퍼 표면에 Hf-O의 단일층(monolayer)이 형성된다.
그 다음, 제 5 단계에서는 챔버내부로 NH3플라즈마를 0.1 내지 10초 동안 공급하여 Hf-O 단일층을 질화처리하고, 제 6 단계에서는 제 2 단계에서와 동일한 방법으로 챔버를 퍼지하여 질화처리 후 남은 NH3개스를 제거한 후, 제 1 내지 6 단계로 이루어진 주기를 소정 두께가 될 때까지 소정 회수만큼 반복수행하여 소정 두께의 HfON 박막을 형성한다. 제 5 단계에서, NH3플라즈마 공급은 챔버 내에서 NH3개스를 흘리면서 RF 전력을 인가하여 플라즈마를 형성하여 공급하거나, 외부 챔버에서 DC, RF 또는 마이크로파를 인가하여 플라즈마를 형성한 후 챔버내부로 유도하는 리모트 플라즈마(remote plasma)를 적용하여 공급할 수 있다. 또한, 제 1 내지 제 6 단계를 진행하는 동안 웨이퍼의 온도는 200 내지 350℃로 유지하도록 한다. 이는 웨이퍼의 온도가 350℃ 이상이 되면 소스 분해에 의한 기상 반응에 의해 원자층증착 공정이 깨질 수 있기 때문이다.
상기 실시예에 의하면, 원자층증착 공정 및 NH3플라즈마에 의해 HfON 박막을 형성함으로써 박막의 결함농도가 낮아질 뿐만 아니라 스텝 커버리지 특성이 우수하므로 박막의 전기적 특성이 향상된다.
한편, 상기 실시예에서는 제 1 내지 제 4 단계(A1)에 의해 Hf-O 단일층을 형성하고, 제 5 및 제 6 단계(B)에서 Hf-O 단일층을 질화처리한 후, 제 1 내지 제 6 단계를 반복수행하여 HfON 박막을 형성하였지만, HfON 박막 대신, 도 2에 도시된 바와 같이, 제 1 내지 제 4 단계(A1)를 소정 두께가 될 때까지 반복수행하여 소정 두께의 HfO2박막을 형성한 후, 제 5 및 제 6 단계(B)를 수행하여 HfO2박막을 질화처리함으로써 질화처리된 HfO2박막을 형성할 수도 있다.
또한, 상기 실시예와 같은 원자층증착 공정으로 HfSiON 박막을 형성할 수도 있는데, 이러한 방법을 도 3을 참조하여 설명한다.
도 3은 본 발명의 또 다른 실시예에 따른 원자층증착을 이용한 HfSiON 박막 형성방법을 설명하기 위한 도면으로서, HfSiON 박막 형성시 챔버 내부로 공급되는 개스를 순차적으로 나타낸다.
도 3을 참조하면, 제 1 단계에서는 챔버 내부에 웨이퍼가 삽입된 상태에서 챔버 내부로 0.1 내지 10 초 동안 Hf 소스를 공급하여 웨이퍼 표면에 Hf 소스를 흡착시킨다. 바람직하게, Hf 소스로서는 일 실시예와 마찬가지로 HfCl4, Hf(OtBu)4, Hf(N(C2H5)2)4, Hf(N(CH3)2)4및 Hf(N(C2H5CH3)2)4중 선택되는 하나를 사용한다. 제 2 단계에서는 퍼지 개스를 공급하여 챔버를 0. 1 내지 10초 동안 퍼지(purge)하여 Hf 소스 분자 이외의 잉여 Hf 소스를 제거한다. 바람직하게, 퍼지는 일 실시예에서와 마찬가지로 퍼지개스로서 Ar 또는 N2등의 반응성이 없는 개스를 사용하여 수행하거나 진공펌프를 사용하여 잉여개스를 펌핑하는 것으로 수행한다. 제 3 단계에서는 Si(N(C2H5)2)4, Si(N(CH3)2)4또는 Si(N(C2H5CH3)2)4등의 Si 소스를 공급하여 웨이퍼 표면에 Si 소스를 흡착시키고, 제 4 단계에서는 제 2 단계에서와 동일한 방법으로 챔버를 퍼지하여 Si 소스 분자 이외의 잉여 Si 소스를 제거한다. 제 5 단계에서는 산화반응개스를 0.1 내지 10 초 동안 공급하여 Hf 및 Si 소스 분자를 산화시킨 후, 제 6 단계에서는 제 2 단계에서와 동일한 방법으로 챔버를 퍼지하여 산화반응에 의해 형성된 CO, CO2, H2O 등의 반응부산물을 제거한다. 바람직하게, 제 5 단계에서 산화반응개스로서는 일 실시예와 마찬가지로 H2O, O3또는 O2플라즈마를이용한다. 즉, 제 1 내지 제 6 단계(A2)에 의해 HfSi-O의 단일층이 형성된다.
그 다음, 제 7 단계에서는 챔버내부로 0.1 내지 10초 동안 NH3플라즈마를 공급하여 HfSi-O 단일층을 질화처리하고, 제 8 단계에서는 제 2 단계에서와 도일한 방법으로 챔버를 퍼지하여 질화처리 후 남은 NH3개스를 제거한 후, 제 1 내지 8 단계를 소정 두께가 될 때까지 반복수행하여 소정 두께의 HfSiON 박막을 형성한다. 제 7 단계에서 NH3플라즈마 공급은 일 실시예와 마찬가지로 챔버 내에서 NH3개스를 흘리면서 RF 전력을 인가하여 플라즈마를 형성하여 공급하거나, 외부 챔버에서 DC, RF 또는 마이크로파를 인가하여 플라즈마를 형성한 후 챔버내부로 유도하는 리모트 플라즈마(remote plasma)를 적용하여 공급하고, 제 1 내지 제 8 단계를 진행하는 동안 웨이퍼의 온도는 200 내지 350℃로 유지한다.
한편, 상기 실시예에서는 제 1 및 제 3 단계에서 Hf 소스와 Si 소스를 각각 공급하여 제 1 내지 제 6 단계(A2)에 의해 HfSi-O의 단일층을 형성하였지만, 제 1 단계에서 Hf 소스와 Si 소스를 단일소스로 공급함으로써 제 3 및 제 4 단계를 생략할 수도 있다. 바람직하게, Hf-Si 단일소스로서는 Hf(Et3SiO)4를 사용한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 원자층증착 및 NH3플라즈마를 이용하여 HfON 또는 HfSiON 등의 절연박막을 형성함으로써 박막의 결함농도를 낮출 수 있을 뿐만 아니라 우수한 스텝 커버리지 특성을 얻을 수 있으므로, 박막의 전기적 특성을 향상시킬 수 있다.

Claims (18)

  1. 원자층증착 공정을 이용한 반도체 소자의 절연박막 형성방법으로서,
    웨이퍼 상에 금속산화 단일층 또는 금속실리콘산화 단일층을 형성하는 단계;
    상기 단일층을 질화처리하는 단계; 및
    상기 단계들을 소정 두께가 될 때까지 반복수행하여 금속질산화 박막 또는 금속실리콘질산화 박막을 형성하는 단계를 포함하는 반도체 소자의 절연박막 형성방법.
  2. 제 1 항에 있어서,
    상기 금속산화 단일층 또는 금속실리콘산화 단일층을 형성하는 단계는
    챔버 내부에 웨이퍼가 삽입된 상태에서 상기 챔버 내부로 금속소스 또는 금속-실리콘 단일 소스를 공급하는 제 1 단계;
    상기 챔버를 퍼지하는 제 2 단계;
    상기 챔버 내부로 산화반응개스를 공급하는 제 3 단계; 및
    상기 챔버를 퍼지하는 제 4 단계로 이루어진 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  3. 제 1 항에 있어서,
    상기 금속실리콘산화 단일층을 형성하는 단계는
    챔버 내부에 웨이퍼가 삽입된 상태에서 상기 챔버 내부로 금속 소스를 공급하는 제 1 단계;
    상기 챔버를 퍼지하는 제 2 단계;
    상기 챔버 내부로 실리콘 소스를 공급하는 제 3 단계;
    상기 챔버를 퍼지하는 제 4 단계;
    상기 챔버 내부로 산화반응개스를 공급하는 제 5 단계; 및
    상기 챔버를 퍼지하는 제 6 단계로 이루어진 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 금속은 Hf인 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  5. 제 4 항에 있어서,
    상기 금속소스로서 HfCl4, Hf(OtBu)4, Hf(N(C2H5)2)4, Hf(N(CH3)2)4및 Hf(N(C2H5CH3)2)4중 선택되는 하나를 사용하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  6. 제 4 항에 있어서,
    상기 금속-실리콘 단일소스로서 Hf(Et3SiO)4를 사용하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  7. 제 3 항에 있어서,
    상기 실리콘 소스로서 Si(N(C2H5)2)4, Si(N(CH3)2)4또는 Si(N(C2H5CH3)2)4를 사용하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  8. 제 2 항 또는 제 3 항에 있어서,
    상기 퍼지는 퍼지개스로서 Ar 또는 N2등을 사용하여 수행하거나 진공펌프를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  9. 제 2 항 또는 제 3 항에 있어서,
    상기 산화반응 개스로서 H2O, O3또는 O2플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  10. 제 2 항 또는 제 3 항에 있어서,
    상기 질화처리 단계는 NH3플라즈마를 이용하여 상기 단일층을 질화처리한 후 상기 챔버를 퍼지하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  11. 제 10 항에 있어서,
    상기 웨이퍼의 온도는 200 내지 350℃로 유지하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  12. 원자층증착 공정을 이용한 반도체 소자의 절연박막 형성방법으로서,
    챔버 내부에 웨이퍼가 삽입된 상태에서 상기 챔버 내부로 금속 소스를 공급하는 제 1 단계;
    상기 챔버를 퍼지하는 제 2 단계;
    상기 챔버 내부로 산화반응 개스를 공급하는 제 3 단계;
    상기 챔버를 퍼지하는 제 4 단계;
    상기 제 1 내지 제 4 단계를 소정 두께가 될 때까지 반복수행하여 금속산화박막을 형성하는 제 5 단계;
    상기 금속산화박막을 질화처리하여 질화처리된 금속산화박막을 형성하는 제 6 단계; 및
    상기 챔버를 퍼지하는 제 7 단계를 포함하는 반도체 소자의 절연박막 형성방법.
  13. 제 12 항에 있어서,
    상기 금속은 Hf인 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  14. 제 13 항에 있어서,
    상기 금속소스로서 HfCl4, Hf(OtBu)4, Hf(N(C2H5)2)4, Hf(N(CH3)2)4및 Hf(N(C2H5CH3)2)4중 선택되는 하나를 사용하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  15. 제 12 항에 있어서,
    상기 퍼지는 퍼지개스로서 Ar 또는 N2등을 사용하여 수행하거나 진공펌프를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  16. 제 12 항에 있어서,
    상기 산화반응 개스로서 H2O, O3또는 O2플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  17. 제 12 항에 있어서,
    상기 질화처리는 NH3플라즈마를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
  18. 제 12 항에 있어서,
    상기 웨이퍼의 온도는 200 내지 350℃로 유지하는 것을 특징으로 하는 반도체 소자의 절연박막 형성방법.
KR1020020086383A 2002-12-30 2002-12-30 반도체 소자의 절연박막 형성방법 KR20040059878A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086383A KR20040059878A (ko) 2002-12-30 2002-12-30 반도체 소자의 절연박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086383A KR20040059878A (ko) 2002-12-30 2002-12-30 반도체 소자의 절연박막 형성방법

Publications (1)

Publication Number Publication Date
KR20040059878A true KR20040059878A (ko) 2004-07-06

Family

ID=37351842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086383A KR20040059878A (ko) 2002-12-30 2002-12-30 반도체 소자의 절연박막 형성방법

Country Status (1)

Country Link
KR (1) KR20040059878A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648375B1 (ko) * 2005-08-04 2006-11-24 주식회사 아이피에스 ＨｆＳｉＯＮ 박막증착방법
KR100685748B1 (ko) * 2006-02-09 2007-02-22 삼성전자주식회사 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
KR100687903B1 (ko) * 2004-12-30 2007-02-27 주식회사 하이닉스반도체 반도체 소자의 유전막 형성 방법
KR100722845B1 (ko) * 2005-11-30 2007-05-30 주식회사 아이피에스 개선된 소스 피딩 단계를 갖는 박막 증착 방법
US7648874B2 (en) 2005-01-25 2010-01-19 Samsung Electronics Co., Ltd. Method of forming a dielectric structure having a high dielectric constant and method of manufacturing a semiconductor device having the dielectric structure
US7679124B2 (en) 2004-07-28 2010-03-16 Samsung Electronics Co., Ltd. Analog capacitor and method of manufacturing the same
JP2017175106A (ja) * 2016-03-17 2017-09-28 東京エレクトロン株式会社 成膜方法及び成膜装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679124B2 (en) 2004-07-28 2010-03-16 Samsung Electronics Co., Ltd. Analog capacitor and method of manufacturing the same
KR100687903B1 (ko) * 2004-12-30 2007-02-27 주식회사 하이닉스반도체 반도체 소자의 유전막 형성 방법
US7648874B2 (en) 2005-01-25 2010-01-19 Samsung Electronics Co., Ltd. Method of forming a dielectric structure having a high dielectric constant and method of manufacturing a semiconductor device having the dielectric structure
KR100648375B1 (ko) * 2005-08-04 2006-11-24 주식회사 아이피에스 ＨｆＳｉＯＮ 박막증착방법
KR100722845B1 (ko) * 2005-11-30 2007-05-30 주식회사 아이피에스 개선된 소스 피딩 단계를 갖는 박막 증착 방법
KR100685748B1 (ko) * 2006-02-09 2007-02-22 삼성전자주식회사 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
JP2017175106A (ja) * 2016-03-17 2017-09-28 東京エレクトロン株式会社 成膜方法及び成膜装置

Similar Documents

Publication Publication Date Title
US8071452B2 (en) Atomic layer deposition of hafnium lanthanum oxides
US7442415B2 (en) Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films
US7651729B2 (en) Method of fabricating metal silicate layer using atomic layer deposition technique
Houssa High k gate dielectrics
TWI426547B (zh) 用於批次原子層沈積反應器之處理製程
US10804098B2 (en) Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
KR101442212B1 (ko) 금속 실리케이트 막들의 원자층 증착
US7972978B2 (en) Pretreatment processes within a batch ALD reactor
CN100468648C (zh) 高k金属氧化物的原子层沉积
US20060257563A1 (en) Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique
KR20080011236A (ko) 유전체 물질의 플라즈마 처리
US8372481B2 (en) Methods of forming material on a substrate, and a method of forming a field effect transistor gate oxide on a substrate
JP2004260168A (ja) ナノラミネート膜の原子層堆積
KR20010046344A (ko) 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법
US7094712B2 (en) High performance MIS capacitor with HfO2 dielectric
US6984565B2 (en) Method of manufacturing a semiconductor device
JP2006505954A (ja) 高ｋ誘電体の窒化物形成
KR20040059878A (ko) 반도체 소자의 절연박막 형성방법
US20070042130A1 (en) Method of treating films using UV-generated active species
JP2003209110A (ja) 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法
CN113423864B (zh) 氮化硅的选择性沉积
US9330901B2 (en) Nitrogen-containing oxide film and method of forming the same
US20080305646A1 (en) Atomic layer deposition
KR20080064259A (ko) 개선된 금속 전구체 공급 및 퍼지 단계를 갖는 박막 증착방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination