KR100546320B1

KR100546320B1 - 클럭 트리 합성 장치 및 방법

Info

Publication number: KR100546320B1
Application number: KR1020030012325A
Authority: KR
Inventors: 장미숙; 이회진
Original assignee: 삼성전자주식회사
Priority date: 2003-02-27
Filing date: 2003-02-27
Publication date: 2006-01-26
Also published as: KR20040076977A; US20040169531A1; JP2004259285A; US7231620B2

Abstract

본 발명은 클럭 트리 합성 장치 및 그 방법에 관한 것으로, 본 발명은 기준 클럭으로부터 서로 다른 복수의 클럭을 출력하는 클럭 트리에 대해 상기 클럭 트리를 합성하는 장치에 있어서, 기준 클럭으로부터 서로 다른 클럭을 출력하는 복수의 클럭 발생 수단을 구비하고, 각 클럭 발생 수단은 클럭 트리 합성시 기준 클럭의 종단으로 인식하지않을 부가 수단을 구비함을 특징으로한다.

Description

클럭 트리 합성 장치 및 방법{Clock tree synthesis apparatus and method}

도 1은 종래의 클럭 트리의 예를 도시한 것이다.

도 2는 본 발명에 따른 CTS를 위한 클럭 트리 회로를 도시한 것이다.

도 3은 CTS용 플립플롭의 구조를 도시한 것이다.

본 발명은 반도체 회로에서 소자간 클럭 스큐를 맞추기위한 클럭 트리 합성 장치 및 방법에 관한 것이다.

반도체 제조 공정 기술은 LSI 회로의 스케일, 성능 및 파워 소비량을 개선하여왔다. LSI회로의 설계에 있어서 대부분은 클럭 파트와 로직 파트를 분리하여 설계하는 동기화 회로 전략을 채택한다. 설계시에는 칩들간 클럭이 동시에 배포될 것을 가정하지만, 실제로는 전송라인에 의해 신호의 전파지연이 발생하게되어 클럭 스큐가 달라지게 된다. 즉, 하나의 기준 클럭에 복수 개의 전송라인들이 연결되는 경우 전송라인들간의 저항이 다르거나 하는 등의 이유로 각 전송라인에 연결된 소자를 구동하는 클럭 스큐가 달라지게 된다. 따라서 각 전송라인간의 클럭 스큐를 맞추어야할 필요가 있다.

도 1은 종래의 클럭 트리 회로의 예를 도시한 것이다. 도시된 바에 따른 클럭 트리 회로는 다중 경로를 진행하여 기준 클럭 XCLK로부터 서로 다른 형태의 클럭들을 선택적으로 출력하는 멀티플렉서(14)를 포함한다. 서로 다른 형태의 클럭을 만들기위해, 기준 클럭 발생기(미도시)로부터 발생된 XCLK는 서로 다른 경로를 진행하게된다. 제1경로(10)는 경로상에 인버터(10-1)를 구비하고, 제2경로는 그대로 진행하며, 제3경로(12)는 XCLK을 2분주하는 플립플롭(12-1)을 구비하고, 제4경로(13)는 XCLK을 4분주하는 두 개의 플립플롭(13-1, 13-2)을 직렬로 구비한다.

각 경로(10,11,12,13)를 진행하여 멀티플렉서(14)에 도달하는 클럭들중 각 플립플롭(12-1, 13-1, 13-2)을 통과한 클럭들은 다른 경로를 통과한 클럭들과 스큐가 맞지 않는다. 클럭들간의 스큐 조정을 위한 클럭 트리 합성(Clock Tree Synthesis, CTS)에서는 기준 클럭으로부터 클럭 트리 합성을 수행하여 클럭 발생 수단(플립플롭)의 클럭 핀에 도달하는 경우 CTS를 종료하게된다. 즉, 상기 클럭 발생수단의 클럭 핀이 CTS의 종단이 된다. 따라서 기준 클럭 XCLK을 CTS 시작점으로 하고 멀티 플렉서(14)의 입력들을 CTS의 종단으로 하여 CTS를 수행할 경우, 클럭이 통과할 때 클럭의 종단으로 인식되지않는 인버터나 앤드 게이트와 같은 컴비네이셔널 로직이 위치하는 경로의 클럭과 상기 플립플롭이 위치하는 경로의 클럭의 스큐를 맞출 수가 없다.

상기 도시된 바와 같은 클럭 트리의 경우 각 경로에 사용된 플립플롭들(12-1, 13-1, 13-2)때문에 XCLK을 CTS 포인트로하여 균형잡힌(balanced) 클럭트리를 만 들 수 없다.

본 발명이 이루고자하는 기술적 과제는 플립플롭의 클럭 핀을 종단으로 인식하지않는 CTS 장치 및 그 방법을 제공하는데 있다.

상기 기술적 과제를 이루기위한, 본 발명은 기준 클럭으로부터 서로 다른 복수의 클럭을 출력하는 클럭 트리에 대해 상기 클럭 트리를 합성하는 장치에 있어서, 상기 기준 클럭으로부터 서로 다른 클럭을 출력하는 복수의 클럭 발생 수단을 구비하고, 상기 각 클럭 발생 수단은 상기 클럭 트리 합성시 상기 기준 클럭의 종단으로 인식하지않을 부가 수단을 포함함을 특징으로한다.

상기 기술적 과제를 이루기위한, 본 발명은 기준 클럭으로부터 서로 다른 복수의 클럭을 출력하는 클럭 트리에 대해 상기 클럭 트리를 합성하는 방법에 있어서, 기준 클럭을 발생시키는 단계; 상기 기준 클럭을 입력으로하는 복수의 클럭 발생 수단을 이용하여 상기 기준 클럭과는 다른 클럭들을 출력하는 단계; 소정 부가 수단을 이용하여 상기 클럭 트리 합성시 상기 복수의 클럭 발생 수단이 상기 기준 클럭의 종단으로 인식되지않도록 하는 단계; 및 상기 클럭 트리를 합성하는 단계를 포함함을 특징으로한다.

이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로한다.

도 2는 본 발명에 따른 CTS를 위한 클럭 트리 회로를 도시한 것이고, 도 3은 CTS용 플립플롭의 구조를 도시한 것이다.

도 2의 경우 도 1에 도시된 종래의 클럭 트리 회로에 대응하는, 본 발명에 따른 클럭 트리 회로의 예를 도시한 것이다. 도 2의 클럭 트리 회로는 기준 클럭 발생기(미도시)에 연결되고 다중 경로를 진행하여 기준 클럭 XCLK로부터 서로 다른 형태의 클럭을 선택적으로 출력하는 멀티플렉서(24)를 포함한다. 제1경로(20)는 XCLK의 위상을 반전하는 인버터(20-1)를 구비하고, 제2경로(21)는 XCLK을 그대로 출력하며, 제3경로(22)는 도 3에 도시된 바와 같은 CTS용 플립플롭(22-1)을 구비한다. 제4경로(23)에는 두 개의 CTS용 플립플롭(23-1, 23-2)이 직렬로 연결되어 위치한다.

도 3에 따르면, CTS용 플립플롭은 종래의 플립플롭(30)외에 상기 기준 클럭이 종단으로 인식하지않은 컴비네이셔널 로직 수단을 구비하는데, 본 실시예에서는 3상 버퍼(31)를 구비한다. 상기 3상 버퍼(31)의 입력단자(31-1)에는 플립플롭(30)에 입력되는 클럭 XCLK이 동일하게 연결되고, 제어단자(31-2)에는 CTS 인에이블 신호(CTS_EN)가 입력되며, 출력단자(31-3)는 플립플롭의 Q단자와 연결되어 있다. 상기 3상 버퍼(31)의 지연(31-1에서 31-4까지)은 플립플롭(31)의 지연(XCLK에서 Q까지)과 동일하다. 상기 CTS_EN신호가 "0" 신호이면 상기 3상 버퍼(31)는 디스에이블 상태가 되고, 플립플롭(30)만이 동작하게되지만, CTS_EN 신호가 "1"이면 3상 버퍼(31)는 인에이블 상태가 된다.

CTS_EN신호가 "1"일 때, 도 2에 도시된 클럭 트리 회로의 CTS 포인트(25)에서 보면 제3경로(22)는 하나의 3상 버퍼, 제4경로(23)는 두 개의 3상 버퍼를 구비하고 있는 형태가 된다. 그에 따라 CTS는 각 플립플롭(22-1, 23-1, 23-2)의 클럭 핀에서 종단되지않는다. 따라서 경로별로 클럭 딜레이에 해당하는 지연시간을 갖는 버퍼 등을 사용함으로써 각 경로간 스큐를 맞출 수 있다.

본 발명에 따르면, CTS 경로에 사용되는 플립플롭에 컴비네셔널 로직을 더 구비함으로써 자동 CTS가 가능하므로 빠른 클럭 트리 밸런스가 구현될 수 있다.

Claims

기준 클럭으로부터 서로 다른 복수의 클럭을 출력하는 클럭 트리에 대해 상기 클럭 트리를 합성하는 장치에 있어서,

상기 기준 클럭으로부터 서로 다른 클럭을 경로별로 출력하는 복수의 클럭 발생 수단을 구비하고,

상기 각 클럭 발생 수단은 상기 클럭 트리 합성시 각 경로별로 클럭 딜레이에 해당하는 지연시간을 갖는 버퍼를 구비하는 것을 특징으로하는 클럭 트리 합성 장치.
삭제
제1항에 있어서, 상기 버퍼는

상기 기준 클럭에 연결되는 입력단자, 외부에서 인가되는 소정 제어신호에 연결되는 제어단자 및 상기 클럭 발생 수단의 출력 단자에 연결되는 3상 버퍼임을 특징으로하는 클럭 트리 합성 장치.
기준 클럭으로부터 서로 다른 복수의 클럭을 출력하는 클럭 트리에 대해 상기 클럭 트리를 합성하는 방법에 있어서,

기준 클럭을 발생시키는 단계;

상기 기준 클럭을 입력으로 하여 상기 기준 클럭과는 다른 클럭들을 출력하는 단계;

상기 클럭 트리 합성시 경로별로 클럭 딜레이에 해당하는 지연시간을 갖는 버퍼를 인에이블시키는 단계를 포함함을 특징으로하는 클럭 트리 합성 방법.
삭제
제4항에 있어서,

상기 버퍼를 인에이블시키는 단계는

상기 기준 클럭에 연결되는 입력단자, 외부에서 인가되는 소정 제어신호에 연결되는 제어단자 및 상기 클럭 발생 수단의 출력 단자에 연결되는 3상 버퍼를 이용하는 것을 특징으로하는 클럭 트리 합성 방법.