KR100546134B1 - 입출력을 멀티플렉스 하는 메모리 장치 - Google Patents

Abstract

본 발명은 출력 데이터와 어드레스를 비교하여 출력 데이터를 어드레스로 인식하여 발생하는 동작 오류를 방지하고, 어드레스 토글(toggle)에 의해 해당 어드레스의 데이터를 활성화하여 동작 속도를 향상시킬 수 있는 입출력을 멀티플렉스 하는 메모리 장치에 관한 것으로, 리드 동작에 의해 출력 데이터 버스에 실린 데이터를 버퍼링하여 외부 데이터 버스로 출력하는 출력 데이터 버퍼와, 외부 데이터 버스에 실린 입력된 어드레스를 버퍼링하여 어드레스 버스로 출력하는 어드레스 버퍼와, 출력 데이터 버스를 통해 출력 데이터 버퍼에 입력되는 출력 데이터와 어드레스 버퍼로부터 출력되어 어드레스 버스로 출력되는 입력 어드레스를 비교한 결과를 비교 데이터 버스로 출력하는 비교수단과, 어드레스 버스에 실린 어드레스들의 천이 시점을 검출하는 어드레스 천이 검출수단과, 비교수단으로부터 출력된 신호, 유효 어드레스 검출 신호 및 어드레스 천이 검출수단으로부터 출력된 신호에 의해 제어되어 로우 경로(row path)를 활성화하는 로우 활성화 신호를 발생하는 로우 활성화 제어수단을 포함하는 것을 특징으로 한다.

Description

입출력을 멀티플렉스 하는 메모리 장치{Memory device for multiflexing input and output}

도 1은 본 발명에 따른 입출력을 멀티플렉스 하는 메모리 장치의 주요 부분을 나타낸 블록도.

본 발명은 입출력을 멀티플렉스 하는 메모리 장치에 관한 것으로, 보다 상세하게는 출력 데이터와 어드레스를 비교하여 출력 데이터를 입력 어드레스로 인식하여 발생하는 동작 오류를 방지하고, 어드레스 토글(toggle)에 의해 해당 어드레스의 데이터를 활성화하여 동작 속도를 향상시킬 수 있는 입출력을 멀티플렉스 하는 메모리 장치에 관한 것이다.

일반적으로 메모리 장치의 집적도가 커짐에 따라 칩 면적을 줄이기 위한 노력들이 진행되고 있다.

그중 한가지 방법으로는 메모리 장치에서 입출력 패드가 차지하는 면적이 매우 크기 때문에 입출력 패드의 수를 줄이기 위해 입력 신호(입력 데이터 및 어드레스)와 출력 데이터를 멀티플렉싱(multiplexing) 한다.

메모리 장치가 입출력을 멀티플렉싱 할 경우 유효 어드레스 검출 신호(Address Valid Bar Signal)가 추가로 사용되는데 모든 타이밍 기준은 유효 어드레스 검출신호가 된다.

따라서, 유효 어드레스 검출 신호보다 먼저 어드레스가 토글링할 경우 기존의 방식은 유효 어드레스 검출 신호가 활성화되기 전에는 입력을 받아들일 수 없기 때문에 입력 어드레스는 유효하지 않은 입력 어드레스로 인식된다.

또한, 유효 어드레스 검출 신호보다 먼저 어드레스가 토글링 할 때 입력 어드레스를 유효 어드레스로 처리하는 경우 출력 데이터를 입력 어드레스로 인식하여 불필요한 메모리 장치 동작으로 인한 전력 소모 및 메모리 장치의 동작 오류를 발생하는 문제점이 있다.

다시 말해서, 메모리 장치가 비동기 동작을 수행할 경우 어드레스가 천이하는 시점부터 모든 타이밍 기준(timing specification)으로 설정하기 때문에 출력 데이터와 어드레스가 명확하지 않을 경우 어드레스와 출력 데이터가 외부 데이터 버스를 공유하기 때문에 출력 데이터가 그대로 어드레스 버퍼로 유입되어 출력 데이터가 토글 하면서 어드레스 버퍼의 동작으로 메모리 장치가 불필요한 동작을 수행하고, 이로 인해서 메모리 장치가 불필요한 전력을 소모하는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 목적은 출력 데이터를 어드레스와 비교하여 출력 데이터를 어드레스로 인식하여 발생하는 불필요한 동작을 방지하는 것이다.

본 발명의 다른 목적은 출력 데이터와 어드레스가 다를 경우 어드레스 토글에 의해 해당 어드레스의 데이터를 활성화하여 고속 동작을 수행하는 것이다.

상기 목적을 달성하기 위한 본 발명의 입출력을 멀티플렉스 하는 메모리 장치는 리드 동작에 의해 출력 데이터 버스에 실린 데이터를 버퍼링하여 외부 데이터 버스로 출력하는 출력 데이터 버퍼; 상기 외부 데이터 버스에 실린 입력된 어드레스를 버퍼링하여 어드레스 버스로 출력하는 어드레스 버퍼; 상기 출력 데이터 버스를 통해 상기 출력 데이터 버퍼에 입력되는 출력 데이터와 상기 어드레스 버퍼로부터 출력되어 상기 어드레스 버스로 출력되는 입력 어드레스를 비교한 결과를 비교 데이터 버스로 출력하는 비교수단; 상기 어드레스 버스에 실린 어드레스들의 천이 시점을 검출하는 어드레스 천이 검출수단; 및 상기 비교수단으로부터 출력된 신호, 유효 어드레스 검출 신호 및 상기 어드레스 천이 검출수단으로부터 출력된 신호에 의해 제어되어 로우 경로(row path)를 활성화하는 로우 활성화 신호를 발생하는 로우 활성화 제어수단을 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 1은 본 발명에 따른 입출력을 멀티플렉스 하는 메모리 장치의 주요 부분을 나타낸 블록도이다.

메모리 장치는 입력 데이터 버스 DINB, 어드레스 버스 ADDB, 출력 데이터 버스 DOUTB, 외부 데이터 버스 DTB, 비교 데이터 버스 COMB, 다수의 버퍼 블록(2) 및 제어 블록(4)을 포함한다.

먼저, 버퍼 블록(2)은 출력 데이터 버퍼(6), 어드레스 버퍼(8) 및 비교부(10)를 포함한다.

출력 데이터 버퍼(6)는 리드 동작에 의해 출력 데이터 버스 DOUTB에 실린 데이터를 버퍼링하여 외부 데이터 버스 DTB로 출력한다.

어드레스 버퍼(8)는 외부 데이터 버스 DTB에 실린 어드레스를 버퍼링하여 어드레스 버스 ADDB로 출력한다.

비교부(10)는 출력 데이터 버스 DOUTB를 통해 출력 데이터 버퍼(6)에 입력되는 출력 데이터와 어드레스 버퍼(8)로부터 출력되어 어드레스 버스 ADDB로 출력되는 입력 어드레스를 비교하여 동일 여부 데이터를 비교 데이터 버스 COMB로 출력한다.

한편, 제어블록(4)은 판단부(12), 어드레스 천이 검출부(14) 및 로우 활성화 제어부(16)를 포함한다.

판단부(12)는 비교 데이터 버스 COMB에 실린 데이터들이 모두 동일한지 여부를 판단한다.

어드레스 천이 검출부(14)는 어드레스 버스 ADDB에 실린 어드레스들의 천이 시점을 검출한다.

로우 활성화 제어부(16)는 판단부(12)로부터 출력된 신호 ADJ 및 유효 데이 터 검출 신호 ADVB를 부정 논리 곱하는 낸드 게이트(18) 및 로우 활성화 신호 발생부(20)를 포함한다. 여기서, 로우 활성화 신호 발생부(20)는 낸드게이트(18)로부터 출력된 신호 및 어드레스 천이 검출부(14)로부터 출력된 신호 ATDSUM에 의해 제어되어 로우 경로(row path)를 활성화하는 로우 활성화 신호 RA를 발생한다.

따라서 로우 활성화 신호 발생부(20)는 출력 데이터 버퍼(6)에 입력되는 출력 데이터와 어드레스 버퍼(8)로부터 출력되는 입력 어드레스가 다른 경우 유효 어드레스 검출 신호 ADVB 또는 어드레스 중에서 먼저 활성화되는 신호를 전체 기준 신호로 설정하여 메모리 장치의 동작 속도를 향상시킬 수 있다.

한편, 로우 활성화 신호 발생부(20)는 출력 데이터 버퍼(6)에 입력되는 출력 데이터와 어드레스 버퍼(8)로부터 출력되는 입력 어드레스가 동일한 경우 유효 어드레스 검출 신호 ADVB에 상관없이 낸드게이트(18)로부터 출력된 신호에 의해 로우 활성화 제어부(16)로부터 출력되는 로우 활성화 신호 (Row Active Signal; RA)를 블로킹(blocking)한다.

상기한 바와 같이 본 발명은 출력 데이터를 다시 피드백 받아 입력되는 어드레스와 비교하여 출력 데이터인지 입력된 어드레스인지를 판별하여 메모리 장치의 불필요한 동작을 미리 방지할 수 있다.

또한 출력 데이터와 입력되는 어드레스가 다를 경우 유효 어드레스 검출 신호 ADVB가 늦게 입력될 때 어드레스 토글에 의해 해당 어드레스의 데이터를 활성화하여 메모리 장치의 동작 속도를 향상시킬 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 입출력을 멀티플렉스 하는 메모리 장치는 출력 데이터를 어드레스와 비교하여 출력 데이터를 어드레스로 인식하여 발생하는 불필요한 동작을 방지할 수 있는 효과가 있다.

또한 본 발명은 출력 데이터와 어드레스가 다를 경우 어드레스 토글에 의해 해당 어드레스의 데이터를 활성화하여 고속 동작을 수행할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

1. 리드 동작에 의해 출력 데이터 버스에 실린 데이터를 버퍼링하여 외부 데이터 버스로 출력하는 출력 데이터 버퍼;

   상기 외부 데이터 버스에 실린 입력된 어드레스를 버퍼링하여 어드레스 버스로 출력하는 어드레스 버퍼;

   상기 출력 데이터 버스를 통해 상기 출력 데이터 버퍼에 입력되는 출력 데이터와 상기 어드레스 버퍼로부터 출력되어 상기 어드레스 버스로 출력되는 입력 어드레스를 비교한 결과를 비교 데이터 버스로 출력하는 비교수단;

   상기 어드레스 버스에 실린 어드레스들의 천이 시점을 검출하는 어드레스 천이 검출수단; 및

   상기 비교수단으로부터 출력된 신호, 유효 어드레스 검출 신호 및 상기 어드레스 천이 검출수단으로부터 출력된 신호에 의해 제어되어 로우 경로(row path)를 활성화하는 로우 활성화 신호를 발생하는 로우 활성화 제어수단을 포함하는 것을 특징으로 하는 입출력을 멀티플렉스 하는 메모리 장치.
2. 제 1 항에 있어서,

   상기 비교 데이터 버스에 실린 데이터들이 모두 동일한지 여부를 판단하는 판단수단을 더 포함하는 것을 특징으로 하는 입출력을 멀티플렉스 하는 메모리 장치.
3. 제 2 항에 있어서,

   상기 판단수단으로부터 출력된 신호 및 상기 유효 어드레스 검출 신호를 논리 조합하는 논리 수단을 더 포함하는 것을 특징으로 하는 입출력을 멀티플렉스 하는 메모리 장치.
4. 제 3 항에 있어서,

   상기 논리 수단은 낸드게이트인 것을 특징으로 하는 입출력을 멀티플렉스 하는 메모리 장치.
5. 제 3 항에 있어서,

   상기 로우 활성화 제어수단은 상기 판단수단으로부터 출력된 신호에 따라 상기 로우 활성화 신호를 블로킹하는 것을 특징으로 하는 입출력을 멀티플렉스 하는 메모리 장치.
6. 제 3 항에 있어서,

   상기 로우 활성화 제어수단은 상기 유효 어드레스 검출 신호 또는 상기 어드레스 천이 검출 수단으로부터 출력된 신호 중에서 먼저 활성화되는 신호에 따라 로우 활성화 신호를 발생하는 것을 특징으로 하는 입출력을 멀티플렉스 하는 메모리 장치.

Images