KR100532404B1 - 듀얼다마신 배선 형성방법 - Google Patents
듀얼다마신 배선 형성방법 Download PDFInfo
- Publication number
- KR100532404B1 KR100532404B1 KR10-1999-0028908A KR19990028908A KR100532404B1 KR 100532404 B1 KR100532404 B1 KR 100532404B1 KR 19990028908 A KR19990028908 A KR 19990028908A KR 100532404 B1 KR100532404 B1 KR 100532404B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- dual damascene
- inorganic sog
- via contact
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000009977 dual effect Effects 0.000 title claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000001039 wet etching Methods 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 abstract description 15
- 239000011521 glass Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 30
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 비아 콘택홀과 배선영역을 별개의 층간절연막 내에 각각 형성하는 듀얼다마신 배선 형성방법에 대한 것이다. 본 발명에 의한 듀얼다마신 배선 형성방법은 제 1 절연막 패턴에 의하여 정의되는 비아 콘택홀내에 무기 SOG 막을 채우는 단계를 포함한다. 무기 SOG(Spin On Glass)막은 듀얼다마신 배선이 완성되기 전에 제거되어야 하는데, 본 발명에 의한 듀얼다마신 배선 형성방법은 상기 무기 SOG 막을 배선영역을 형성하고 난 이후, 또는 이전에 습식식각공정을 진행하여 제거한다. 무기 SOG 막은 듀얼다마신 배선패턴을 정의하는 절연막 패턴에 비하여 식각선택비가 크기 때문에 듀얼다마신 배선패턴의 프로파일은 무기 SOG 막 제거공정에서 손상되지 않는다. 따라서, 미세선폭을 갖는 듀얼다마신 배선을 형성할 수 있다.
Description
본 발명은 반도체 집적회로 소자의 제조에 있어서 듀얼다마신 배선 형성방법에 대한 것이다.
최근 들어서 반도체 집적회로 소자의 금속배선을 형성함에 있어서 듀얼다마신 공정이 널리 이용되고 있다. 상기 듀얼다마신 공정은 일반적으로 비아 콘택홀 및 배선영역을 정의하는 듀얼다마신 배선패턴을 형성하는 단계와 물리적 증착공정을 실시하여 상기 듀얼다마신 배선패턴을 도전물질로 채워 듀얼다마신 배선을 완성하는 단계를 포함한다.
그러나, 종래기술에 의하여 듀얼다마신 배선을 정의하는 패턴을 형성하는 경우에는 여러 가지 문제점이 발생될 수 있는 데, 이하에서는 첨부한 도면을 참조하여 종래기술의 문제점을 상세하게 설명한다.
도 1 및 도 2를 참고하면, 도 1에 도시된 것과 같은 듀얼다마신 배선을 형성하기 위하여 먼저, 반도체 기판(10)의 상부에 비아 콘택홀(12)을 정의하는 층간절연막 패턴(14)을 형성한다. 그 다음, 층간절연막 패턴(14)의 상부에 금속배선영역(18:도 3 참조)을 정의하는 감광막 패턴(16)을 형성한다.
도 3은 금속배선영역(18)을 형성하기 위하여 식각공정을 실시한 후의 식각프로파일을 도시한 단면도이다.
도 3을 참조하면, 금속배선영역(18)을 형성하기 위해서 감광막 패턴(16)을 식각마스크로 하여 식각공정을 실시한다. 그런데, 식각공정을 실시하는 과정에서 비아 콘택홀(12)의 저부 및 측벽도 식각되어 점선으로 도시된 비아 콘택홀 프로파일이 손상된다. 점선으로 도시된 것과 같은 직각의 프로파일을 구비하는 비아 콘택홀(12)을 형성하기 위하여 이방성 식각특성이 우수한 건식 식각방법을 사용하여 금속배선영역(18)을 형성한다고 하더라도 비아 콘택홀(12)의 측벽 프로파일을 완전하게 수직으로 유지한다는 것 또한 어려울뿐만 아니라, 금속배선영역(18)을 형성하는 공정이 진행되는 동안 비아 콘택홀(12)에 의하여 노출된 반도체 기판상의 표면(예를 들어 소오스 또는 드레인 등의 활성영역)또는 다층배선구조를 구비하는 반도체 소자의 경우에는 노출된 하부배선층의 상부가 소정의 깊이(d1)로 식각되는 문제점을 발생시킨다. 따라서, 도 2 및 도 3을 참조하여 설명한 것처럼 하나의 층간절연막(14)내에 비아 콘택홀(12)을 먼저 패터닝하고, 이후에 금속배선영역(18)을 형성하는 경우에는 비아 콘택홀(12) 측벽의 프로파일이 바람직한 형태(점선)로 유지되지 못하는 것을 알 수 있다.
도 1 및 도 4를 참조하면, 도 1에 도시된 것과 같은 듀얼다마신 배선을 형성하기 위하여 먼저, 금속배선영역(18)을 형성하기 위한 층간절연막(14)을 형성하고 층간절연막(14)상부에 금속배선영역(18)을 정의하는 감광막 패턴(16)을 형성한다. 그 다음, 감광막 패턴(16)을 식각마스크로 하여 층간절연막(14)을 식각하여 금속배선영역(18)을 형성한다.
도 5를 참조하면, 감광막 패턴(16:도 3 참조)을 제거한 다음, 금속배선영역(18)이 형성된 층간절연막(14)의 상부에 비아 콘택홀을 정의하는 감광막 패턴을 형성하기 위하여 감광막(20)을 도포한다. 그 다음으로는, 사진공정을 실시하여 비아 콘택홀을 정의할 수 있는 감광막 패턴(점선)을 형성해야 한다. 그런데, 바람직한 형태의 감광막 패턴(점선)을 형성하기 위해서는 도포된 감광막(20)의 상부 표면이 평탄해야 한다. 그러나, 도 5를 통해서도 알 수 있는 바와 같이 하나의 층간절연막(14)내에서 금속배선영역(18)을 비아 콘택홀 보다 먼저 형성하는 경우에는 감광막 패턴을 형성하기 위하여 코팅되는 감광막(20)의 평탄도가 떨어지게 되며, 이에 따라 점선과 같은 바람직한 감광막 패턴을 형성하는 것이 어려워지는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 종래 기술에 의한 듀얼다마신 배선 형성방법이 안고 있는 문제점을 해결할 수 있는 듀얼다마신 배선 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 듀얼다마신 배선 형성방법은 먼저 반도체 기판의 상부에 비아 콘택홀을 정의하는 제 1 절연막 패턴을 형성한 후, 상기 제 1 절연막 패턴의 상부표면이 노출되도록 무기 SOG(Spin On Glass)막을 상기 비아 콘택홀에 채운다. 그 다음 상기 제 1 절연막 패턴의 상부에 배선영역을 정의하는 제 2 절연막 패턴을 형성한 후, 상기 무기 SOG 막을 제거한다. 마지막으로 상기 무기 SOG 막을 제거하여 노출된 상기 비아 콘택홀 및 배선영역을 도전물질로 채워 듀얼다마신 배선을 완성한다.
또한 본 발명에 의한 듀얼다마신 배선 형성방법은 다음과 같이 진행할 수도 있다. 먼저 반도체 기판의 상부에 비아 콘택홀을 정의하는 제 1 절연막 패턴을 형성한 후, 상기 제 1 절연막 패턴의 상부표면이 노출되도록 무기 SOG 막을 상기 비아 콘택홀에 채운다. 이어서, 상기 제 1 절연막 패턴 및 상기 무기 SOG 막의 상부에 제 2 절연막을 형성한 다음, 상기 제 2 절연막 하부가 소정의 두께로 잔류하고 상기 무기 SOG 막은 제거되도록 상기 제 2 절연막을 식각한다. 마지막으로 잔류된 상기 제 1 절연막의 상부에 배선영역을 정의하는 제 3 절연막 패턴을 형성하면서 상기 비아 콘택홀의 상부에 존재하는 제 2 절연막을 제거한다. 마지막으로 상기 비아 콘택홀 및 배선영역에 도전물질을 채워 듀얼다마신 배선을 완성한다.
상기 비아 콘택홀을 채우는 무기 SOG 막은 SixOyHz 의 화학식을 가지는데, 상기 무기 SOG 으로써 HSQ(Hydrogen Silsesquioxna)를 선택하여 상기 비아 콘택홀을 채우는 것이 보다 바람직하다.
상기 무기 SOG막을 제거하는 공정은 습식식각방법을 이용하여 진행하되, BOE(Buffered Oxide Etchant) 또는 희석된 불산(HF)용액을 에천트로 하여 상기 습식식각공정을 진행하는 것이 바람직하다.
이하에서는 첨부한 도면을 참고하여 본 발명에 의한 듀얼다마신 배선 형성방법을 상세하게 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예에 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면상에서 층이나 영역들의 두께는 설명의 명확성을 위하여 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 상부에 있다라고 기재한 경우 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고 그 사이에 제 3의 층이 개재되어질 수 있다.
도 6 내지 도 13은 본 발명에 의한 듀얼다마신 배선 형성방법에 대한 바람직한 실시예를 도시한 공정 단면도들이다.
도 6을 참조하면, 먼저 반도체 기판(30)의 상부에 층간절연막을 형성한다. 그 다음, 층간절연막을 사진 식각 기술을 이용하여 패터닝함으로써 비아 콘택홀(32)을 정의하는 제 1 절연막 패턴(34)을 형성한다. 층간절연막은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드로 형성하는 것이 바람직하다. 비아 콘택홀(32)의 형성단계는 그 측벽이 수직프로파일을 갖도록 하기 위하여 건식식각 방법으로 진행하는 것이 바람직하다. 또한 비아 콘택홀(32)의 저부는 반도체 기판(30)의 상부표면을 노출시키며, 반도체 기판(30)은 반도체 기판(30)상에 형성되는 트랜지스터의 소오스/드레인 영역, 게이트 전극 또는 다층배선구조를 갖는 반도체 소자의 경우에는 하부배선층일 수도 있다.
도 7을 참조하면, 제 1 절연막 패턴(34)으로 정의되는 비아 콘택홀(32)의 내부를 무기 SOG 막(35)으로 채운다. 경우에 따라서는 스텝커버리지 특성이 양호한 BPSG(BoroPhosphoSilicate Glass), BSG(BoroSilicate Glass), USG(UndoppedSilicate Glass), PSG(PhosphoSilicate Glass) 또는 TEOS(TetraEthoxylosilane)-산화물로 비아 콘택홀(32)의 내부를 채울 수는 있으나 무기 SOG 막(35)으로 비아 콘택홀(32)의 내부를 채우는 것이 보다 바람직한데, 무기 SOG 막(35)이 BPSG, PSG, BSG, USG, TEOS-산화물 보다 바람직한 이유는 다음과 같다.
본 발명에 의한 듀얼다마신 배선을 완성하기 위해서는 비아 콘택홀(32)에 채워진 절연물질(예컨대 무기 SOG 막)을 제거하는 공정, 예컨대 식각공정이 반드시 진행되어야 한다. 그런데, 최근 들어서 반도체 소자의 집적도가 증가함에 따라, 듀얼다마신 배선패턴의 디자인룰도 감소하고 있다. 따라서, 듀얼다마신 배선패턴을 정의하는 절연막 패턴 프로파일이 초미세화되어, 듀얼다마신 배선패턴에 도전물질을 채우는 단계보다 이전에 진행되는 공정에서 듀얼다마신 배선패턴을 정의하는 절연막 패턴을 손상시키지 않는 것이 대단히 중요한 과제로 대두되고 있다. 듀얼다마신 배선패턴을 바람직한 프로파일로 유지하면서 절연물질(예컨대 무기 SOG 막)을 효과적으로 제거하기 위해서는 상기 절연물질의 식각율이 듀얼다마신 배선패턴을 정의하는 절연막 패턴보다 매우 커야 한다(즉,식각선택비가 커야 한다). 따라서, 건식 또는 습식식각 방법 중 습식식각방법을 이용하여 절연물질을 제거하는 공정을 진행하는 것이 바람직하다. 상기 습식식각방법, 예컨대 BOE 또는 희석된 불산용액을 에천트로 하는 습식식각공정을 진행하는 경우 무기 SOG 막(35)은 BPSG, BSG, PSG, USG, TEOS-옥사이드막에 비하여 습식식각율이 10 배 이상 높은 특성을 지니고 있어서, 비아 콘택홀(32)을 BPSG, PSG, BSG, USG 또는 TEOS-옥사이드로 채우기 보다는 무기 SOG 막(35)으로 채우는 것이 듀얼다마신 배선패턴을 정의하는 절연막 패턴의 프로파일을 손상시키지 아니하고 무기 SOG막(35)을 제거하는 것이 더 용이하다. 또한, 무기 SOG 막(35)은 비아 콘택홀(32)을 정의하는 제 1 절연막 패턴(34: 예를 들어 실리콘 옥사이드)에 대하여 높은 식각선택비를 가지고 있을 뿐만 아니라, 스텝커버리지 특성이 우수하고 막질에 결함이 적게 존재하는 등 여러 가지 장점을 가지고 있다.
무기 SOG 막(35)은 SixOyHz 의 화학식을 가지며, 무기 SOG 막(35)으로는 HSQ를 선택하여 비아 콘택홀(32)을 채우는 것이 바람직하다.
도 8을 참조하면, 무기 SOG 막(35: 도 7 참조)이 형성된 반도체 기판(30)의 전면을 평탄화한다. 평탄화는 제 1 절연막 패턴(34)의 상부 표면이 노출될 때까지 실시하며, 화학기계적연마방법(CMP) 또는 에치백을 실시하여 행하는 것이 바람직하다. 도 8에 도시된 바와 같이 평탄화공정이 끝난 후에는 상기 제 1 절연막 패턴(34)의 상부표면이 노출된다. 평탄화 공정을 진행하는 데 있어서 제 1 절연막 패턴(34)의 상부표면이 노출되는 것을 보장하기 위하여 무기 SOG 막(35)의 상부표면이 제 1 절연막 패턴(34)의 상부보다 약간 리세스(Ⅰ) 되도록 평탄화공정을 진행하는 것이 바람직하나, 무기 SOG 막(35) 및 제 1 절연막 패턴(34)의 상부에 형성되는 절연막(38:도 9 참조)의 광역평탄도를 향상시키기 위하여 제 1 절연막 패턴(34)의 상부표면과 무기 SOG 막(35)의 상부표면이 일치하도록 평탄화공정을 진행하는 것이 보다 바람직하다.
도 9를 참조하면, 평탄화공정을 실시하여 평탄화된 반도체 기판(30)의 전면에 배선영역을 형성하기 위한 제 2 절연막(38)을 형성한다. 그 다음 제 2 절연막(38)의 상부에 감광막을 도포하고 사진공정을 실시하여 상기 배선영역을 형성하기 위한 감광막 패턴(40)을 형성한다. 제 2 절연막(38)은 평탄화공정을 통하여 광역평탄화가 된 제 1 절연막 패턴(34) 및 무기 SOG 막(35) 위에 형성되기 때문에 그 상부표면이 균일한 평탄도를 가지며 제 2 절연막(38)위에 형성되는 감광막도 그 하부막인 제 2 절연막(38)의 상부표면의 평탄도가 양호하기 때문에, 상부표면이 균일한 평탄도를 가진다. 제 2 절연막(38)은 다층배선구조에서 발생하는 기생캐패시턴스를 고려하여 적절한 유전율을 가지는 절연물질을 선택하여 형성하되, 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드인 것이 바람직하다. 다층배선구조를 구비하는 반도체 집적회로 소자의 경우에는 제 2 절연막(38)의 두께는 다층배선구조에서 유발되는 배선층간의 기생 캐패시턴스를 고려하고 반도체 집적회로 소자의 3 차원적 토폴로지를 고려하여 결정되어야 하는데 바람직하게는 500Å에서 3000Å사이인 것이 바람직하다.
도 10을 참조하면, 감광막 패턴(40:도 9 참조)을 식각 마스크로 하여 제 2 절연막(38)을 식각하되 무기 SOG 막(35)의 상부표면이 노출될 때까지 식각하여 배선영역(42)을 정의하는 제 2 절연막 패턴(38')을 형성한다. 제 2 절연막 패턴(38')을 형성한 다음 감광막 패턴(40:도 9 참조)을 제거한다. 상기 식각공정은 측벽이 수직인 프로파일을 갖는 배선영역(42)을 형성하기 위하여 건식식각 방법으로 진행하는 것이 바람직하다.
도 11을 참조하면, 제 2 절연막 패턴(38')의 형성단계에 의하여 노출된 무기 SOG 막(35:도 10 참조)을 완전히 제거함으로써 비아 콘택홀(32)과 배선영역(42)으로 구성되는 듀얼다마신 배선패턴을 형성한다. 상기 무기 SOG 막(35)의 제거는 습식식각의 방법으로 진행하는 것이 바람직하며, 식각종료점은 비아 콘택홀(32)에 의하여 노출되었던 반도체 기판(30)의 상부표면인 것이 바람직하다. 무기 SOG 막(35)에 대하여 습식식각공정을 실시하기 위한 식각액으로는 제 1 절연막 패턴(34) 및 제 2 절연막 패턴(38')에 대하여 식각선택비가 높은 것을 선택하여 사용하는 것이 바람직한 바, BOE 또는 희석된 불산용액을 사용하는 것이 바람직하다.
도 12를 참조하면, 비아 콘택홀(32)과 배선영역(42)으로 구성되는 듀얼다마신 배선패턴에 도전물질을 매립하여 채운다. 그 다음 상기 도전물질이 채워진 반도체 기판(30)의 전면을 평탄화하여 제 2 절연막 패턴(38')의 상부를 노출시키므로써 듀얼다마신 배선(44)을 완성한다. 상기 도전물질은 알루미늄, 금, 은, 텅스텐, 불순물이 도핑된 폴리실리콘 또는 이들간의 합금일 수 있다. 그런데, 듀얼다마신 배선패턴에 채워지는 도전물질은 비저항이 작을수록 바람직하기 때문에 듀얼다마신 배선패턴에는 구리를 채우는 것이 보다 바람직하다. 또한 한 종류의 도전물질을 듀얼다마신 배선패턴에 매립하여 채우는 것이 아니라 층상구조로 여러 종류의 도전물질을 듀얼다마신 배선패턴의 내부에 매립하여 채우는 것도 가능하다. 예컨대 알루미늄을 비아 콘택홀(32)에 채우고, 배선영역(42)에는 구리를 채워 듀얼다마신 배선(44)을 완성하는 것도 가능하다.
도 13을 참조하면, 경우에 따라서 듀얼다마신 배선패턴의 내부에 도전물질을 채우기 전에 또 다른 도전물질층(46)을 형성할 수 있다. 또 다른 도전물질층(46)은 바람직하게는 Ti/TiN의 이중막으로 형성하는 것이 바람직하다. 상기 또 다른 도전물질층(46)은 Ti/TiN의 이중막으로만 한정되는 것은 아니며 티타늄(Ti), 지르코늄(Zr), 하프니윰(Hf), 바나디윰(V), 몰리브덴(Mo), 타이타늄(Ta) 또는 크롬(Cr)의 단일층 또는 이들간의 이중막 이상의 층상구조일 수 있다. 또한 경우에 따라서 상기 또 다른 도전물질층(46)은 상기 티타늄(Ti), 지르코늄(Zr), 하프니윰(Hf), 바나디윰(V), 몰리브덴(Mo), 타이타늄(Ta) 또는 크롬(Cr)의 질화물(Nitride), 탄화물(Carbide) 또는 실리사이드(Silicide)일 수 있다.
도 6 내지 도 13을 참조하여 설명한 본 발명의 듀얼다마신 배선 형성방법에 대한 바람직한 일실시예는 배선영역을 정의하는 절연막 패턴을 완성하고 난 이후에 무기 SOG 막을 제거하는 단계를 진행하였으나, 이하에서는 도 14 내지 도 16을 참고하여 무기 SOG 막을 배선영역을 정의하는 절연막 패턴(50: 도 16 참조)을 형성하기 이전에 제거하는 본 발명의 듀얼다마신 배선 형성방법의 또 다른 바람직한 일실시예를 상세하게 설명한다.
반도체 기판의 상부에 비아 콘택홀을 정의하는 제 1 절연막 패턴을 형성하는단계 및 상기 제 1 절연막 패턴의 상부표면이 노출되도록 무기 SOG 막을 상기 비아 콘택홀에 채우는 단계는 도 6 내지 도 8을 참조로 하여 설명한 본 발명의 바람직한 일실시예와 동일하게 진행되므로 상기 두 단계에 대한 상세한 설명은 생략한다.
도 14를 참조하면, 제 1 절연막 패턴(34) 및 무기 SOG 막(35)의 상부에 제 2절연막(48)을 형성한다. 제 2 절연막(48)은 바람직하게는 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드로 형성한다.
도 15를 참조하면, 제 2 절연막(48) 하부의 일부가 잔류하며, 무기 SOG 막(35)은 제거되도록 식각공정을 진행한다. 제 2 절연막(48)은 일반적으로 결함의 일종인 핀홀(미도시)을 구비하고 있기 때문에 에천트가 상기 핀홀을 통하여 비아 콘택홀(32)내부로 침투하여 무기 SOG 막(35)을 제거한다. 상기 식각공정은 제 2 절연막(48) 하부를 잔류시키면서 무기 SOG 막(35)을 제거하여야 하고 또한 비아 콘택홀(32)의 측벽프로파일을 손상시키지 아니하여야 하므로 제 1 절연막 패턴(34)에 대하여 높은 식각선택비를 지니는 식각 공정을 선택하여야 한다. 따라서, 습식식각공정을 진행하여 제 2 절연막(48) 하부에 존재하는 무기 SOG 막(35)을 제거하는 것이 바람직하다. 상기 습식식각공정의 에천트를 선택함에 있어서도 제 1 절연막 패턴(34)이나 제 2 절연막(48)보다 무기 SOG 막(35)을 빨리 식각하여 제거할 수 있는 것을 선택하여야 하는바, BOE 또는 희석된 불산용액을 에천트로 선택하여 상기 습식식각공정을 진행하는 것이 바람직하다. 적절한 식각공정조건하에서 상기 에천트를 이용하여 습식식각공정을 진행하면 도 15 에 도시된 바와 같이 제 2 절연막(48)하부의 일부가 잔류하며,무기 SOG 막(35)은 제거된다.
도 16을 참조하면, 잔류된 제 2 절연막(48)위에 소정의 두께로 제 3 층간절연막을 형성한다. 그 다음 제 3 층간절연막에 대하여 사진 식각 공정을 진행하여 배선영역(42)을 정의하는 제 3 절연막 패턴(50)을 형성하여 비아 콘택홀(32) 및 배선영역(42)으로 구성되는 듀얼다마신 배선패턴을 형성한다. 제 3 층간절연막은 실리콘 옥사이드, 실리콘 나이트 라이드 또는 실리콘 옥시나이트라이드로 형성하는 것이 바람직하다.
듀얼다마신 배선패턴을 형성한 이후에는 상기 도 12 및 도 13을 참고로 하여 설명한 것처럼 상기 듀얼다마신 배선패턴의 내부에 도전물질을 채워 듀얼다마신 배선을 완성하며, 경우에 따라서는 상기 도전물질이 채워지기 전에 또 다른 도전물질층이 채워질 수 있다. 상기 도전물질 및 또 다른 도전물질층은 도 12 및 도 13을 참고로 하여 설명한 도전물질 및 또 다른 도전물질층과 동일하므로 이에 대한 상세한 설명은 생략한다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진 자에 의해 실시 가능함은 명백하다.
무기 SOG 막을 비아 콘택홀에 채워 반도체 기판 상부표면에 단차가 크지 않은 토폴로지를 형성하므로써, 배선영역을 위한 절연막 패턴이 안정적으로 형성된다. 또한, 비아 콘택홀을 정의하는 절연막 패턴과 배선영역을 정의하는 절연막 패턴에 대하여 식각선택비가 매우 큰 무기 SOG 막을 비아 콘택홀에 채움으로써 후속공정에서 무기 SOG 막을 제거하더라도 듀얼다마신 배선패턴의 프로파일이 크게 손상되지 않는다.
도 1은 종래기술에 의하여 완성된 듀얼다마신 배선에 대한 레이 아웃이다.
도 2 및 도 3은 종래기술에 의한 듀얼다마신 배선을 정의하는 패턴 형성방법에 대한 실시예를 도시하되 도 1의 A-A'선에 따른 공정단면도들이다.
도 4 및 도 5는 종래기술에 의한 듀얼다마신 배선을 정의하는 패턴 형성방법에 대한 다른 실시예를 도시하되 도 1의 A-A'선에 따른 공정단면도들이다.
도 6 내지 도 13은 본 발명에 의한 듀얼다마신 배선 형성방법의 실시예를 도시한 공정 단면도들이다.
도 14 내지 도 16은 본 발명의 듀얼다마신 배선 형성방법에 대한 다른 실시예를 도시한 공정 단면도들이다.
Claims (6)
- (a) 반도체 기판의 상부에 비아 콘택홀을 정의하는 제 1 절연막 패턴을 형성하는 단계;(b) 상기 제 1 절연막 패턴의 상부표면이 노출되도록 무기 SOG 막을 상기 비아 콘택홀에 채우는 단계;(c) 상기 제 1 절연막 패턴의 상부에 배선영역을 정의하는 제 2 절연막 패턴을 형성하는 단계;(d) 상기 비아 콘택홀내에 채워진 상기 무기 SOG 막을 식각하여 제거하는 단계;(e) 상기 무기 SOG 막이 제거되어 노출된 상기 비아 콘택홀 및 배선영역에 도전물질을 채워 듀얼다마신 배선을 완성하는 단계를 포함하는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
- 제1항에 있어서, 상기 무기 SOG 막은 HSQ 인 것을 특징으로 하는 듀얼다마신 배선 형성방법.
- 제1항에 있어서, 상기 (d) 단계는 BOE 또는 희석된 불산용액을 에천트로 하는 습식식각공정인 것을 특징으로 하는 듀얼다마신 배선 형성방법.
- (a) 반도체 기판의 상부에 비아 콘택홀을 정의하는 제 1 절연막 패턴을 형성하는 단계;(b) 상기 제 1 절연막 패턴의 상부표면이 노출되도록 무기 SOG 막을 상기 비아 콘택홀에 채우는 단계; 및(c) 상기 제 1 절연막 패턴 및 상기 무기 SOG 막의 상부에 제 2 절연막을 형성하는 단계;(d) 상기 제 2 절연막 하부가 소정두께로 잔류하고 상기 무기 SOG 막은 제거되도록 상기 제 2 절연막에 대하여 식각공정을 진행하는 단계;(e) 잔류된 상기 제 2 절연막의 상부에서 배선영역을 정의하는 제 3 절연막 패턴을 형성하면서 상기 비아 콘택홀의 상부에 존재하는 제 2 절연막을 제거하는 단계; 및(f) 상기 배선영역 및 비아 콘택홀에 도전물질을 채워 듀얼다마신 배선을 완성하는 단계를 포함하는 것을 특징으로 하는 듀얼다마신 배선 형성방법.
- 제4항에 있어서, 상기 무기 SOG 막은 HSQ 인 것을 특징으로 하는 듀얼다마신 배선 형성방법.
- 제4항에 있어서, 상기 (d) 단계는 BOE 또는 희석된 불산용액을 에천트로 하는 습식식각공정인 것을 특징으로 하는 듀얼다마신 배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0028908A KR100532404B1 (ko) | 1999-07-16 | 1999-07-16 | 듀얼다마신 배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0028908A KR100532404B1 (ko) | 1999-07-16 | 1999-07-16 | 듀얼다마신 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010010171A KR20010010171A (ko) | 2001-02-05 |
| KR100532404B1 true KR100532404B1 (ko) | 2005-11-30 |
Family
ID=19602371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0028908A KR100532404B1 (ko) | 1999-07-16 | 1999-07-16 | 듀얼다마신 배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100532404B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366639B1 (ko) * | 2001-03-23 | 2003-01-06 | 삼성전자 주식회사 | 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법 |
| US6861347B2 (en) * | 2001-05-17 | 2005-03-01 | Samsung Electronics Co., Ltd. | Method for forming metal wiring layer of semiconductor device |
| KR100447322B1 (ko) * | 2001-12-26 | 2004-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 메탈 라인 형성 방법 |
-
1999
- 1999-07-16 KR KR10-1999-0028908A patent/KR100532404B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010010171A (ko) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319560B1 (ko) | 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법 | |
| US20050263848A1 (en) | Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same | |
| US7307000B2 (en) | Method of fabricating a capacitor for a semiconductor device | |
| US6159661A (en) | Dual damascene process | |
| US7508023B2 (en) | Capacitor structure and fabricating method thereof | |
| US20040232558A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20030076246A (ko) | 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법 | |
| US7112504B2 (en) | Method of forming metal-insulator-metal (MIM) capacitors at copper process | |
| KR100589078B1 (ko) | 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법 | |
| US6818547B2 (en) | Dual damascene process | |
| KR100532404B1 (ko) | 듀얼다마신 배선 형성방법 | |
| KR100558008B1 (ko) | 반도체 소자의 배선 방법 | |
| KR100335488B1 (ko) | 자기 정렬 콘택을 가지는 반도체 소자 및 그 제조방법 | |
| KR100778850B1 (ko) | 반도체 소자의 커패시터 및 그 형성방법 | |
| KR100724249B1 (ko) | 반도체 소자 제조 방법 | |
| KR20000043821A (ko) | 반도체 메모리 장치의 제조 방법 | |
| US7018903B2 (en) | Method of forming semiconductor device with capacitor | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR100510557B1 (ko) | 다미신 공정을 적용한 반도체 소자의 커패시터 및 그형성방법 | |
| KR100735008B1 (ko) | 평탄화된 반도체 장치의 디램 제조 방법 | |
| US6762087B1 (en) | Process for manufacturing an integrated circuit including a dual-damascene structure and a capacitor | |
| JP2000124419A (ja) | 半導体装置およびその製造方法 | |
| KR100579858B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100524928B1 (ko) | 다마신 공정을 이용한 금속배선 형성방법 | |
| JP5382988B2 (ja) | 金属配線構造を形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |