KR100532208B1 - 얇은 게이트 산화물용 감결합 커패시터 - Google Patents

얇은 게이트 산화물용 감결합 커패시터 Download PDF

Info

Publication number
KR100532208B1
KR100532208B1 KR10-2002-7008085A KR20027008085A KR100532208B1 KR 100532208 B1 KR100532208 B1 KR 100532208B1 KR 20027008085 A KR20027008085 A KR 20027008085A KR 100532208 B1 KR100532208 B1 KR 100532208B1
Authority
KR
South Korea
Prior art keywords
delete delete
type
diffusion region
voltage
conductor
Prior art date
Application number
KR10-2002-7008085A
Other languages
English (en)
Other versions
KR20020089311A (ko
Inventor
케사바르지알리
디이비벡케이.
칼니크타네이
네어라젠드라
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20020089311A publication Critical patent/KR20020089311A/ko
Application granted granted Critical
Publication of KR100532208B1 publication Critical patent/KR100532208B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

어떤 실시예들에서 본 발명은 전원 전압을 전달하는 제1 도체와 접지 전압을 전달하는 제2 도체를 포함한다. 반도체 커패시터는 공핍 모드에서 동작하며 상기 제1 및 제2 도체에 결합되어 상기 제1 및 제2 도체 사이에 감결합 커패시턴스 제공하고, 이 반도체 커패시터는 게이트 전압을 갖는다. n형 몸체에 n+ 게이트 폴리 및 n+ 소스/드레인 영역, n형 몸체에 p+ 게이트 폴리 및 n+ 소스/드레인 영역, n형 몸체에 p+ 게이트 폴리 및 p+ 소스/드레인 영역, p형 몸체에 p+ 게이트 폴리 및 p+ 소스/드레인 영역, p형 몸체에 n+ 게이트 폴리 및 p+ 소스/드레인 영역, 그리고 p형 몸체에 n+ 게이트 폴리 및 n+ 소스/드레인 영역을 포함하는 여러 구성이 사용될 수있다. 전원 전압의 절대값은 평탄 대역의 절대값보다 더 크다.

Description

얇은 게이트 산화물용 감결합 커패시터 {DECOUPLING CAPACITORS FOR THIN GATE OXIDES}
본 발명은 집적 회로에 관한 것으로, 더욱 상세하게는 집적 회로의 감결합 커패시터에 관한 것이다.
감결합 커패시터(decupling capacitor)는 노이즈 감결합을 위하여 집적 회로(IC) 설계에 사용된다. 실제, 감결합 커패시터는 사실상 모든 IC에 대량 사용된다. 반도체 커패시터 종류 중 하나는 MOS-C 또는 금속 산화물 반도체 커패시터라(metal oxide semiconductor capacitor)라고 한다. 이 MOS-C는 게이트 산화물과 같은 절연체를 적어도 포함하는 유전체 영역에 의해 분리되는 두 단자를 구비한다. 단자 중 하나는 게이트이고 나머지는 몸체(body)(및 어쩌면 소스와 드레인 확산 영역)이다. 다른 종류의 반도체 커패시터는 n 채널 금속 산화물 FET(NMOSFET) 또는 p 채널 금속 산화물 반도체 FET(PMOSFET)와 같은 전계 효과 트랜지스터(FET)를 사용한다. 단자 중 하나는 게이트이고 나머지 단자는 소스, 드레인 및 몸체이다. 이 단자들은 게이트 산화물과 같은 절연체를 적어도 포함하는 유전체에 의해 분리된다. MOS-C와 FET 커패시터의 차이는 FET가 몸체의 극성과 다른 유형의 극성을 갖는 소스 및 드레인을 가지는 것이다. MOS-C에서는 (만약 있다면) 소스/드레인 확산 영역이 몸체와 동일한 극성을 가진다. 집적 회로의 커패시터의 작용은 R. Pierret 등의 "Field Effect Devices," (Addison-Wesley, 2nd Ed. 1990), pp. 47-59 및 N. Weste 등의 "Principles of CMOS VLSI Design," (Addison-Wesley, 2nd Ed. 1993), pp. 180-82에 기술되어 있다.
높은 유전 상수 절연체를 가지는 두 금속선 사이에 끼인 커패시터와 같은 다른 감결합 커패시터도 또한 가능하다. 그러나 현재 MOS 테크놀로지로 재료 선택(material challenge) 및 집적은 매우 어려울 것이다.
커패시터의 커패시턴스 C는 식 C = _A/d로 주어진다. 여기서 _는 유전 상수, A는 면적, 그리고 d는 거리이다. IC 설계에서, 부품의 치수를 작게하는 것이 바람직하다. 따라서, 시간이 흐름에 따라 커패시터 면적 A는 더 작아지고 전극들 사이의 거리 d 또한 더 작아진다. 현재 사용되는 커패시터 구조는 일반적으로 누설 없는 산화물과 함께 꽤 잘 작용한다. 현재의 감결합 커패시터 구조는 우수한 고주파 응답 시간을 함께 단위 면적당 커패시턴스 값이 최대가 되도록 MOS-C를 반전 상태(inversion)로 유지하도록 인가되는 전압과 낮은 직렬 저항을 구비한다.
공정 기술의 규모가 조정(sacle)됨에 따라, 게이트 산화물 두께 또한 우수한 구동 전류 능력 및 우수한 쇼트 채널 작용(short channel behavior)을 갖는 트랜지스터를 유지하기 위하여 조정된다. 게이트 산화물의 규모가 계속하여 조정됨(예: 30A 이하)에 따라 이 용량성 구성은 산화물을 통한 높은 누설 전도(예: 높아진 터널링 누설)를 초래한다.
도 1은 종래 커패시터를 나타내는 개략 단면도이다.
도 2는 0(zero) 일함수를 가지는 n형 몸체를 구비하는 커패시터의 커패시턴스 대 게이트 몸체간 전압을 나타내는 그래프이다.
도 3은 0이 아닌(noe-zero) 일함수를 가지는 n형 몸체를 구비하는 커패시터의 커패시턴스 대 게이트 몸체간 전압을 나타내는 그래프이다.
도 4는 본 발명의 어떤 실시예들에 따른 커패시터를 나타내는 개략 단면도이다.
도 5는 본 발명의 어떤 실시예들에 따른 커패시터를 나타내는 개략 단면도이다.
도 6은 본 발명의 어떤 실시예들에 따른 커패시터를 나타내는 개략 단면도이다.
도 7은 0(zero) 일함수를 가지는 p형 몸체를 구비하는 커패시터의 커패시턴스 대 게이트 몸체간 전압을 나타내는 그래프이다.
도 8은 0이 아닌(none-zero) 일함수를 가지는 p형 몸체를 구비하는 커패시터의 커패시턴스 대 게이트 몸체간 전압을 나타내는 그래프이다.
도 9는 종래 커패시터를 나타내는 개략 단면도이다.
도 10은 본 발명의 어떤 실시예들에 따른 커패시터를 나타내는 개략 단면도이다.
도 11은 본 발명의 어떤 실시예들에 따른 커패시터를 나타내는 개략 단면도이다.
도 12는 본 발명의 어떤 실시예들에 따른 커패시터를 나타내는 개략 단면도이다.
도 13은 본 발명의 어떤 실시예들에 따른 커패시터를 구비하는 다이(die)를 나타내는 블록도이다.
도 14는 본 발명의 어떤 실시예들에 따른 커패시터 및 전압 회로를 구비하는 다이를 나타내는 블록도이다.
어떤 실시예에서, 본 발명은 전원 전압을 전달하는 제1 도체와 접지 전압을 전달하는 제2 도체를 구비하는 다이(die)를 포함한다. 공핍 모드에서 동작하는 반도체 커패시터는 제1 및 제2 도체 사이에 결합되어 제1 및 제2 도체 사이에 감결합 커패시턴스를 제공하고 이 반도체 커패시터는 게이트 전압을 갖는다.
다음과 같은 다양한 구성, 즉 n형 몸체에 n+ 소스/드레인 영역 및 n+ 게이트 폴리(poly) 및 n형 몸체에 n+ 소스/드레인 영역 및 p+ 게이트 폴리, n형 몸체에 p+ 소스/드레인 영역 및 p+ 게이트 폴리, p형 몸체에 p+ 소스/드레인 영역 및 p+ 게이트 폴리, p형 몸체에 P+ 소스/드레인 영역 및 n+ 게이트 폴리, 그리고 p형 몸체에 n+ 소스/드레인 영역 및 n+ 게이트 폴리를 사용할 수 있다. 전원 전압은 절대값이 평탄 대역(flatband) 전압의 절대값보다 클 수 있다.
추가 실시예들을 설명하고 주장한다.
본 발명은 이하의 상세한 설명 및 본 발명의 실시예에 대한 첨부 도면으로부터 더욱 완전히 이해될 것이지만 기술된 특정 실시예로 본 발명을 제한되지 않고 오직 설명과 이해를 위해서만 고려되어야 한다.
본 발명은 절연체(예: 게이트 산화물)를 통한 누설을 감소시키기 위하여 공핍 모드(depletion mode)에서 동작하는 반도체 커패시터(트랜지스터 또는 MOS-C)를 포함한다. 이것은 면적당 커패시턴스를 감소시키는 공핍 모드에서 동작하기 때문에 직관에 반하는(counter-intuitive) 것이다. 이러한 커패시턴스의 감소를 보충하기 위하여 면적을 더 크게 할 수 있지만 이것은 바람직하지 않다. 본 발명의 창작물에서, 본 발명자들은 공핍 모드에서 동작함으로써 캐리어의 수가 더 작고 따라서 게이트 산화물에서의 터널링 양이 더 적어서 누설이 더 적을 것을 알았다.
일반적으로, 착상(idea)은 반전 모드에서 동작하는 MOS 트랜지스터 구조로부터 파생되는 MOS-C 커패시터의 사용으로부터 멀어지는 것이다. 대안적인 제안은 공핍 모드에서 동작하는 절연체로서 게이트 산화물을 사용하는 커패시터 구조를 사용하는 것이다. 유효 커패시턴스는 약 25%(근사) 만큼 줄어들고 대략 1V 전원 테크놀로러지의 경우 대략 100분의 1(factor of 100)만큼 줄어든다. 축적 영역에 가까운 공핍 모드에서 커패시터가 바이어스되기 때문에 커패시턴스 감소는 C-V 곡선에서 관찰할 수 있다. 누설 감소는 얇은 게이트 산화물을 통해 터널링하는 게이트 산화물 아래 공핍 채널에서의 캐리어 수가가 더 작은 사실에 기인한다. 이러한 커패시터의 Q 계수는 반전 모드에서의 MOS 트랜지스터 캡(cap)과 유사하며, 특히 디캡(decap)에 중첩된 AC 신호에 대해 응답해야 하는 캐리어를 공급하기 위하여 소수 캐리어 생성 및 재결합에 의존하지 않는 경우 그렇다. 크기의 차수(order of magnitude) 이상으로 디캡을 통한 누설이 더 적도록 하여야 하는 경우, 약간 더 큰 면적의 커패시터를 사용함으로써 감소된 커패시턴스를 항상 보상할 수 있다.
n형 몸체를 갖는 감결합 커패시터
도 1을 참조하면, 종래 PMOS 트랜지스터 커패시터(10)는 p형 기판(substrate), n형 우물(n-well), p+ 소스(S), p+ 드레인(D), p+ 폴리실리콘 게이트 전극(폴리, poly)(G) 및 몸체(B)의 n형 몸체 탭(BT)을 포함한다. 본 명세서의 술어에 따라, 트랜지스터 커패시터(10)는 n형 몸체(n형 우물) 상의 p+/p+ 캡이라 하며, 첫 번째 p+는 폴리형(poly type)을 의미하고 두 번째 p+는 S/D 영역의 유형을 의미한다. 용량성 구조의 경우에 소스 및 다른 드레인을 하나의 확산 영역이라 하는 것은 특별히 의미 있는 것이 아니라 명명의 편의를 위함 것임에 유의하라. 소스/드레인 확산이 본 발명의 모든 실시예에서 필요한 것이 아니지만 RC 주파수 응답을 갖도록 돕는 직렬 저항을 감소시킬 수 있다. 채널(Ch)은 게이트 산화물 표면 아래에 있다. 본 기재에서 그 영역을 채널이라 하고, MOC-C 구조에서도 그러하며, 트랜지스터가 아니다. 트랜지스터 커패시터(10)는 다음과 같이 인가되는 전압을 구비한다. 즉 몸체 전압(Vb)은 전원 전압(Vcc)(때로는 Vdd라 함)이고, 소스 및 드레인 전압(Vs, Cd)은 둘 다 Vcc이며, 게이트 전압(Vg)은 모두 접지(Vss 또는 0이라고 함)이다. 기판은 아래로, 위로 또는 어느 곳으로든 접지될 수 있다. 도 1에서 Vg는 Vss와 결합된다. 그러나 어떤 실시예들에서는 G는 Vss와 결합되지 않을 수도, 0이 아닐 수도, 그리고 Vcc 값이 아닐 수도 있다.
도 2는 폴리 및 몸체가 동형(same type)이기 때문에 일함수가 0인 n형 몸체(예: n형 우물) 용량성 구조에 대한 커패시턴스 대 게이트 몸체간 전압(VGB)곡선을 나타낸다. 드레인 및 소스 전압이 몸체 전압과 같을 수 있음에 유의하라. 이 곡선은 정확한 값이나 형태가 아니라 일반적인 관계만을 나타내도록 의도된다. 실제 곡선은 약간 다르게 보일 수 있다. 또한 곡선의 형태는 다른 주파수에서 변화될 수 있다. 나타낸 바와 같이, 커패시턴스는 축적 모드 및 반전 모드에서 더 높고 공핍 모드에서 더 낮다. Vt는 임계 전압이다. 일반적으로, 축적, 공핍 및 반전 모드 사이의 경계는 부정확할 수 있지만, 축적 모드는 0 < VGB일 때, 공핍 모드는 -Vt < VGB < 0일 때, 그리고 반전 모드는 VGB < -Vt일 때 발생한다.
도 3은 폴리 및 몸체가 이형(different type)이기 때문에 일함수가 0이 아닌(평탄 대역 전압 VFB가 0이 아닌) n형 몸체 용량성 구조에 대한 커패시턴스 대 게이트 몸체간 전압(VGB)곡선을 나타낸다. 이 곡선은 정확한 값이나 형태가 아니라 일반적인 관계만을 나타내도록 의도된다. 실제 곡선은 약간 다르게 보일 수 있다. 또한 곡선의 형태는 다른 주파수에서 변화될 수 있다. 나타낸 바와 같이, 커패시턴스는 축적 모드 및 반전 모드에서 더 높고 공핍 모드에서 더 낮다. 대량 도핑된 폴리에 대한 VFB는 대략 1.0 V이다. 일반적으로, 축적, 공핍 및 반전 모드 사이의 경계는 부정확할 수 있지만, 축적 모드는 VFB < VGB일 때, 공핍 모드는 -Vt < VGB < VFB일 때, 그리고 반전 모드는 VGB < -Vt일 때 발생한다. -Vt와 0 사이 그리고 0과 VFB 사이의 상대적인 거리는 VFB 또는 Vt의 실제값에 대해 제한하고자 의도된 것은 아니며, 이것은 실시예에 따라 변화할 수 있다.
도 1의 종래의 트랜지스터 커패시터(10)의 경우를 고찰하자. n형 몸체와 폴리가 있고, 몸체가 이형이어서 0이 아닌 일함수가 존재하므로 도 3의 곡선이 적용한다. 이 구조의 평탄 대역 전압(VFB)은 대략 1V이다. 도 1의 경우에 VGB = -Vcc 이며, 이것은 -Vt보다 더 음(negative)이다. 따라서, 트랜지스터 커패시터(10)는 반전 모드에 있다[더욱 상세하게는, 채널이 몸체와 반대 유형인 정공(hole)을 포함하기 때문에 채널은 반전 모드에 있다]. 따라서, 단위 면적당 커패시턴스는 매우 높을 것(아마 최대)이고, 매우 우수한 주파수 응답 및 낮은 직렬 저항을 가진다. 그러나 또한 게이트 산화물 통한 누설이 있으며, 특히 얇은 게이트 산화물에 대한 누설은 또한 높다(아마 최대). Vcc는 이 디캡 구성의 Vt보다 커야 한다. (변위 전류에 대해) 캡과 직렬로 주파수 및 저항 기능의 커패시턴스는 디캡의 Q 계수를 나타냄에 유의하라. p+ 폴리 게이트 및 n형 몸체 때문에 반전 모드에서 PMOS 캡의 경우 평탄 대역 전압(VFB)은 약 1V(0이 아님)이다.
도 4는 본 발명의 실시예들에 따른 MOS-C(40)를 나타낸다. 용어 MOS(metal oxide semiconductor)는 넓게 해석하기 위해 의도된 것이며 여기서 금속은 특정 형태의 도체로 제한되지 않고(즉 폴리실리콘이어야 하는 것은 아님), 절연체이 산화물을 가져야 하는 것은 아니며, 또 반도체 부분이 특정 형태의 구조로 제한되지 않음에 유의하라. MOS-C(40)는 앞서 설명한 명명법(즉 폴리가 n+, S/D가 n+)에 따라 n형 몸체 상의 n+/n+라 한다. n형 우물이 사용되고 폴리 및 몸체가 동형이기 때문에 도 2의 곡선이 적용된다. MOS-C(40)의 VFB는 0V이다. VGB = Vcc 이므로 MOS-C(40)는 축적 모드(채널이 전자로 축적되며, 이것은 몸체와 동형이다)에 있다. 도 4의 구성에서, 설계 도구에서 그러한 레이아웃(n형 우물 상에 n형 폴리를 그림)을 허용하는 것이 바람직할 수 있다. MOS-C(40)는 모든 Vcc 값과 함께 작용한다. 이것은 약간 더 낮은 누설에서 단위 면적당 높은(우수한) 커패시턴스를 가진다.
도 5는 본 발명의 실시예들에 따른 MOS-C(50)를 나타낸다. MOS-C(50)는 앞서 설명한 명명법에 따라 n형 몸체 상의 p+/n+라 한다. Vg는 Vcc이고 S/D/B는 0(Vss) 이다. n형 우물이 사용되고 폴리 및 몸체가 이형이기 때문에 도 3의 곡선이 적용된다. MOS-C(50)의 VFB는 대략 1V이다. VGB = Vcc 이다. Vcc > VFB이면 MOS-C(50)는 축적 모드(채널이 축적됨)에 있고, MOS-C < VFB이면 MOS(50)은 공핍 모드(채널이 공핍됨)에 있다. Vcc = VFB인 경우, 모드는 축적 모드와 공핍 모드 사이 이다. 본 발명의 어떤 실시예들에서 Vcc는 VFB보다 적어서 MOS-C(40)는 공핍 모드에 있을 것이고 누설은 감소될 것이다. 이 구성은 특별한 레이아웃을 요구할 수 있다. MOS-C(50)는 단위 면적당 더 낮은 커패시턴스를 가지지만 공핍 모드(누설하는 캐리어가 더 소수이다) 때문에 누설이 훨씬 더 적다. 주파수 응답이 우수하지만 직렬 저항이 높을 수 있다. 이 구조는 매립(buried) 채널 MOS 트랜지스터 구조와 유사함에 유의하라.
도 6은 본 발명의 실시예들에 따른 PMOS 트랜지스터 커패시터 MOS-C(60)를 나타낸다. MOS-C(60)는 앞서 설명한 명명법에 따라 n형 몸체 상의 p+/p+라 한다. Vg는 Vcc이고 S/D/B는 0V(Vss) 이다(도 1의 반대). n형 우물이 사용되고 폴리 및 몸체가 이형이기 때문에 도 3의 곡선이 적용된다. MOS-C(50)의 VFB는 대략 1V이다. VGB = Vcc 이다. Vcc > VFB이면 MOS-C(60)는 축적 모드(채널 축적됨)에 있고, MOS-C < VFB이면 MOS(60)은 공핍 모드(채널 공핍됨)에 있다. 본 발명의 어떤 실시예들에서 Vcc는 VFB보다 작아서 MOS-C(60)는 공핍 모드에 있을 것이고 누설은 감소될 것이다. MOS-C(60)는 단위 면적당 커패시턴스가 더 낮지만 공핍 모드(누설하는 캐리어가 더 소수이다) 때문에 누설이 훨씬 더 적다. 그러나 주파수 응답 및 직렬 저항이 문제될 수 있다.
p형 몸체를 갖는 감결합 커패시터
다음에 트랜지스터 및 p형 몸체(p형 우물 또는 p형 기판)를 갖는 MOS-C 용량성 구조를 설명한다. p형 우물은 몸체에 나타나지만 단지 p형 기판일 수 있음에 유의하라. 더욱이 기판은 p형 우물을 갖는 n형일 수 있다.
도 7은 폴리와 몸체가 동형이기 때문에 일함수가 0인 p형 몸체 용량성 구조에 대한 커패시턴스 대 게이트 몸체간 전압(VGB) 곡선을 나타낸다. 이 곡선은 정확한 값이나 형태가 아니라 일반적인 관계만을 나타내도록 의도된다. 실제 곡선은 약간 다르게 보일 수 있다. 또한 곡선의 형태는 다른 주파수들에서 변화될 수 있다. 나타낸 바와 같이, 커패시턴스는 축적 모드 및 반전 모드에서 더 높고 공핍 모드에서 더 낮다. Vt는 임계 전압이다. 일반적으로, 축적, 공핍 및 반전 모드 사이의 경계는 부정확할 수 있지만, 축적 모드는 VGB < 0일 때, 공핍 모드는 0 < VGB < Vt일 때, 그리고 반전 모드는 VGB > Vt일 때 발생한다.
도 8은 폴리 및 몸체가 이형이기 때문에 일함수가 0이 아닌(평탄 대역 전압 VFB가 0이 아닌) p형 몸체 용량성 구조에 대한 커패시턴스 대 게이트 몸체간 전압(VGB) 곡선을 나타낸다. 이 곡선은 정확한 값이나 형태가 아니라 일반적인 관계만을 나타내도록 의도된다. 실제 곡선은 약간 다르게 보일 수 있다. 또한 곡선의 형태는 다른 주파수들에서 변화될 수 있다. 나타낸 바와 같이, 커패시턴스는 축적 모드 및 반전 모드에서 더 높고 공핍 모드에서 더 낮다. 대량 도핑된 폴리에 대한 VFB는 (비록 곡선의 음의 영역에 있지만) 대략 1.0 V이다. 일반적으로, 축적, 공핍 및 반전 모드 사이의 경계는 부정확할 수 있지만, 축적 모드는 VGB < -VFB일 때(예: -1V), 공핍 모드는 -VFB < VGB < Vt일 때, 그리고 반전 모드는 Vt < VGB일 때 발생한다. -VFB와 0 사이 그리고 0과 Vt 사이의 상대적인 거리는 VFB 또는 Vt의 실제값에 대해 제한하고자 의도된 것은 아니며, 이것은 실시예에 따라 변화할 수 있다.
도 9는 앞서 설명한 명명법에 따라 p형 몸체 상의 n+/n+라 하는 종래의 NMOS 트랜지스터 커패시터(90)를 나타낸다. 이 경우에 p형 몸체는 p형 기판이지만 n형 기판 상의 p형 우물 또는 p형 기판 내의 p형 우물일 수 있다. Vg = Vcc이고 S/D/B는 0(Vss) 이다. 폴리 및 몸체가 이형이기 때문에 도 8의 곡선이 이용된다. VGB = Vcc. 도 8에서 Vcc가 Vt보다 커서 커패시터(90)는 반전 모드(채널이 반전 상태)에서 동작하고 있다. 디캡(90)은 3중 우물 과정(triple well process)을 필요로 하지 않으며 특별한 레이아웃 요건 없이 사용한다. 단위 면적당 커패시턴스는 매우 높으며(아마 최대)이고, 매우 우수한 주파수 응답 및 낮은 직렬 저항을 가진다. 주요한 문제는 게이트 산화물 통한 누설, 특히 얇은 게이트 산화물에 대한 누설이 또한 높다(아마 최대)는 것이다. 이 디캡 구성의 경우 Vcc는 Vt보다 커야 한다.
도 10은 앞서 설명한 명명법에 따라 p형 몸체 상의 p+/p+ 구성을 갖는 MOS-C 커패시터(100)를 나타낸다. p형 우물은 도시하였지만 필수적인 것은 아니다. Vg = 0(Vss)이고 S/D/B = Vcc이다. 폴리와 몸체가 동형이기 때문에 도 7의 곡선을 적용한다. VGB = -Vcc 이므로 커패시터(100)는 축적 모드(채널이 축적될 것임)에 있다. 어떤 실시예들에서, 커패시터(100)는 p형 우물과 p형 기판 사이에 n형 몸체 또는 다른 절연체를 포함한다. 그 목적은 기판 또는 다른 몸체들의 전압 영향으로부터 Vcc 전압을 보호하는 것이다. 이 3중 우물 과정은 설계 도구들의 부가적인 레이아웃(p형 우물 상에 p형 폴리를 그림)을 요구할 수 있다. 이것은 약간 더 낮은 누설에서 단위 면적당 높은(우수한) 커패시턴스를 가진다.
도 11은 앞서 설명한 명명법에 따라 p형 몸체 상의 n+/p+ 구성을 갖는 MOS-C 커패시터(110)를 나타낸다. Vg = 0(Vss)이고 S/D/B = Vcc 이다. 폴리와 몸체가 이형이기 때문에 도 8의 곡선을 적용한다. VGB = -Vcc 이다. Vcc > VFB(-Vcc < - VFB)이면 커패시터(110)는 축적 모드에 있게 될 것이다(채널이 축적될 것임). Vcc < VFB(-Vcc> -VFB)이면 커패시터(110)는 공핍 모드에 있게될 것이다(채널이 공핍될 것임). 누설을 돕기 위해, 어떤 실시예에서는 공핍 모드가 사용된다. 어떤 실시예에서 커패시터(110)는 p형 우물과 p형 기판 사이에 n형 몸체 또는 다른 절연체를 포함한다. 커패시터(110)는 훨씬 더 낮은 누설에서 단위 면적당 더 낮은 커패시턴스를 가진다. 주파수 응답은 우수하지만 직렬 저항이 높다.
도 12는 앞서 설명한 명명법에 따라 p형 몸체 상의 n+/n+ 구성을 갖는 NMOS 트랜지스터 커패시터(120)를 나타낸다. p형 우물을 도시하였지만 필수적인 것은 아니다. Vg = 0(Vss)이고 S/D/B = Vcc이다. 폴리와 몸체가 이형이기 때문에 도 8의 곡선을 적용한다. VGB = -Vcc 이다. Vcc > VFB(-Vcc < - VFB)이면 커패시터(120)는 축적 모드에 있게될 것이다(채널이 축적될 것임). Vcc < VFB(-Vcc > -VFB)이면 커패시터(120)는 공핍 모드에 있게될 것이다(채널이 공핍될 것임). 누설을 돕기 위해, 어떤 실시예에서는 공핍 모드가 사용된다. 어떤 실시예에서 커패시터(120)는 p형 우물과 p형 기판 사이에 n형 몸체 또는 다른 절연체를 포함한다. 이 구성에서 누설은 우수하다(더 낮다). 그러나 주파수 응답 및 직렬 저항이 문제일 수 있다. 이 구성은 3중 우물 과정을 필요로 할 수 있다.
청구범위 앞에 첨부된 표는 전술한 커패시터들은 물론 본 발명의 실시예 범위 내의 다른 커패시터들에 대한 비교 요약표이다.
다른 정보 및 실시예들
도 13은 그 안에 본 명세서에서 기술한 구성 중 하나 이상을 포함하는 커패시터들[예: 커패시터(134)]이 포함될 수 있는 다이(130)를 도시한다. 다이(130)는 마이크로프로세서, DSP(digital signal processor), 내장 컨트롤러, ASIC(application specific integrated circuit) 및 통신 칩을 포함하는 여러 종류의 전기 장치 중 어떤 것일 수 있다.
전술한 바와 같이, 어떤 실시예들에서는 공핍 모드에 있는 커패시터를 구비하는 것이 바람직하다. 여러 경우에서, 축척 모드 또는 반전 모드 가까이에 있는 커패시터를 구비하는 것이 또한 바람직하다. 도 2, 3, 7, 및 8에서, 공핍 모드에서는 곡선이 축적 모드 또는 반전 모드를 향해 증가함에 유의하라.
게이트 전압, 몸체 전압, 소스/드레인 전압, 임계 전압 및/또는 도핑 레벨을 조절함으로 커패시턴스를 변경할 수 있을 것이다. 도 14를 참조하면, 다이(140)는 (그 내부에 하나 이상의 다양한 커패시터를 나타내는) 커패시터(134)를 포함한다. 다이(140)는 전압 회로(142)를 포함하며, 이것은 원하는 커패시턴스 레벨을 제공하도록 하나 이상의 몸체, 게이트 및 소스/드레인에 전압을 공급할 수 있다. 몸체 전압을 변경함으로써 순방향 또는 역방향 몸체 바이어스를 갖는 커패시터를 만들 수 있다. Vt는 몸체 바이어스가 변화됨에 따라 변화됨에 유의하라. 또한 원하는 커패시턴스 레벨을 얻기 위하여 피드백 기구(feedback mechanism)가 있을 수 있다.
단지 예로서, 일부 실시예들에서는 유효 커패시턴스가 대략 25% 정도 감소될 수 있고, 대략 1V 전원 테크놀러지의 경우 누설은 대략 100분의 1(factor of 100)만큼 줄어든다고 생각된다. 커패시턴스 감소는 커패시터가 (축적 모드에 가까운) 공핍 모드에서 바이어스됨에 따라 C-V 곡선에서 관찰할 수 있다. 누설 감소는 얇은 게이트 산화물을 통해 터널링하기 위한 캐리어 수가 게이트 산화물 아래의 공핍된 채널에서 더 적게 존재하기 때문이다. 이러한 커패시터의 Q 계수는 반전 모드에서 MOS 트랜지스터 캡과 유사하며, 특히 디캡에 중첩된 AC 신호에 대해 응답해야 하는 캐리어를 공급하기 위하여 소수 캐리어 생성 및 재결합에 의존하지 않는 경우 그렇다. 크기의 차수(order of magnitude) 이상으로 디캡을 통한 누설이 더 적도록 하여야 하는 경우, 약간 더 큰 면적의 커패시터를 사용함으로써 감소된 커패시턴스를 보상할 수 있다. 따라서 본 발명은 추가적인 공급 전압의 규모 조정(scaling) 및 저전압, 고성능 및 저전력 CMOS 회로에 대한 공정 기술 개발을 지원한다. 장차, 고속 스케일 트랜지스터(faster scaled transistor)에 대해 요구되는 게이트 산화물 두께를 조정하더라도 제안된 구성의 사용으로 IC의 노이즈 감결합을 위해 디캡을 계속 사용할 수 있다. 본 발명에서 제안된 해결책은 현재의 공정 기술과 호환성이 있다.
본 발명은 SOI(silicon on insulator) 구성과 관련하여 사용될 수 있다.
또한, 공지된 바와 같이 전원 전압 및 접지 전압은 반드시 일정한 것이 아니라 오히려 노이즈, 부하 또는 다른 이유로 변동한다.
FET, MOSFET 등이 사용될 수 있다. 예시된 실시예는 인핸스먼트 모드(enhancement mode) 트랜지스터를 포함하지만, 회로에 이 기술 분야의 당업자에게 명백한 수정을 가한 본 명세서에 개재된 이점을 갖는 공핍 모드 트랜지스터가 사용될 수 있다.
명세서에서 언급한 "실시예", "일 실시예", "어떤 실시예들" 또는 "다른 실시예들"은 실시예와 관련한 특별한 특성(feature), 구조 또는 특징(characteristic)이 적어도 어떤 실시예에서 포함되는 것을 의미하고, 반드시 본 발명의 모든 실시예는 아니다. 다양한 표현 "실시예", "일 실시예" 또는 "어떤 실시예들"은 반드시 동일한 실시예를 의미하지는 않는다.
명세서가 구성 요소, 특성, 구조 또는 특징을 "해도 좋다(may)", "할 수 있다(could)", "일 수 있다(might)"를 포함하여 설명하는 경우, 그 특별한 구성 요소, 특성, 구조 또는 특징이 포함될 것을 요구하지 않는다. 명세서 또는 청구범위에서 소자(element)를 언급하는 경우에 그 소자가 하나만 있는 것을 의미하지 않으며, 그 소자가 하나 이상 부가되어 있는 것을 배제하지 않는다.
본 명세서에 기재한 혜택을 갖는 이 기술 분야의 당업자는 전술한 상세한 설명 및 도면의 많은 다른 변형이 본 발명의 범위 내에 이루어질 수 있음을 인식할 것이다. 따라서, 그것에 대한 모든 수정을 포함하는 이하의 청구범위는 본 발명의 범위를 규정한다.
첨부: 어떤 가능성들에 대한 비교 요약표 목록. 이것은 포괄적인 것으로 의도된 것은 아니다. 다른 가능성들이 존재한다. 일부 정보는 단지 최상의 추측이다.
p+/p+ on n-well은 n형 우물 상에 p+ 폴리 및 p+ S/D 영역을 갖는 커패시터를 의미한다.
No Lo = 종래 설계에 관해 레이아웃 또는 도구 변경 없음.
LO = 종래 설계의 레이아웃과 비교하여 레이아웃 변경을 필요로 할 수 있음.
VFB = Vcc 열에 대해 -1V 사용됨.
TW = 커패시터 몸체의 절연을 위해 3중 우물이 사용될 수 있음.

Claims (48)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 전원 전압을 전달하는 제1 도체,
    접지 전압을 전달하는 제2 도체, 및
    상기 제1 도체와 상기 제2 도체 사이에 감결합 커패시턴스를 제공하는 반도체 감결합 커패시터
    를 포함하는 다이(die)로서,
    상기 반도체 감결합 커패시터는
    (a) 상기 제1 도체에 결합되어 상기 전원 전압을 제공받는 게이트 전극,
    (b) 상기 제2 도체에 결합되어 상기 접지 전압을 제공받는 확산 영역, 및
    (c) 상기 확산 영역을 통해 상기 접지 전압을 제공받는 몸체
    를 포함하여, 상기 반도체 감결합 커패시터가 공핍 모드에 있으며,
    상기 확산 영역은 제1 확산 영역이고,
    상기 반도체 감결합 커패시터는 상기 제2 도체에 결합되어 상기 접지 전압을 제공받는 제2 확산 영역을 더 포함하며,
    상기 몸체는 상기 제1 및 제2 확산 영역을 통해 상기 접지 전압을 제공받는 것을 특징으로 하는 다이.
  30. 제29항에 있어서,
    상기 게이트 전극은 p형이고, 상기 확산 영역 및 상기 몸체는 n형인 것을 특징으로 하는 다이.
  31. 제29항에 있어서,
    상기 게이트 전극은 p형이고, 상기 확산 영역 및 상기 몸체는 n형이며, 상기 확산 영역은 상기 몸체보다 더 고농도(more heavily)로 도핑되어 있는 것을 특징으로 하는 다이.
  32. 제29항에 있어서,
    상기 상기 제1 및 제2 확산 영역은 소스/드레인 확산 영역인 것을 특징으로 하는 다이.
  33. 제29항에 있어서,
    상기 제1 및 제2 확산 영역은 상기 몸체보다 더 고농도로 도핑되어 있는 것을 특징으로 하는 다이.
  34. 제29항에 있어서,
    상기 반도체 감결합 커패시터는 평탄 대역 전압(flatband voltage)을 가지며, 상기 전원 전압은 상기 평탄 대역 전압의 절대값보다 작은 절대값을 가지는 것을 특징으로 하는 다이.
  35. 제29항에 있어서,
    상기 게이트 전극은 p형이고, 상기 확산 영역 및 상기 몸체는 n형이며, 상기 확산 영역은 몸체 탭 확산 영역(body tap diffusion)이고, 상기 반도체 감결합 커패시터는 p형인 제1 및 제2 소스/드레인 확산 영역을 더 포함하는 것을 특징으로 하는 다이.
  36. 제35항에 있어서,
    상기 제1 및 제2 소스/드레인 확산 영역은 상기 제2 도체에 결합되어 상기 접지 전압을 제공받는 것을 특징으로 하는 다이.
  37. 제35항에 있어서,
    상기 몸체 탭 확산 영역과 상기 제1 및 제2 소스/드레인 확산 영역은 상기 몸체보다 더 고농도로 도핑되어 있는 것을 특징으로 하는 다이.
  38. 제35항에 있어서,
    상기 반도체 감결합 커패시터는 평탄 대역 전압을 가지며, 상기 전원 전압은 상기 평탄 대역 전압의 절대값보다 작은 절대값을 가지는 것을 특징으로 하는 다이.
  39. 전원 전압을 전달하는 제1 도체,
    접지 전압을 전달하는 제2 도체, 및
    상기 제1 도체와 상기 제2 도체 사이에 감결합 커패시턴스를 제공하는 반도체 감결합 커패시터
    를 포함하는 다이로서,
    상기 반도체 감결합 커패시터는
    (a) 상기 제2 도체에 결합되어 상기 접지 전압을 제공받는 게이트 전극,
    (b) 상기 제1 도체에 결합되어 상기 전원 전압을 제공받는 확산 영역, 및
    (c) 상기 확산 영역을 통해 상기 전원 전압을 제공받는 몸체
    를 포함하여, 상기 반도체 감결합 커패시터가 공핍 모드에 있으며,
    상기 반도체 감결합 커패시터는
    (d) 기판, 및
    (e) 상기 기판과 상기 몸체 사이의 절연체
    를 더 포함하고,
    상기 확산 영역은 제1 확산 영역이고,
    상기 반도체 감결합 커패시터는 상기 제1 도체에 결합되어 상기 전원 전압을 제공받는 제2 확산 영역을 더 포함하며,
    상기 몸체는 상기 제1 및 제2 확산 영역을 통해 상기 전원 전압을 제공받는 것을 특징으로 하는 다이.
  40. 제39항에 있어서,
    상기 게이트 전극은 n형이고, 상기 확산 영역 및 상기 몸체는 p형인 것을 특징으로 하는 다이.
  41. 제39항에 있어서,
    상기 게이트 전극은 n형이고, 상기 확산 영역 및 상기 몸체는 p형이며, 상기 확산 영역은 상기 몸체보다 더 고농도로 도핑되어 있는 것을 특징으로 하는 다이.
  42. 제39항에 있어서,
    상기 제1 및 제2 확산 영역은 소스/드레인 확산 영역인 것을 특징으로 하는 다이.
  43. 제39항에 있어서,
    상기 제1 및 제2 확산 영역은 상기 몸체보다 더 고농도로 도핑되어 있는 것을 특징으로 하는 다이.
  44. 제39항에 있어서,
    상기 반도체 감결합 커패시터는 평탄 대역 전압을 가지며, 상기 전원 전압은 상기 평탄 대역 전압의 절대값보다 작은 절대값을 가지는 것을 특징으로 하는 다이.
  45. 제39항에 있어서,
    상기 게이트 전극은 n형이고, 상기 확산 영역 및 상기 몸체는 p형이며, 상기 확산 영역은 몸체 탭 확산 영역이고, 상기 반도체 감결합 커패시터는 n형인 제1 및 제2 소스/드레인 확산 영역을 더 포함하는 것을 특징으로 하는 다이.
  46. 제45항에 있어서,
    상기 제1 및 제2 소스/드레인 확산 영역은 상기 제2 도체에 결합되어 상기 접지 전압을 제공받는 것을 특징으로 하는 다이.
  47. 제45항에 있어서,
    상기 몸체 탭 확산 영역과 상기 제1 및 제2 소스/드레인 확산 영역은 상기 몸체보다 더 고농도로 도핑되어 있는 것을 특징으로 하는 다이.
  48. 제45항에 있어서,
    상기 반도체 감결합 커패시터는 평탄 대역 전압을 가지며, 상기 전원 전압은 상기 평탄 대역 전압의 절대값보다 더 작은 절대값을 가지는 것을 특징으로 하는 다이.
KR10-2002-7008085A 1999-12-22 2000-11-13 얇은 게이트 산화물용 감결합 커패시터 KR100532208B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/469,406 1999-12-22
US09/469,406 US6828638B2 (en) 1999-12-22 1999-12-22 Decoupling capacitors for thin gate oxides

Publications (2)

Publication Number Publication Date
KR20020089311A KR20020089311A (ko) 2002-11-29
KR100532208B1 true KR100532208B1 (ko) 2005-11-29

Family

ID=23863664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7008085A KR100532208B1 (ko) 1999-12-22 2000-11-13 얇은 게이트 산화물용 감결합 커패시터

Country Status (8)

Country Link
US (1) US6828638B2 (ko)
JP (1) JP4954413B2 (ko)
KR (1) KR100532208B1 (ko)
AU (1) AU3072601A (ko)
DE (1) DE10085347B4 (ko)
GB (1) GB2374462B (ko)
HK (1) HK1046776B (ko)
WO (1) WO2001046989A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828654B2 (en) 2001-12-27 2004-12-07 Broadcom Corporation Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6809386B2 (en) * 2002-08-29 2004-10-26 Micron Technology, Inc. Cascode I/O driver with improved ESD operation
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
JP4046634B2 (ja) * 2003-04-08 2008-02-13 Ｎｅｃエレクトロニクス株式会社 電圧制御型容量素子及び半導体集積回路
KR100954021B1 (ko) * 2003-08-05 2010-04-20 엡슨 토요콤 가부시키가이샤 압전발진기
JP2005175003A (ja) * 2003-12-08 2005-06-30 Matsushita Electric Ind Co Ltd デカップリングコンデンサ及び半導体集積回路
DE102004006484A1 (de) * 2004-02-10 2005-08-25 Infineon Technologies Ag Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren
US7256438B2 (en) * 2004-06-08 2007-08-14 Saifun Semiconductors Ltd MOS capacitor with reduced parasitic capacitance
WO2006037376A1 (en) * 2004-10-06 2006-04-13 Freescale Semiconductor, Inc A varactor
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
JP2007027760A (ja) 2005-07-18 2007-02-01 Saifun Semiconductors Ltd 高密度不揮発性メモリアレイ及び製造方法
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US8116142B2 (en) * 2005-09-06 2012-02-14 Infineon Technologies Ag Method and circuit for erasing a non-volatile memory cell
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7358823B2 (en) * 2006-02-14 2008-04-15 International Business Machines Corporation Programmable capacitors and methods of using the same
US7477541B2 (en) * 2006-02-14 2009-01-13 International Business Machines Corporation Memory elements and methods of using the same
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7898013B2 (en) * 2007-01-01 2011-03-01 Sandisk Corporation Integrated circuits and methods with two types of decoupling capacitors
KR100907020B1 (ko) * 2008-02-25 2009-07-08 주식회사 하이닉스반도체 반도체 집적회로의 전원 공급 장치 및 이를 이용한 입력임피던스 제어 방법
FR2982707A1 (fr) * 2011-11-10 2013-05-17 St Microelectronics Sa Condensateur a transistor mos sur soi
KR102143520B1 (ko) * 2014-09-17 2020-08-11 삼성전자 주식회사 펌핑 캐패시터
US9837555B2 (en) 2015-04-15 2017-12-05 Futurewei Technologies, Inc. Apparatus and method for a low loss coupling capacitor
US10510906B2 (en) * 2016-07-01 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. MOS capacitor, semiconductor fabrication method and MOS capacitor circuit
JP7027176B2 (ja) * 2018-01-22 2022-03-01 ラピスセミコンダクタ株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154077A (ja) * 1983-02-23 1984-09-03 Clarion Co Ltd 可変容量素子
US5032892A (en) * 1988-05-31 1991-07-16 Micron Technology, Inc. Depletion mode chip decoupling capacitor
JPH0513680A (ja) * 1990-10-26 1993-01-22 Seiko Epson Corp 半導体装置
US5173835A (en) 1991-10-15 1992-12-22 Motorola, Inc. Voltage variable capacitor
US5341009A (en) * 1993-07-09 1994-08-23 Harris Corporation Fast charging MOS capacitor structure for high magnitude voltage of either positive or negative polarity
US5405790A (en) 1993-11-23 1995-04-11 Motorola, Inc. Method of forming a semiconductor structure having MOS, bipolar, and varactor devices
US5615096A (en) 1994-06-06 1997-03-25 Motorola, Inc. Direct current power supply conditioning circuit
JPH0883887A (ja) * 1994-09-14 1996-03-26 Nissan Motor Co Ltd 半導体保護装置
US5563779A (en) 1994-12-05 1996-10-08 Motorola, Inc. Method and apparatus for a regulated supply on an integrated circuit
US5883423A (en) * 1996-02-23 1999-03-16 National Semiconductor Corporation Decoupling capacitor for integrated circuit signal driver
JP2795259B2 (ja) * 1996-04-17 1998-09-10 日本電気株式会社 半導体装置およびその製造方法
US5962887A (en) 1996-06-18 1999-10-05 Micron Technology, Inc. Metal-oxide-semiconductor capacitor
JPH10107235A (ja) * 1996-09-27 1998-04-24 Hitachi Ltd ゲートアレーｌｓｉの構成方法とこれを用いた回路装置
JPH10163421A (ja) * 1996-11-29 1998-06-19 Sanyo Electric Co Ltd 半導体集積回路
JPH10256489A (ja) * 1997-03-14 1998-09-25 Mitsubishi Electric Corp 半導体装置
US5965912A (en) 1997-09-03 1999-10-12 Motorola, Inc. Variable capacitor and method for fabricating the same

Also Published As

Publication number Publication date
DE10085347B4 (de) 2009-04-09
GB2374462B (en) 2004-05-26
JP2004501501A (ja) 2004-01-15
GB2374462A (en) 2002-10-16
WO2001046989A2 (en) 2001-06-28
US20020140109A1 (en) 2002-10-03
HK1046776B (zh) 2004-12-03
KR20020089311A (ko) 2002-11-29
GB0215177D0 (en) 2002-08-07
DE10085347T1 (de) 2003-01-30
JP4954413B2 (ja) 2012-06-13
HK1046776A1 (en) 2003-01-24
WO2001046989A3 (en) 2002-05-10
US6828638B2 (en) 2004-12-07
AU3072601A (en) 2001-07-03

Similar Documents

Publication Publication Date Title
KR100532208B1 (ko) 얇은 게이트 산화물용 감결합 커패시터
KR100305254B1 (ko) 반도체장치
US7479418B2 (en) Methods of applying substrate bias to SOI CMOS circuits
US10026753B2 (en) Method for compensating for temperature effects in semiconductor device structures using a diode structure and a tunable resistor
US20050224898A1 (en) MOSFET with a thin gate insulating film
US9213415B2 (en) Reference voltage generator
TW335513B (en) Semiconductor component for high voltage
US4042945A (en) N-channel MOS transistor
US6590247B2 (en) MOS capacitor with wide voltage and frequency operating ranges
US20060017084A1 (en) Integrated semiconductor metal-insulator-semiconductor capacitor
US20020145173A1 (en) Low voltage transistors with increased breakdown voltage to substrate
US7816212B2 (en) Method of high voltage operation of a field effect transistor
US5602410A (en) Off-state gate-oxide field reduction in CMOS
US6180983B1 (en) High-voltage MOS transistor on a silicon on insulator wafer
US20050280084A1 (en) Semiconductor device
US6781168B1 (en) Semiconductor device
US6713815B2 (en) Semiconductor device with transistors that convert a voltage difference into a drain current difference
US20030203544A1 (en) CMOS transistor on thin silicon-on-insulator using accumulation as conduction mechanism
US6221707B1 (en) Method for fabricating a transistor having a variable threshold voltage
EP0534329A2 (en) Notched insulation gate static induction transistor integrated circuit
JPH07169847A (ja) Ｎａｎｄコンフィギュレーションの論理ゲート、及びドレンエクステンションを必要とする少数のｎｍｏｓトランジスタを有する高電圧ｃｍｏｓ回路
KR19980046982A (ko) 전력용 모스트랜지스터
JPH03792B2 (ko)
KR20010045060A (ko) 커패시턴스 특성 개선을 위한 공핍형 모오스 트랜지스터의구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee