KR100529607B1 - A method for manufacturing a semiconductor device using a shallow trench isolation - Google Patents

A method for manufacturing a semiconductor device using a shallow trench isolation Download PDF

Info

Publication number
KR100529607B1
KR100529607B1 KR10-2003-0077927A KR20030077927A KR100529607B1 KR 100529607 B1 KR100529607 B1 KR 100529607B1 KR 20030077927 A KR20030077927 A KR 20030077927A KR 100529607 B1 KR100529607 B1 KR 100529607B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
film
manufacturing
trench isolation
shallow trench
Prior art date
Application number
KR10-2003-0077927A
Other languages
Korean (ko)
Other versions
KR20050043139A (en
Inventor
김재승
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0077927A priority Critical patent/KR100529607B1/en
Publication of KR20050043139A publication Critical patent/KR20050043139A/en
Application granted granted Critical
Publication of KR100529607B1 publication Critical patent/KR100529607B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 얕은 트렌치 분리(STI) 구조를 가지는 반도체 소자에 있어서, 감광막 패터닝 시에 하부 유기 반사방지막(BARC)을 코팅한 후 건식 식각으로 반도체 소자의 트렌치를 형성하는 방법에 관한 것이다. 본 발명에 따른 STI를 이용한 반도체 소자의 제조 방법은, ⅰ) 반도체 기판 상에 패드 산화막과 질화막을 형성하는 단계; ⅱ) 상기 질화막 상부에 하부 반사방지막(Bottom AntiReflective Coating: BARC)을 형성하는 단계; ⅲ) 상기 코팅된 하부 반사방지막 상부에 감광막을 형성하고, 상기 감광막을 패터닝하여 마스크 패턴을 형성하는 단계; ⅳ) 상기 마스크 패턴을 마스크로 하여 상기 하부 반사방지막을 설정된 제1 공정 조건에 따라 건식 식각하는 단계; ⅴ) 상기 마스크 패턴을 마스크로 하여 상기 질화막을 설정된 제2 공정 조건에 따라 건식 식각하는 단계; 및 ⅵ) 상기 질화막이 식각된 부위에 노출되어 있는 상기 패드 산화막 및 실리콘 기판을 추가로 식각하여 트렌치(Trench)를 형성하는 단계;를 포함한다. 본 발명에 따르면, 전술한 건식 식각 공정의 세부 조건에 따라 질화막 상부의 BARC를 효율적으로 식각할 수 있고, 질화막 상단부의 라운드된 부위로 인해서 트렌치 분리막 형성시 보이드 발생을 억제시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a trench of a semiconductor device by dry etching after coating a lower organic antireflection film (BARC) during photoresist patterning in a semiconductor device having a shallow trench isolation (STI) structure. A method of manufacturing a semiconductor device using an STI according to the present invention includes the steps of: i) forming a pad oxide film and a nitride film on a semiconductor substrate; Ii) forming a bottom antireflective coating (BARC) on the nitride film; Iv) forming a photoresist film on the coated lower anti-reflection film, and patterning the photoresist to form a mask pattern; Iii) dry etching the lower anti-reflection film according to the first set of process conditions using the mask pattern as a mask; Iv) dry etching the nitride film according to a set second process condition using the mask pattern as a mask; And iii) further etching the pad oxide film and the silicon substrate exposed to the portion where the nitride film is etched to form a trench. According to the present invention, according to the detailed conditions of the dry etching process described above, it is possible to efficiently etch the BARC on the upper part of the nitride film, and to suppress the generation of voids when forming the trench separator due to the rounded portion of the upper part of the nitride film.

Description

얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법 {A method for manufacturing a semiconductor device using a shallow trench isolation}A method for manufacturing a semiconductor device using a shallow trench isolation

본 발명은 얕은 트렌치 분리(Shallow Trench Isolation: STI)를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로, STI 구조를 가지는 반도체 소자에 있어서, 감광막 패터닝 시에 하부 유기 반사방지막(Bottom AntiReflective Coating: 이하 'BARC')을 코팅한 후 건식 식각으로 반도체 소자의 트렌치를 형성하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device using shallow trench isolation (STI), and more particularly, to a semiconductor device having an STI structure, a bottom organic antireflective coating (Bottom AntiReflective Coating: Hereinafter, the present invention relates to a method of forming a trench in a semiconductor device by coating a 'BARC') and performing dry etching.

반도체 회로에서는 반도체 기판의 상부에 형성된 트랜지스터, 다이오드 및 저항 등의 여러 소자들을 전기적으로 분리할 필요가 있다. 또한, 반도체 소자의 고집적화가 진행됨에 따라, 소자 제조시 미세 패턴이 요구되어 왔고, 트랜지스터의 채널 길이와 소자 분리를 위한 필드 산화막의 폭 또한 줄어들게 되었다.In a semiconductor circuit, it is necessary to electrically isolate various elements such as transistors, diodes, and resistors formed on the semiconductor substrate. In addition, as the integration of semiconductor devices has progressed, fine patterns have been required in manufacturing devices, and the channel length of transistors and the width of field oxide films for device isolation have also been reduced.

이러한 소자 분리를 형성하기 위한 방법으로서 종래에는 실리콘 부분 산화법(LOCal Oxidation of Silicon; 이하 LOCOS라 한다)이 가장 많이 사용되어 왔다.As a method for forming such device isolation, a conventional LOCal Oxidation of Silicon (LOCOS) has been most commonly used.

상기 LOCOS 소자 분리는 실리콘 기판 상에 패드 산화막 및 질화막을 차례로 형성하는 단계, 상기 질화막을 패터닝하는 단계, 및 실리콘 기판을 선택적으로 산화시켜 필드 산화막을 형성하는 단계로 이루어지며, 이러한 LOCOS 소자 분리에 의하면, 실리콘 기판의 선택적 산화시 마스크로 사용되는 질화막 하부에서 패드 산화막의 측면으로 산소가 침투하면서 필드 산화막의 끝부분에 버즈 비크(bird's beak)가 발생하게 된다. 이러한 버즈 비크에 의해 필드 산화막이 버즈 비크의 길이만큼 액티브 영역으로 확장되기 때문에, 채널 길이가 짧아져서 문턱전압(threshold voltage)이 증가하는 소위 협채널 효과(short channel effect)가 유발되어 트랜지스터의 전기적 특성을 악화시킨다. 특히, 이러한 LOCOS 소자 분리는 채널 길이가 0.3㎛ 이하로 감소됨에 따라 액티브 영역 양측의 필드 산화막이 붙어버리는 펀치쓰루(punch-through)가 발생하여 액티브 영역의 폭이 정확하게 확보되지 않는 등 그 한계를 나타내었다.The LOCOS device isolation is performed by sequentially forming a pad oxide film and a nitride film on a silicon substrate, patterning the nitride film, and selectively oxidizing the silicon substrate to form a field oxide film. In the selective oxidation of the silicon substrate, a bird's beak is generated at the end of the field oxide layer as oxygen penetrates into the side of the pad oxide layer under the nitride layer used as a mask. Since the field oxide film is extended to the active region by the length of the buzz beak by such a buzz beak, a so-called short channel effect is generated in which the channel length is shortened and the threshold voltage is increased, resulting in the electrical characteristics of the transistor. Worsens. In particular, the LOCOS device isolation exhibits limitations such as a punch-through occurs in which field oxide films on both sides of the active region are stuck as the channel length is reduced to 0.3 μm or less, thereby not accurately securing the width of the active region. It was.

따라서 0.25㎛ 이하의 디자인-룰로 제조되는 최근의 반도체 제조 공정에서는 트렌치(trench) 소자 분리 방법이 거론되어 왔다. 즉, 반도체 기판을 부분적으로 식각하여 소자들 사이에 소정의 트렌치를 형성하여 소자 분리하는 트렌치 기법이 적용되고 있다.Therefore, trench device isolation methods have been discussed in recent semiconductor manufacturing processes manufactured with design rules of 0.25 mu m or less. That is, a trench technique of partially etching the semiconductor substrate to form a predetermined trench between the devices and separating the devices is applied.

최근에는 소자 분리시 실리콘 기판을 국부적으로 식각하여 트렌치를 형성한 후에 절연막(예를 들어, 산화막)을 증착하고, 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 공정에 의해 액티브 영역 위의 절연막을 식각하여 필드 영역에만 절연막이 잔존하도록 하는 얕은 트렌치 분리(STI) 기법이 주로 이용되고 있다. 특히, 트렌치의 깊이를 3㎛ 이하로 얕게 형성하는 STI 기법은, 현재 0.15㎛급 이하의 디자인룰까지 큰 문제없이 적용되고 있다.Recently, a silicon substrate is locally etched to form a trench at the time of device isolation, an insulating film (eg, an oxide film) is deposited, and an insulating film on the active region is etched by a chemical mechanical polishing (CMP) process. A shallow trench isolation (STI) technique is mainly used in which an insulating film remains only in the field region. In particular, the STI technique for forming the trench depth shallower than 3 µm has been applied to design rules of 0.15 µm or less without major problems.

이러한 STI 공정은 실리콘 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치 및 기판의 상부에 절연막을 증착하는 단계, 및 상기 절연막을 전면 식각(etch back) 또는 CMP 방법으로 식각하여 상기 트렌치의 내부를 절연막으로 충진(filling) 또는 매립하는 단계로 이루어진다. 현재는 트렌치를 충진하는 산화막으로 USG(undoped silicate glass), TEOS(tetra-ethyl-ortho-silicate) 및 HTO(high temperature oxide), 또는 이들의 조합을 사용하고 있다. 상기한 물질들은 산화 공정에 의해 형성되는 산화막(thermal oxide)에 비해 열 다발(heat budget)이 적고 쓰루풋(throughput)이 높은 반면에, 습식 식각율이 빠르다. 따라서 상기한 물질들로 채워진 트렌치 산화막이 표면으로 드러나게 되면, 후속 공정에서 감광막 스트립(strip)이나 플루오르화수소(HF) 습식 식각을 진행할 때 상기 트렌치 산화막이 액티브 영역보다 훨씬 빠르게 식각된다.The STI process may include forming a trench by etching a silicon substrate to a predetermined depth, depositing an insulating layer on the trench and the substrate, and etching the insulating layer by etching the entire surface by a back etching or a CMP method. Filling or filling the inside with an insulating film. Currently, undoped silicate glass (USG), tetra-ethyl-ortho-silicate (TEOS), high temperature oxide (HTO), or a combination thereof is used as an oxide film to fill a trench. The above materials have a lower heat budget and a higher throughput than the thermal oxide formed by the oxidation process, while the wet etching rate is fast. Therefore, when the trench oxide layer filled with the above materials is exposed to the surface, the trench oxide layer is etched much faster than the active region when the photoresist strip or hydrogen fluoride (HF) wet etching is performed in a subsequent process.

이하, 도 1a 내지 도 1d를 참조하여, 종래 기술에 따른 STI 기법을 이용한 소자 분리막의 형성 과정을 구체적으로 설명한다.Hereinafter, a process of forming a device isolation layer using the STI technique according to the prior art will be described in detail with reference to FIGS. 1A to 1D.

도 1a 내지 도 1g는 종래 기술에 따른 STI 기법을 이용한 반도체 소자 분리 과정을 도시한 도면들이다.1A to 1G are diagrams illustrating a semiconductor device isolation process using the STI technique according to the prior art.

도 1a에 도시한 바와 같이, 실리콘 기판(11) 상에 열산화막 재질의 패드 산화막(Pad Film; 13)과 질화막(15)을 순차적으로 형성한다.As shown in FIG. 1A, a pad oxide film 13 and a nitride film 15 made of a thermal oxide film are sequentially formed on the silicon substrate 11.

다음에, 패드 산화막(13) 및 질화막(15) 상에 감광막(Photo Resist: PR)(17)을 도포하고(도 1b 참조), 소자 분리 영역의 상측만 제거되도록 상기 감광막(17)을 노광 및 현상한다(도 1c 참조).Next, a photoresist (PR) 17 is applied on the pad oxide film 13 and the nitride film 15 (see FIG. 1B), and the photoresist film 17 is exposed and removed so that only the upper side of the device isolation region is removed. Develop (see FIG. 1C).

이후, 선택적으로 노광 및 현상이 완료된 상기 감광막(17')을 마스크로 하여 상기 질화막(15), 패드 산화막(13) 및 실리콘 기판(11)을 건식 식각 방법으로 식각하여 트렌치(A)를 형성한다(도 1d 참조). 이와 같이 형성된 트렌치(A)는 얕은 트렌치 분리(STI) 소자를 형성하기 위한 것이다.Thereafter, the trench A is formed by etching the nitride film 15, the pad oxide film 13, and the silicon substrate 11 by a dry etching method using the photosensitive film 17 ′, which has been selectively exposed and developed, as a mask. (See FIG. 1D). The trench A thus formed is for forming a shallow trench isolation (STI) element.

그러나 종래 기술에 따른 STI 기법을 이용한 소자 분리막의 형성 기술은 상기 질화막의 반사(Reflectance) 특성 때문에 패턴 브리지(Pattern Bridge), 디스컴(Descum) 및 CD 균일성(Critical Dimension Uniformity) 등의 문제를 발생시킨다는 문제점이 있다.However, the technology of forming a device isolation layer using the STI technique according to the related art causes problems such as pattern bridge, descum, and CD uniform dimension uniformity due to reflection characteristics of the nitride layer. There is a problem.

상기 문제점을 해결하기 위한 본 발명의 목적은 질화막 상단부에 라운드를 주어 반도체 소자의 트렌치 분리막 형성시 보이드 발생을 억제할 수 있는 STI를 이용한 반도체 소자의 제조 방법을 제공하기 위한 것이다.An object of the present invention for solving the above problems is to provide a method for manufacturing a semiconductor device using the STI that can give a round to the upper end of the nitride film to suppress the generation of voids when forming the trench isolation film of the semiconductor device.

상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 얕은 트렌치 분리(Shallow Trench Isolation: STI)를 이용한 반도체 소자의 제조 방법은,As a means for achieving the above object, a method of manufacturing a semiconductor device using the shallow trench isolation (Shallow Trench Isolation: STI) according to the present invention,

ⅰ) 반도체 기판 상에 패드 산화막과 질화막을 형성하는 단계;Iii) forming a pad oxide film and a nitride film on the semiconductor substrate;

ⅱ) 상기 질화막 상부에 하부 반사방지막(Bottom AntiReflective Coating: BARC)을 형성하는 단계;Ii) forming a bottom antireflective coating (BARC) on the nitride film;

ⅲ) 상기 코팅된 하부 반사방지막 상부에 감광막을 형성하고, 상기 감광막을 패터닝하여 마스크 패턴을 형성하는 단계;Iv) forming a photoresist film on the coated lower anti-reflection film, and patterning the photoresist to form a mask pattern;

ⅳ) 상기 마스크 패턴을 마스크로 하여 상기 하부 반사방지막을 설정된 제1 공정 조건에 따라 건식 식각하는 단계;Iii) dry etching the lower anti-reflection film according to the first set of process conditions using the mask pattern as a mask;

ⅴ) 상기 마스크 패턴을 마스크로 하여 상기 질화막을 설정된 제2 공정 조건에 따라 건식 식각하는 단계; 및Iv) dry etching the nitride film according to a set second process condition using the mask pattern as a mask; And

ⅵ) 상기 질화막이 식각된 부위에 노출되어 있는 상기 패드 산화막 및 실리콘 기판을 추가로 식각하여 트렌치(Trench)를 형성하는 단계;Iii) further etching the pad oxide layer and the silicon substrate exposed to the portion where the nitride layer is etched to form a trench;

를 포함한다.It includes.

여기서, 상기 하부 반사방지막과 감광막은 400~700Å 및 4000~5000Å 정도의 두께로 각각 코팅하는 것이 바람직하다.Here, the lower anti-reflection film and the photosensitive film are preferably coated with a thickness of about 400 ~ 700 Å and 4000 ~ 5000 각각 respectively.

그리고, 상기 하부 반사방지막의 식각은 30 내지 60 mTorr의 압력을 유지하면서, 300 내지 500 Watt의 고주파 전력(RF Power)을 이용하여 건식 식각하는 것이 바람직하다.In addition, the etching of the lower anti-reflection film is preferably dry etching using high frequency power (RF Power) of 300 to 500 Watt while maintaining a pressure of 30 to 60 mTorr.

여기서, 상기 CHF3은 10 내지 50 sccm, 상기 CF4는 30 내지 60 sccm, 그리고 상기 O2는 5 내지 15 sccm으로 주입되는 것이 바람직하다.Here, the CHF 3 is 10 to 50 sccm, the CF 4 is 30 to 60 sccm, and the O 2 is preferably injected at 5 to 15 sccm.

그리고, 상기 하부 반사방지막의 식각 종료점(End Point)을 추적하기 위하여 OES(Optical Emission System) 장비를 사용하여 4000~5000Å 정도의 파장을 모니터링(monitoring)한다.In order to track an etch end point of the lower anti-reflection film, a wavelength of about 4000˜5000 장비 is monitored by using an optical emission system (OES) device.

한편, 상기 질화막은 30 내지 60 mTorr의 압력을 유지하면서, 200 내지 300 Watt의 고주파 전력을 이용하여 건식 식각하는 것이 바람직하다.On the other hand, the nitride film is preferably dry etching using a high frequency power of 200 to 300 Watt while maintaining a pressure of 30 to 60 mTorr.

여기서, 상기 질화막은 CHF3, Ar 및 O2를 반응 가스를 주입하여 건식 식각하는 것이 바람직하며, 상기 CHF3은 40 내지 80 sccm, 상기 Ar은 5 내지 50 sccm, 그리고 상기 O2는 3 내지 10 sccm이 주입하는 것이 바람직하다.Here, the nitride film is preferably dry etching by injecting a reaction gas of CHF 3 , Ar and O 2 , the CHF 3 is 40 to 80 sccm, the Ar is 5 to 50 sccm, and the O 2 is 3 to 10 sccm is preferably injected.

그리고, 상기 질화막의 식각 종료점을 추적하기 위하여 OES 장비를 사용하여 3700~3900Å 정도의 파장을 모니터링한다.And, in order to track the end point of etching of the nitride film using the OES equipment to monitor the wavelength of about 3700 ~ 3900Å.

여기서, 상기 ⅵ) 단계의 추가 식각은 상기 ⅴ) 단계의 식각보다 약 50~100 % 정도 추가로 식각할 수 있다.Here, the additional etching of the step iii) may be additionally etched by about 50 to 100% than the etching of the iii) step.

본 발명에 따르면, 전술한 건식 식각 공정의 세부 조건에 따라 상기 질화막 상부의 BARC를 효율적으로 식각할 수 있고, 질화막의 라운드된 부위로 인해서 반도체 소자의 트렌치 분리막 형성시 보이드 발생을 억제시킬 수 있다.According to the present invention, according to the detailed conditions of the dry etching process described above, it is possible to efficiently etch the BARC on the nitride film, and due to the rounded portion of the nitride film, it is possible to suppress the generation of voids when forming the trench separator of the semiconductor device.

이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 얕은 트렌치 분리(STI)를 이용한 반도체 소자의 제조 방법을 상세히 설명한다.Hereinafter, a method of manufacturing a semiconductor device using shallow trench isolation (STI) according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

전술한 종래 기술의 문제점을 개선하기 위해, 최근 빛의 반사를 막는 하부 반사방지막인 BARC(Bottom AntiReflective Coating: BARC)를 도포한 후 패터닝하는 방법 등이 사용되고 있는데, 본 발명은 전술한 질화막 위에 BARC를 도포한 후에 웨이퍼를 건식 식각하는 식각 조건을 제시한다.In order to improve the above-described problems of the prior art, a method of applying a pattern after applying BARC (Bottom AntiReflective Coating: BARC), which is a lower anti-reflection film, which prevents reflection of light, is used. Etching conditions for dry etching the wafer after application are presented.

도 2a 내지 도 2g는 본 발명에 따른 STI를 이용한 반도체 소자의 제조 공정을 나타내는 도면들이다.2A to 2G are views illustrating a manufacturing process of a semiconductor device using an STI according to the present invention.

먼저, 실리콘 기판(21) 위에 100~200Å의 패드 산화막(23)을 성장시키고, 그 상부에 1000~2000Å 정도의 질화막(25)을 성장시킨다(도 2a 참조). 이후에, 400~700Å 정도로 BARC를 형성한다(도 2b 참조). 다음으로, 상기 BARC(27) 상부에 4000~5000Å 정도의 감광막(29)을 코팅하고(도 2c 참조), 이후 상기 감광막(29)을 패터닝하여 마스크 패턴(29')을 형성한다(도 2d 참조).First, a 100-200 kPa pad oxide film 23 is grown on the silicon substrate 21, and a nitride film 25 of about 1000-2000 kPa is grown thereon (see FIG. 2A). Thereafter, BARC is formed on the order of 400 to 700 m 3 (see FIG. 2B). Next, the photoresist film 29 having a thickness of about 4000 to 5000 m is coated on the BARC 27 (see FIG. 2C), and then the photoresist film 29 is patterned to form a mask pattern 29 ′ (see FIG. 2D). ).

이어서, 다음과 같은 제1 공정 조건을 이용하여 BARC(27)를 식각한다(도 2e 참조).Subsequently, BARC 27 is etched using the following first process conditions (see FIG. 2E).

즉, 30 내지 60 mTorr의 압력을 유지하면서 300 내지 500 Watt의 고주파 전력(RF Power)을 이용하여 식각을 실시한다. 이때, 반응 가스로는 10 내지 50 sccm의 CHF3과 30 내지 60 sccm의 CF4, 그리고 5 내지 15 sccm의 O2를 주입하여 식각한다. 그리고, 상기 BARC(27)의 식각 종료점(End Point)을 추적하기 위하여 OES(Optical Emission System) 장비를 사용하여 4000~5000Å 정도의 파장을 모니터링(monitoring)한다. 여기서, 도면부호 B는 상기 BARC(27')가 식각된 부위를 나타낸다.That is, etching is performed using a high frequency power (RF Power) of 300 to 500 Watt while maintaining a pressure of 30 to 60 mTorr. In this case, 10 to 50 sccm of CHF 3 , 30 to 60 sccm of CF 4 , and 5 to 15 sccm of O 2 are injected into the reaction gas. In order to track an end point of the BARC 27, a wavelength of about 4000˜5000 μm is monitored using an optical emission system (OES) device. Here, reference numeral B denotes a portion where the BARC 27 'is etched.

다음으로, 제2 공정 조건을 이용하여 상기 질화막(25)을 식각한다(도 2f 참조). 이때, 상기 질화막(25)의 식각은 30 내지 60 mTorr의 압력을 유지하면서, 200 내지 300 Watt의 고주파 전력을 이용하여 식각을 실시한다. 또한, 반응 가스로는 40 내지 80 sccm의 CHF3, 50 내지 50 sccm의 Ar, 그리고 3 내지 10 sccm O2를 주입하여 식각한다. 이때, 상기 질화막(25)의 식각 종료점을 추적하기 위하여 OES 장비를 사용하여 3700~3900Å 정도의 파장을 모니터링한다. 여기서, 도면부호 25'는 식각이 완료된 후의 질화막을 나타내며, 도면부호 C는 상기 질화막(25')이 식각된 부위를 나타낸다.Next, the nitride film 25 is etched using a second process condition (see FIG. 2F). At this time, the etching of the nitride film 25 is performed using a high frequency power of 200 to 300 Watt while maintaining a pressure of 30 to 60 mTorr. In addition, 40 to 80 sccm of CHF 3 , 50 to 50 sccm of Ar, and 3 to 10 sccm O 2 are injected into the reaction gas. At this time, in order to track the end point of the etching of the nitride film 25 using the OES equipment to monitor the wavelength of about 3700 ~ 3900Å. Here, reference numeral 25 'denotes a nitride film after etching is completed, and reference numeral C denotes a portion where the nitride film 25' is etched.

이어서, 상기 패드 산화막(23') 및 실리콘 기판(21')이 드러나는 시점에서 약 50~100 % 정도의 식각을 추가로 실시한다(도 2g 참조). 여기서, 도면부호 D는 추가 식각이 이루어져 형성된 트렌치를 나타낸다.Subsequently, at a time when the pad oxide layer 23 'and the silicon substrate 21' are exposed, an etching of about 50 to 100% is additionally performed (see FIG. 2G). Here, reference numeral D denotes a trench formed by further etching.

전술한 식각 방법을 사용할 경우, 상기 BARC(27) 식각 이후에 상기 질화막 식각 단계로 진행할 때, 상기 질화막(27') 상단부 모서리 부분에 추가로 식각이 이루어져 라운드(Round)가 형성된다.In the etching method described above, when the nitride film etching step is performed after the BARC 27 is etched, etching is further performed on the upper edge portion of the nitride film 27 ′ to form a round.

도 3은 본 발명에 따른 BARC 식각시 질화막 상단부에 라운드가 형성된 것을 보여주는 사진으로서, 도면부호 E는 질화막 상단부에 상기 라운드가 형성된 것을 보여준다.3 is a photograph showing that a round is formed in the upper end of the nitride film during BARC etching according to the present invention, reference E shows that the round is formed in the upper end of the nitride film.

결국, 전술한 건식 식각 공정의 세부 조건은 상기 질화막 상부의 BARC를 효율적으로 식각할 수 있고, 상기 질화막의 라운드된 부위로 인해서 반도체 소자의 트렌치 분리막 형성시 보이드(Void) 발생을 억제시킬 수 있게 된다.As a result, the detailed conditions of the above-described dry etching process can efficiently etch the BARC on the nitride film, and can suppress the generation of voids during the trench isolation of the semiconductor device due to the rounded portions of the nitride film. .

위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다.While the invention has been described above, these examples are intended to illustrate rather than limit this invention. It will be apparent to those skilled in the art that various changes, modifications, or adjustments to the above embodiments are possible without departing from the technical details of the present invention.

본 발명에 따른 STI를 이용한 반도체 소자의 제조 방법은 질화막 상단부에 라운드를 주어 반도체 소자의 트렌치 분리막 형성시 발생할 수 있는 보이드를 억제할 수 있다.In the method of manufacturing a semiconductor device using the STI according to the present invention, the upper portion of the nitride film may be rounded to suppress voids that may occur when forming the trench isolation layer of the semiconductor device.

도 1a 내지 도 1d는 종래 기술에 따른 STI를 이용한 소자 분리막 형성 공정을 나타내는 도면들이다.1A to 1D are diagrams illustrating a device isolation layer forming process using STI according to the prior art.

도 2a 내지 도 2g는 본 발명에 따른 STI를 이용한 반도체 소자의 제조 공정을 나타내는 도면들이다.2A to 2G are views illustrating a manufacturing process of a semiconductor device using an STI according to the present invention.

도 3은 본 발명에 따른 BARC 필름 식각시 질화막 상단부에 라운드(round)가 형성된 것을 보여주는 사진이다.Figure 3 is a photograph showing that a round (round) is formed in the upper portion of the nitride film during BARC film etching according to the present invention.

Claims (10)

얕은 트렌치 분리(Shallow Trench Isolation: STI)를 이용하여 반도체 소자를 제조하는 방법에 있어서,In the method for manufacturing a semiconductor device by using shallow trench isolation (STI), ⅰ) 반도체 기판 상에 패드 산화막과 질화막을 형성하는 단계; Iii) forming a pad oxide film and a nitride film on the semiconductor substrate; ⅱ) 상기 질화막 상부에 하부 반사방지막(Bottom AntiReflective Coating: BARC)을 형성하는 단계;Ii) forming a bottom antireflective coating (BARC) on the nitride film; ⅲ) 상기 하부 반사방지막 필름 상부에 감광막을 형성하고, 상기 감광막을 패터닝하여 마스크 패턴을 형성하는 단계;Iv) forming a photoresist film on the lower anti-reflection film and patterning the photoresist to form a mask pattern; ⅳ) 상기 마스크 패턴을 마스크로 하여 상기 하부 반사방지막을 CHF3, CF4 및 O2로 이루어지는 반응 가스, 30 내지 60 mTorr의 압력, 300 내지 500 Watt의 고주파 전력으로 설정된 제1 공정 조건에 따라 건식 식각하는 단계;Iii) Drying the lower anti-reflection film according to the first process conditions set to the reaction gas consisting of CHF 3 , CF 4 and O 2 , a pressure of 30 to 60 mTorr, and a high frequency power of 300 to 500 Watt using the mask pattern as a mask. Etching; ⅴ) 상기 마스크 패턴을 마스크로 하여 상기 질화막을 CHF3, Ar 및 O2로 이루어지는 반응 가스, 30 내지 60 mTorr의 압력, 200 내지 300 Watt의 고주파 전력으로 설정된 제2 공정 조건에 따라 건식 식각하는 단계; 및Iii) dry etching the nitride film according to a second process condition set to a reaction gas consisting of CHF 3 , Ar and O 2 , a pressure of 30 to 60 mTorr, and a high frequency power of 200 to 300 Watt using the mask pattern as a mask ; And ⅵ) 상기 질화막이 식각된 부위에 노출되어 있는 상기 패드 산화막 및 실리콘 기판을 추가로 식각하여 트렌치(Trench)를 형성하는 단계;Iii) further etching the pad oxide layer and the silicon substrate exposed to the portion where the nitride layer is etched to form a trench; 를 포함하는 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device using a shallow trench isolation comprising a. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 제1 공정 조건에서 상기 CHF3은 10 내지 50 sccm, 상기 CF4는 30 내지 60 sccm, 그리고 상기 O2는 5 내지 15 sccm으로 주입하는 것을 특징으로 하는 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법.CHF 3 is 10 to 50 sccm, CF 4 is 30 to 60 sccm, and O 2 is 5 to 15 sccm under the first process conditions, the method of manufacturing a semiconductor device using a shallow trench isolation. . 제 3항에 있어서, 상기 ⅳ) 단계의 하부 반사방지막의 식각 종료점(End Point)을 추적하기 위하여 OES(Optical Emission System) 장비를 사용하여 4000~5000Å 정도의 파장을 모니터링(monitoring)하는 것을 특징으로 하는 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법.The method of claim 3, wherein the wavelength of about 4000 to 5000 GHz is monitored by using an optical emission system (OES) to track an etch end point of the lower anti-reflection film in the step iii). A method of manufacturing a semiconductor device using shallow trench isolation. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 제 2공정 조건에서 상기 CHF3은 40 내지 80 sccm, 상기 Ar은 5 내지 50 sccm, 그리고 상기 O2는 3 내지 10 sccm으로 주입하는 것을 특징으로 하는 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법.In the second process conditions, CHF 3 is 40 to 80 sccm, Ar is 5 to 50 sccm, and O 2 is a method of manufacturing a semiconductor device using a shallow trench isolation, characterized in that the injection. 제 6항에 있어서,The method of claim 6, 상기 ⅴ) 단계의 질화막의 식각 종료점을 추적하기 위하여 OES 장비를 사용하여 3700~3900Å 정도의 파장을 모니터링하는 것을 특징으로 하는 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법.Method of manufacturing a semiconductor device using a shallow trench isolation characterized in that for monitoring the end point of the etching of the nitride film of step iii) using the OES equipment to monitor the wavelength of about 3700 ~ 3900Å. 제 6항에 있어서,The method of claim 6, 상기 ⅵ) 단계의 추가 식각은 상기 ⅴ) 단계의 식각보다 약 50~100 % 정도를 추가로 식각하는 것을 특징으로 하는 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법.The additional etching of the step iii) is about 50 to 100% more than the etching of the iii) step further etching method of manufacturing a semiconductor device using a shallow trench isolation. 제 6항에 있어서,The method of claim 6, 상기 하부 반사방지막은 400~700Å 정도로 형성하는 것을 특징으로 하는 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법.The lower anti-reflection film is a semiconductor device manufacturing method using a shallow trench isolation, characterized in that formed to about 400 ~ 700Å. 제 6항에 있어서, The method of claim 6, 상기 감광막은 4000~5000Å 정도로 형성하는 것을 특징으로 하는 얕은 트렌치 분리를 이용한 반도체 소자의 제조 방법.The method of manufacturing a semiconductor device using shallow trench isolation, characterized in that the photosensitive film is formed to about 4000 ~ 5000Å.
KR10-2003-0077927A 2003-11-05 2003-11-05 A method for manufacturing a semiconductor device using a shallow trench isolation KR100529607B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0077927A KR100529607B1 (en) 2003-11-05 2003-11-05 A method for manufacturing a semiconductor device using a shallow trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0077927A KR100529607B1 (en) 2003-11-05 2003-11-05 A method for manufacturing a semiconductor device using a shallow trench isolation

Publications (2)

Publication Number Publication Date
KR20050043139A KR20050043139A (en) 2005-05-11
KR100529607B1 true KR100529607B1 (en) 2005-11-17

Family

ID=37243926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0077927A KR100529607B1 (en) 2003-11-05 2003-11-05 A method for manufacturing a semiconductor device using a shallow trench isolation

Country Status (1)

Country Link
KR (1) KR100529607B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626743B1 (en) 2004-07-29 2006-09-25 주식회사 하이닉스반도체 Forming method of pattern in semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044928A (en) * 1998-12-30 2000-07-15 김영환 Method for forming trench of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044928A (en) * 1998-12-30 2000-07-15 김영환 Method for forming trench of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626743B1 (en) 2004-07-29 2006-09-25 주식회사 하이닉스반도체 Forming method of pattern in semiconductor device

Also Published As

Publication number Publication date
KR20050043139A (en) 2005-05-11

Similar Documents

Publication Publication Date Title
US6140242A (en) Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US6249035B1 (en) LOCOS mask for suppression of narrow space field oxide thinning and oxide punch through effect
US7732337B2 (en) Method for manufacturing the shallow trench isolation structure
US20020168834A1 (en) Method for fabricating shallow rench isolation structure
KR100529607B1 (en) A method for manufacturing a semiconductor device using a shallow trench isolation
KR100442852B1 (en) Method for forming trench isolation region to embody isolation region proper for high integrated semiconductor device
KR100545173B1 (en) A method for manufacturing a semiconductor device using a shallow trench isolation
US5858860A (en) Methods of fabricating field isolated semiconductor devices including step reducing regions
US20040147135A1 (en) Method of fabricating shallow trench isolation structure
KR100315442B1 (en) Shallow trench manufacture method for isolating semiconductor devices
US20020137305A1 (en) Fabrication method of shallow trench isolation
KR100478266B1 (en) Isolation method in a semiconductor manufacturing device
KR100518648B1 (en) Method For Manufacturing Semiconductor Devices
KR100521448B1 (en) Method for fabricating the trench isolation in semiconductor device
KR100545211B1 (en) A method for forming an isolation layer of a semiconductor device
KR100290466B1 (en) Method of manufacturing a semiconductor device
KR20010005210A (en) Method for shallow trench isolation
KR20000051689A (en) Shallow trench manufacturing method for isolating semiconductor devices
KR20010011197A (en) Method for shallow trench isolation
KR100604587B1 (en) Method of manufacturing a semiconductor device
KR100525104B1 (en) method for forming an isolation in a semiconductor device
KR100312983B1 (en) A method for forming isolation layer in semiconductor device
KR100344764B1 (en) Method of isolating semiconductor device
KR100244297B1 (en) Method of forming an isolation film of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee