KR100524929B1 - 부하 제어 신호 발생회로 - Google Patents

부하 제어 신호 발생회로 Download PDF

Info

Publication number
KR100524929B1
KR100524929B1 KR10-1999-0041774A KR19990041774A KR100524929B1 KR 100524929 B1 KR100524929 B1 KR 100524929B1 KR 19990041774 A KR19990041774 A KR 19990041774A KR 100524929 B1 KR100524929 B1 KR 100524929B1
Authority
KR
South Korea
Prior art keywords
signal
load
control signal
load control
mode selection
Prior art date
Application number
KR10-1999-0041774A
Other languages
English (en)
Other versions
KR20010029135A (ko
Inventor
최창주
김상철
정영희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0041774A priority Critical patent/KR100524929B1/ko
Publication of KR20010029135A publication Critical patent/KR20010029135A/ko
Application granted granted Critical
Publication of KR100524929B1 publication Critical patent/KR100524929B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)

Abstract

신호 전송라인에 접속되는 부하를 제어하는 부하 제어 신호를 발생하는 부하 제어 신호 발생 회로가 개시된다. 본 발명의 부하 제어 신호 발생 회로는 소정의 전압 레벨 이상의 전원 신호에 의하여, 부하 인에이블 신호를 발생하는 부하 인에이블부; 입력되는 구동 신호들의 조합에 의하여, 모드 선택 신호를 발생하는 모드 선택 신호 발생부; 및 부하 인에이블 신호 및 모드 선택 신호에 의하여 인에이블되고, 외부에서 입력되는 소정의 어드레스 신호에 응답하는 상기 부하 제어 신호를 발생하는 부하 제어 신호 발생부를 구비한다. 본 발명의 부하 제어 신호 발생 회로에 의하여, 신호 전송라인에 접속되는 부하를 패키지 상태에서고 제어가능하여, 각 신호들간의 스큐(SKEW)를 최소화할 수 있다.

Description

부하 제어 신호 발생 회로{Loading control signal generating circuit}
본 발명은 반도체 장치에 관한 것으로서, 특히 신호 전송라인에 접속되는 부하를 제어하는 부하 제어 신호를 발생하는 부하 제어 신호 발생 회로에 관한 것이다.
대부분의 반도체 집적회로의 집적회로는 신호 전송회로를 사용한다. 그런데, 신호 전송 회로에 의한 지연 시간은 공정조건, 온도, 습도 등에 의하여 변화할 수 있다. 그리고, 반도체 장치의 사용자들은, 패키지를 완료한 후에도, 지연 시간을 외부에서 제어할 수 있는 신호 전송 회로를 요구한다.
도 1은 기존의 클락 구동 회로를 나타내는 도면이다. A, B, C 블락을 구동하는 신호로는 하나의 클락 신호(MCLK)가 사용된다. 도 1에 도시된 회로에서는, A 블락만이 동작되고 B 와 C 블락은 동작되지 않는 모드에서도, B 와 C 블락에 전류가 공급된다. 따라서, 불필요한 전류의 소모가 발생된다. 이와 같이, 불필요한 전류의 소모를 감소시키기 위한 클락 구동 회로가 도 2에 나타난다. 도 2에 도시된 클락 구동 회로는 동작 모드에 따라서 서로 다른 클락 신호에 의하여 인에이블되므로, 불필요한 전류 소모를 방지할 수 있다. 그러나, 도 2에 도시된 회로에서는, 각 클락 신호들간에 스큐(SKEW)가 발생되는 단점이 있다. 이와 같은 스큐를 최소할 수 있는 기술이, 본 출원인이 대한민국 특허청에 이미 출원한 출원번호 1999년 제15892호에 기재되어 있다. 도 3은 스큐를 최소화하는 기술이 적용되는 신호 전송 회로의 예이다. 도 3의 회로에서는 부하 제어 신호들(PM1, PM2)의 논리 상태에 의하여, 신호 전송 라인의 부하가 조절된다. 즉, 부하 제어 신호(PM1)가 "하이"로 되는 경우, 모스 트랜지스터(31)는 캐패시터로서 작용하여 신호 전송 라인을 통하여 전송되는 지연시간을 증가시킨다. 그리고, 이러한 부하 제어 신호들(PM1, PM2)은 내부 회로에 의하여 생성될 수도 있다.
그러므로, 이러한 부하 제어 신호들을 생성하는 구체적인 회로가 요구된다.
본 발명의 목적은 신호 전송라인에 접속되는 부하를 제어하는 부하 제어 신호를 발생하는 부하 제어 신호 발생 회로를 제공하는 것이다.
상기와 같은 발명이 이루고자 하는 기술적 과제를 달성하기 위한 본 발명은 신호 전송라인에 접속되는 부하를 제어하는 부하 제어 신호를 발생하는 부하 제어 신호 발생 회로에 관한 것이다. 본 발명의 부하 제어 신호 발생 회로는 소정의 전압 레벨 이상의 전원 신호에 의하여, 부하 인에이블 신호를 발생하는 부하 인에이블부; 입력되는 구동 신호들의 조합에 의하여, 모드 선택 신호를 발생하는 모드 선택 신호 발생부; 및 상기 부하 인에이블 신호 및 상기 모드 선택 신호에 의하여 인에이블되고, 외부에서 입력되는 소정의 어드레스 신호에 응답하는 상기 부하 제어 신호를 발생하는 부하 제어 신호 발생부를 구비한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 대하여 동일한 참조 부호는 동일한 부재임을 나타낸다.
도 4는 본 발명의 일실시예에 따른 부하 제어 신호 발생 회로를 나타내는 도면이다. 바람직한 실시예에 의한 부하 제어 신호 발생 회로는 부하 인에이블부(401), 모드 선택 신호 발생부(403) 및 부하 제어 신호 발생부(405)를 구비한다.
부하 인에이블부(401)는 입력되는 전원 신호(VPOW)의 전압 레벨이 "하이"의 논리 상태일 때의 전압 레벨보다도 일정한 크기의 전압 레벨 이상일 때, 활성하는 부하 인에이블 신호(PSVA)를 발생한다.
모드 선택 신호 발생부(403)는 구동 신호들(PR, PC, PW)을 입력하고, 이들의 조합에 의하여, 모드 선택 신호(PMODE)를 발생한다. 여기서, 구동 신호(PR)는 로우(row) 계열의 억세스를 지시하는 라스(/RAS)의 활성에 응답하여 일정한 폭으로 활성하는 신호이다. 구동 신호(PC)는 칼럼(column) 계열의 억세스를 지시하는 카스(/CAS)의 활성에 응답하여 일정한 폭으로 활성하는 신호이다. 그리고, 구동 신호(PW)는 기입 명령을 나타내는 기입 인에이블 신호(/WE)의 활성에 응답하여 일정한 폭으로 활성하는 신호이다.
부하 제어 신호 발생부(405)는 부하 인에이블 신호(PSVA) 및 모드 선택 신호(PMODE)에 의하여 인에이블된다. 그리고, 부하 제어 신호 발생부(405)는 어드레스 신호(A0, A1)에 응답하여, 부하 제어 신호(PM1, PM2)를 활성시키다.
도 5는 도 4의 부하 인에이블부(401)를 구체적으로 나타내는 도면이다. 부하 인에이블부(401)는 입력 패드(501), 다수개의 피모스 트랜지스터들(503,505,507) 및 앤모스 트랜지스터(509)를 구비한다.
입력 패드(501)는 전원 신호(VPOW)를 수신한다. 피모스 트랜지스터들(503,505,507)은 전원 신호(VPOW)와 부하 인에이블 신호(PSVA) 사이에 직렬로 형성된다. 그리고 피모스 트랜지스터들(505,507)은 다이오드를 구현한다. 앤모스 트랜지스터(509)는 접지 전압(VSS) 및 부하 인에이블 신호(PSVA)와 각각 접속되는 2개의 접합을 가진다. 그리고, 앤모스 트랜지스터(509)는 전원 전압(VCC)에 의하여 게이팅된다.
따라서, 부하 인에이블 신호(PSVA)의 전압 레벨은 피모스 트랜지스터들(503,505,507)과 앤모스 트랜지스터(509)의 컨덕턴스(conductance) 비에 의하여 결정된다. 그러므로, 부하 인에이블 신호(PSVA)의 논리 상태가 "하이"로 되기 위한 전원 신호(VPOW)의 전압은 전원 전압(VCC) 보다도 최소한 2Vt(여기서, Vt는 피모스 트랜지스터의 문턱 전압의 절대값) 이상 높은 전압이다.
도 6은 도 4의 모드 선택 신호 발생부(403)를 구체적으로 나타내는 도면이다. 모드 선택 신호 발생부(403)는 제1 래치 회로(601), 논리곱 회로(603), 낸드(NAND) 게이트(605) 및 제2 래치 회로(607)를 구비한다.
제1 래치 회로(601)는 구동 신호(PR)와 구동 신호(PC)를 각각 하나의 입력 신호로 하고 크로스 커플(cross-couple)된 2개의 낸드 게이트(601a, 601b)를 구비한다. 논리곱 회로(603)는 구동 신호들(PW, PC)을 논리곱하여 출력한다. 낸드(NAND) 게이트(605)는 제1 래치 회로(601)의 출력 신호(N602) 및 논리곱 회로(603)의 출력 신호(N604)를 논리곱 반전하여 출력한다. 제2 래치 회로(601)는 2개의 낸드 게이트들(607a, 607b)과 인버터(607c)로 구성된다. 2개의 낸드 게이트들(607a, 607b)은 낸드(NAND) 게이트(605)의 출력 신호(N606)와 구동 신호(PR)를 각각 하나의 입력 신호로 하고 크로스 커플된다. 그리고 인버터(607c)는 낸드 게이트(607c)의 출력 신호를 반전하여 모드 신택 신호(PMODE)로서 발생한다.
도 7은 구동 신호들에 대한 모드 선택 신호의 타이밍도이다. 이를 참조하여, 구동 신호들(PR, PC, PW)에 대한 모드 선택 신호(PMODE)의 동작을 설명하면, 다음과 같다.
먼저, 기입 인에이블 신호(/WE)가 활성되어, 구동 신호(PW)가 "하이"로 되는 T1 구간에 대하여 기술한다. 이때, 라스(/RAS) 보다도 카스(/CAS)가 앞서 활성하면, 구동 신호(PC)가 구동 신호(PR) 보다도 앞서 활성한다. 이와 같은 T1 구간에서 모드 선택 신호(PMODE)의 활성 및 비활성은 구동 신호(PR)에 응답한다.
계속하여, 기입 인에이블 신호(/WE)가 비활성되어, 구동 신호(PW)가 "로우"를 유지하는 T2 구간에 대하여 기술한다. 이때, 라스(/RAS) 보다도 카스(/CAS)가 앞서 활성하여 구동 신호(PC)가 구동 신호(PR) 보다도 앞서 활성하더라도, T2 구간에서 모드 선택 신호(PMODE)는 계속 "로우"를 유지한다.
도 8은 도 4의 부하 제어 신호 발생부(405)를 구체적으로 나타내는 도면이다. 도 8에는 2개의 부하 제어 신호들(PM1, PM2)을 발생하는 실시예가 기술된다.
먼저, 도 5에 도시된 부하 인에이블부(401)에서, 전원 신호(VPOW)의 전압 레벨이 충분히 높아서, 부하 인에이블 신호(PSVA)가 "하이"의 논리 상태인 경우를 가정하자. 또한, 기입 인에이블 신호(/WE)가 "로우"로 액티브된 상태에서, 라스(/RAS) 보다도 카스(/CAS)가 앞서 활성된다고 가정하자. 그러면, 부하 인에이블 신호(PSVA)와 모드 선택 신호(PMODE)가 모두 "하이"로 활성한다.
이때, 논리 상태 "하이"의 어드레스 신호 A1가 입력되면, 낸드 게이트(801), 전송 트랜지스터(803), 래치 회로(805), 낸드 게이트(807) 및 인버터(809)를 거쳐 논리 상태 "하이"의 제1 부하 제어 신호(PM1)가 발생된다.
부하 인에이블 신호(PSVA)와 모드 선택 신호(PMODE)가 모두 "하이"로 활성하면, 제1 부하 제어 신호(PM1)의 논리 상태는 어드레스 신호 A1의 논리 상태에 의하여 제어된다.
마찬가지로 방법으로, 제2 부하 제어 신호(PM2)의 논리 상태는 어드레스 신호 A2의 논리 상태에 의하여 제어된다.
이와 같이, 도 3에 도시된 바와 같은 기존의 신호 전송 회로에서 부가되는 부하의 양을 패키지 상태에서도 제어할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명 되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가는하다는 점을 이해 할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록 청구 범위의 기술적 사상에 의하여 정해져야 할 것이다.
본 발명의 부하 제어 신호 발생 회로에 의하여, 신호 전송라인에 접속되는 부하를 패키지 상태에서고 제어가능하여, 각 신호들간의 스큐(SKEW)를 최소화할 수 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 기존의 하나의 클락 신호를 구동 신호로 사용하는 구동 회로를 나타내는 도면이다.
도 2는 기존의 다수개의 클락 신호를 구동 신호로 사용하는 구동 회로를 나타내는 도면이다.
도 3은 기존의 스큐를 최소화하는 기술이 적용되는 신호 전송 회로를 나타내는 도면이다.
도 4는 본 발명의 일실시예에 따른 부하 제어 신호 발생 회로를 나타내는 도면이다.
도 5는 도 4의 부하 인에이블부를 구체적으로 나타내는 도면이다.
도 6은 도 4의 모드 선택 신호 발생부를 구체적으로 나타내는 도면이다.
도 7은 구동 신호들에 대한 모드 선택 신호의 타이밍도이다.
도 8은 도 4의 부하 제어 신호 발생부(405)를 구체적으로 나타내는 도면이다.

Claims (3)

  1. 신호 전송라인에 접속되는 부하를 제어하는 부하 제어 신호를 발생하는 부하 제어 신호 발생 회로에 있어서,
    소정의 전압 레벨 이상의 전원 신호에 의하여, 부하 인에이블 신호를 발생하는 부하 인에이블부;
    입력되는 구동 신호들의 조합에 의하여, 모드 선택 신호를 발생하는 모드 선택 신호 발생부; 및
    상기 부하 인에이블 신호 및 상기 모드 선택 신호에 의하여 인에이블되고, 외부에서 입력되는 소정의 어드레스 신호에 응답하는 상기 부하 제어 신호를 발생하는 부하 제어 신호 발생부를 구비하는 것을 특징으로 하는 부하 제어 신호 발생 회로.
  2. 제1 항에 있어서, 상기 부하 인에이블부는
    상기 전원 신호를 수신하는 입력 패드; 및
    상기 전원 신호와 상기 부하 인에이블 신호 사이에 직렬로 형성되는 다수개의 다이오드를 구비하는 것을 특징으로 하는 부하 제어 신호 발생 회로.
  3. 제1 항에 있어서, 상기 구동 신호들은
    /RAS, /CAS 및 /WE를 포함하는 신호들에 의하여 제어되는 것을 특징으로 하는 부하 제어 신호 발생 회로.
KR10-1999-0041774A 1999-09-29 1999-09-29 부하 제어 신호 발생회로 KR100524929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0041774A KR100524929B1 (ko) 1999-09-29 1999-09-29 부하 제어 신호 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0041774A KR100524929B1 (ko) 1999-09-29 1999-09-29 부하 제어 신호 발생회로

Publications (2)

Publication Number Publication Date
KR20010029135A KR20010029135A (ko) 2001-04-06
KR100524929B1 true KR100524929B1 (ko) 2005-10-31

Family

ID=19613227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0041774A KR100524929B1 (ko) 1999-09-29 1999-09-29 부하 제어 신호 발생회로

Country Status (1)

Country Link
KR (1) KR100524929B1 (ko)

Also Published As

Publication number Publication date
KR20010029135A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US7019417B2 (en) Power-on reset circuit with current detection
KR100426443B1 (ko) 딥 파워다운 제어 회로
US5767700A (en) Pulse signal transfer unit employing post charge logic
US5512854A (en) Data output buffer for a semiconductor memory device
KR100384396B1 (ko) 개선된데이타출력버퍼
US4561702A (en) CMOS Address buffer circuit
US6081460A (en) Integrated circuit devices having voltage level responsive mode-selection circuits therein and methods of operating same
KR100223675B1 (ko) 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로
US5696463A (en) Address transition detecting circuit which generates constant pulse width signal
US5036227A (en) Row address strobe signal input buffer for preventing latch-up
KR0152947B1 (ko) 노이즈를 차단하는 어드레스 버퍼
KR0161306B1 (ko) 반도체 메모리 장치
US5587671A (en) Semiconductor device having an output buffer which reduces signal degradation due to leakage of current
US6486713B2 (en) Differential input buffer with auxiliary bias pulser circuit
KR100524929B1 (ko) 부하 제어 신호 발생회로
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
US6101119A (en) Apparatus for driving cell plate line of memory device using two power supply voltage sources
US6473468B1 (en) Data transmission device
US6104656A (en) Sense amplifier control circuit in semiconductor memory
JP2618209B2 (ja) アドレス遷移検出回路
KR100558477B1 (ko) 반도체 장치의 내부 전압 발생회로
US5561634A (en) Input buffer of semiconductor memory device
KR100191022B1 (ko) 반도체 집적회로 장치
KR100269300B1 (ko) 칼럼선택라인초기화회로및방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee