KR100521438B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100521438B1
KR100521438B1 KR10-2003-0098331A KR20030098331A KR100521438B1 KR 100521438 B1 KR100521438 B1 KR 100521438B1 KR 20030098331 A KR20030098331 A KR 20030098331A KR 100521438 B1 KR100521438 B1 KR 100521438B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
oxide film
trench
forming
layer
Prior art date
Application number
KR10-2003-0098331A
Other languages
English (en)
Other versions
KR20050066849A (ko
Inventor
최용건
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0098331A priority Critical patent/KR100521438B1/ko
Priority to US11/023,073 priority patent/US6939773B2/en
Publication of KR20050066849A publication Critical patent/KR20050066849A/ko
Application granted granted Critical
Publication of KR100521438B1 publication Critical patent/KR100521438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 기판 위에 산화막을 형성하는 단계, 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 정렬 트렌치를 형성하는 단계, 정렬 트렌치 및 산화막 위에 질화막을 형성하는 단계, 질화막, 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 필드 트렌치를 형성하는 단계, 필드 트렌치 위에 패드 산화막을 형성하는 단계, 필드 트렌치의 밑면에 대응하는 패드 산화막을 제거하는 단계, 필드 트렌치의 밑면에 이온을 주입하는 단계, 이온이 주입된 영역을 확산시켜 매립층을 형성하는 단계, 매립층 위에 에피층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는 바이 폴라 트랜지스터의 매립층의 제조 방법에 관한 것이다.
종래의 바이폴라 트랜지스터는 반도체 기판 위에 소정 깊이로 소정 거리를 두고 형성되어 기판과 동일 도전형의 고농도 불순물이 포함된 소자 격리 영역, 소자 격리 영역 사이에 소자 격리 영역의 깊이보다 깊은 위치에 소정 두께로 형성되며, 기판과 반대 도전형인 매립층(buried layer), 매립층의 상부에 형성되며, 기판과 반대 도전형인 에피층(epitaxial layer)으로 된 소자 형성층을 포함한다.
그리고, 종래의 바이폴라 트랜지스터는 소자 형성층 내부에 소정 깊이 및 소정 넓이로 형성시킨 베이스 영역, 베이스 영역 내부에 소정 깊이로 형성시킨 에미터 영역, 에피층 내부에 베이스영역과 소정 거리를 두고 소정 깊이 및 소정 넓이로 형성시킨 컬렉터 영역를 포함한다.
그리고, 종래의 바이폴라 트랜지스터는 소자 격리 영역, 소자 형성층, 베이스 영역, 컬렉터 영역 및 에미터 영역의 상부에 위치하며 베이스 영역, 에미터 영역 및 컬렉터 영역이 외부와 연결될 수 있도록 콘택 홀을 형성시킨 소자 상부 절연층, 각 영역의 상면으로부터 콘택 홀을 통하여 절연층의 상부까지 형성시킨 금속 배선층을 포함한다.
이러한 바이폴라 트랜지스터의 에피층 표면과 반도체 기판 사이의 단차는 일반적으로 에피층 성장 후 후속 공정의 정렬 키로 사용한다.
그러나, 종래의 바이폴라 트랜지스터의 반도체 기판 중 P+ 타입의 반도체 기판은 (111) 타입이므로, 45도 정도 경사지게 N+ 타입의 매립층 위로 P+ 타입의 에피층이 성장한다. 이 경우, 정렬 키의 위치가 매립층과 일치하지 않는 현상이 발생한다.
본 발명의 기술적 과제는 정렬 키의 위치가 변하지 않도록 하여 에피층 성장 후 후속 공정의 진행에 문제가 없는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 위에 산화막을 형성하는 단계, 상기 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 정렬 트렌치를 형성하는 단계, 상기 정렬 트렌치 및 산화막 위에 질화막을 형성하는 단계, 상기 질화막, 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 필드 트렌치를 형성하는 단계, 상기 필드 트렌치 위에 패드 산화막을 형성하는 단계, 상기 필드 트렌치의 밑면에 대응하는 패드 산화막을 제거하는 단계, 상기 필드 트렌치의 밑면에 이온을 주입하는 단계, 상기 이온이 주입된 영역을 확산시켜 매립층을 형성하는 단계, 상기 매립층 위에 에피층을 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 정렬 트렌치는 반도체 기판 위의 산화막 위에 정렬 감광막 패턴을 형성하는 단계, 상기 정렬 감광막 패턴을 식각 방지막으로 하여 산화막 및 반도체 기판을 패터닝하여 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 필드 트렌치는 상기 질화막 위에 필드 감광막 패턴을 형성하는 단계, 상기 필드 감광막 패턴을 식각 방지막으로 하여 상기 질화막, 산화막 및 반도체 기판을 패터닝하여 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 매립층 위에 에피층을 형성한 후 상기 질화막 및 산화막을 제거하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 필드 트렌치의 밑면에 주입하는 이온은 안티몬인 것이 바람직하다.
또한, 상기 정렬 트렌치는 0.1 내지 0.3㎛의 깊이로 형성하는 것이 바람직하다.
또한, 상기 필드 트렌치는 3 내지 10㎛의 깊이로 형성하는 것이 바람직하다.
또한, 상기 패드 산화막은 450 내지 550Å의 두께로 형성하고, 상기 반도체 기판은 P+ 타입이고, 상기 매립층은 N+ 타입인 것이 바람직하다.
또한, 상기 매립층의 두께는 1950 내지 2050Å의 두께로 형성하는 것이 바람직하다.
또한, 상기 반도체 기판 위에 상기 산화막을 형성한 후 상기 산화막 위 및 상기 반도체 기판의 저면에 보호 질화막을 형성하는 단계, 상기 산화막 위에 형성된 보호 질화막을 제거하는 단계를 더 포함하는 것이 바람직하다.
본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 위에 산화막을 형성하는 단계, 상기 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 정렬 트렌치를 형성하는 단계, 상기 정렬 트렌치 및 산화막 위에 질화막을 형성하는 단계, 상기 질화막, 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 필드 트렌치를 형성하는 단계, 상기 필드 트렌치 위에 이온을 주입하는 단계, 상기 이온이 주입된 영역을 확산시켜 매립층을 형성하는 단계, 상기 매립층 위에 에피층을 형성하는 단계를 포함하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 공정 단계별로 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 우선, 반도체 기판(110) 즉, N+ 타입의 실리콘 기판(110) 위에 산화막(120)을 약 200Å의 두께로 형성한다.
다음으로, 산화막(120) 위 및 반도체 기판(110)의 저면에 보호 질화막을 약 1300Å의 두께로 형성하고, 반도체 기판(110)의 저면에 형성된 보호 질화막은 남겨두고, 산화막(120) 위에 형성된 보호 질화막은 제거한다. 이러한 보호 질화막은 후술할 공정에서 반도체 기판(110)에 도핑된 이온이 반도체 기판(110)의 저면을 통해 외부로 누출되는 것을 방지하기 위해 형성한다.
그리고, 산화막(120) 및 반도체 기판(110)을 패터닝하여 반도체 기판(110)에 정렬 트렌치(111)를 형성한다.
이러한 정렬 트렌치(111)는 반도체 기판(110) 위의 산화막(120) 위에 정렬 감광막 패턴을 형성한 후, 정렬 감광막 패턴을 식각 방지막으로 하여 산화막(120) 및 반도체 기판(110)을 패터닝하여 형성한다. 이러한 정렬 트렌치(111)는 0.1 내지 0.3㎛의 깊이로 형성하는 것이 바람직하다. 이러한 정렬 트렌치(111)가 후속 공정에서 정렬키의 역할을 한다. 그리고, 정렬 감광막 패턴을 제거한다.
다음으로, 도 2에 도시된 바와 같이, 정렬 트렌치(111) 및 산화막(120) 위에 질화막(130)을 형성한다. 이러한 질화막(130)은 2000Å의 두께로 형성하는 것이 바람직하다.
다음으로, 도 3에 도시된 바와 같이, 질화막(130), 산화막(120) 및 반도체 기판(110)을 패터닝하여 반도체 기판(110)에 필드 트렌치(112)를 형성한다.
이러한 필드 트렌치(112)는 질화막(130) 위에 필드 감광막 패턴을 형성한 후, 필드 감광막 패턴을 식각 방지막으로 하여 질화막(130), 산화막(120) 및 반도체 기판(110)을 패터닝하여 형성한다. 이러한 필드 트렌치(112)는 3 내지 10㎛의 깊이로 형성하는 것이 바람직하다. 이러한 필드 트렌치(112)는 후속 공정에서 에피층의 성장으로 채워져서 소자 형성 영역이 된다. 그리고, 필드 감광막 패턴을 제거한다.
다음으로, 도 4에 도시된 바와 같이, 필드 트렌치(112) 위에 패드 산화막(140)(140)을 형성한다. 패드 산화막(140)은 450 내지 550Å의 두께로 형성하는 것이 바람직하다. 이러한 패드 산화막(140)은 필드 트렌치(112)의 양 측면으로 이온이 주입되는 것을 방지하기 위해 형성한다.
다음으로, 도 5에 도시된 바와 같이, 필드 트렌치(112)의 밑면에 대응하는 패드 산화막(140)을 제거하여 필드 트렌치(112)의 밑면을 노출한다.
그리고, 노출된 필드 트렌치의 밑면(112a)에 이온을 주입한다. 이러한 주입 이온(50)은 안티몬(Sb)인 것이 바람직하다.
다음으로, 도 6에 도시된 바와 같이, 이온(50)이 주입된 영역을 확산시켜 1950 내지 2050Å의 두께로 매립층(150)을 형성한다. 여기서 반도체 기판(110)은 P+ 타입이고, 매립층(150)은 N+ 타입인 것이 바람직하다.
다음으로, 도 7에 도시된 바와 같이, 매립층(150) 위에 에피층(115)을 성장시킨다. 이 경우, 정렬 트렌치(111) 위에 질화막(130) 및 산화막(120)이 형성되어 있으므로, 정렬 트렌치(111) 위로는 에피층(115)이 성장하지 않아, 정렬 트렌치(111)의 위치의 변화가 없다.
다음으로, 도 8에 도시된 바와 같이, 질화막(130) 및 산화막(120)을 제거하여 정렬 트렌치(111)를 노출한다.
종래에는 고에너지 공정에 많이 사용되는 N+ 매립층(150)이나 P+ 매립층(150)은 에피층(115)의 성장 후 발생하는 정렬 키의 이동의 문제가 있었다.
도 9 내지 도 11에는 종래의 실시예에 따른 반도체 소자의 제조 방법의 일부 공정을 공정 단계별로 나타내었다.
도 9에 도시된 바와 같이, 종래의 실시예에 따른 반도체 소자의 제조 방법은 우선, 반도체 기판(110) 즉, N+ 타입의 실리콘 기판 위에 산화막(120)을 약 200Å의 두께로 형성한다. 그리고, 산화막(120) 및 반도체 기판(110)을 패터닝하여 반도체 기판(110)에 필드 트렌치(112)를 형성한다. 이러한 필드 트렌치(112)는 산화막(120) 위에 필드 감광막 패턴을 형성한 후, 필드 감광막 패턴을 식각 방지막으로 하여 산화막(120) 및 반도체 기판(110)을 패터닝하여 형성한다. 그리고, 노출된 필드 트렌치(112)에 이온(50)을 주입한다. 이러한 주입 이온(50)은 안티몬(Sb)인 것이 바람직하다.
다음으로, 도 10에 도시된 바와 같이, 이온(50)이 주입된 영역을 확산시켜 매립층(150)을 형성한다. 그리고, 필드 감광막 패턴을 제거한다.
다음으로, 도 11에 도시된 바와 같이, 매립층(150) 위에 에피층(115)을 성장시킨다. 이 경우, 반도체 기판(110)은 'P(111) 타입'이므로, 에피층(115)은 반도체 기판의 결정과 약 45도 경사지게 성장한다. 따라서, 에피층(115)이 성장한 후의 필드 트렌치(112)의 위치는 매립층(150)의 위치와 수직 방향으로 일치하지 않는다. 따라서, 정렬 키인 필드 트렌치(112)의 위치가 변화하여 후속 공정의 진행에 문제가 많이 발생한다.
그러나, 본 발명에서는 에피층(115) 성장이 되지 않는 정렬 트렌치(111)를 형성함으로써 정렬 키의 변화가 발생하지 않도록 하여 후속 공정의 진행에 문제가 발생하지 않도록 한다.
본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법이 도 12 내지 도 15에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조 부호는 동일한 기능을 하는 동일한 부재를 가리킨다.
필드 트렌치를 형성하는 단계까지는 본 발명의 일 실시예와 동일하며, 이하에서 필드 트렌치를 형성한 후의 제조 단계를 도 12 내지 도 15를 참조로 하여 도시한다.
도 12에 도시된 바와 같이, 필드 트렌치(112) 위에 안티몬 이온(50)을 주입한다. 즉 필드 트렌치(112)의 밑면 및 양 측면 모두에 안티몬 이온(50)을 주입한다. 이를 위해 이온 주입 장치를 20도 내지 30도의 경사를 주고, 90도 회전시키면서 필드 트렌치(112)에 안티몬 이온(50)을 주입한다.
다음으로, 도 13에 도시된 바와 같이, 이온(50)이 주입된 영역을 확산시켜 필드 트렌치(112)의 측면에도 매립층(150)을 형성한다.
다음으로, 도 14에 도시된 바와 같이, 매립층(150) 위에 에피층(115)을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 에피층 성장이 되지 않는 정렬 트렌치를 형성함으로써 정렬 키의 변화가 발생하지 않도록 하여 후속 공정의 진행에 문제가 발생하지 않도록 한다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 공정 단계별로 나타낸 단면도이고,
도 9 내지 도 11은 종래의 실시예에 따른 반도체 소자의 제조 방법의 일부 공정을 공정 단계별로 나타낸 도면이고,
도 12 내지 도 15은 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법을 공정 단계별로 나타낸 단면도이다.

Claims (12)

  1. 반도체 기판 위에 산화막을 형성하는 단계,
    상기 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 정렬 트렌치를 형성하는 단계,
    상기 정렬 트렌치 및 산화막 위에 질화막을 형성하는 단계,
    상기 질화막, 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 필드 트렌치를 형성하는 단계,
    상기 필드 트렌치 위에 패드 산화막을 형성하는 단계,
    상기 필드 트렌치의 밑면에 대응하는 패드 산화막을 제거하는 단계,
    상기 필드 트렌치의 밑면에 이온을 주입하는 단계,
    상기 이온이 주입된 영역을 확산시켜 매립층을 형성하는 단계,
    상기 매립층 위에 에피층을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 정렬 트렌치는 반도체 기판 위의 산화막 위에 정렬 감광막 패턴을 형성하는 단계,
    상기 정렬 감광막 패턴을 식각 방지막으로 하여 산화막 및 반도체 기판을 패터닝하여 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  3. 제1항에서,
    상기 필드 트렌치는 상기 질화막 위에 필드 감광막 패턴을 형성하는 단계,
    상기 필드 감광막 패턴을 식각 방지막으로 하여 상기 질화막, 산화막 및 반도체 기판을 패터닝하여 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  4. 제1항에서,
    상기 매립층 위에 에피층을 형성한 후 상기 질화막 및 산화막을 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  5. 제1항에서,
    상기 필드 트렌치의 밑면에 주입하는 이온은 안티몬인 반도체 소자의 제조 방법.
  6. 제1항에서,
    상기 정렬 트렌치는 0.1 내지 0.3㎛의 깊이로 형성하는 반도체 소자의 제조 방법.
  7. 제1항에서,
    상기 필드 트렌치는 3 내지 10㎛의 깊이로 형성하는 반도체 소자의 제조 방법.
  8. 제1항에서,
    상기 패드 산화막은 450 내지 550Å의 두께로 형성하는 반도체 소자의 제조 방법.
  9. 제1항에서,
    상기 반도체 기판은 P+ 타입이고, 상기 매립층은 N+ 타입인 반도체 소자의 제조 방법.
  10. 제1항에서,
    상기 매립층의 두께는 1950 내지 2050Å의 두께로 형성하는 반도체 소자의 제조 방법.
  11. 제1항에서,
    상기 반도체 기판 위에 상기 산화막을 형성한 후 상기 산화막 위 및 상기 반도체 기판의 저면에 보호 질화막을 형성하는 단계,
    상기 산화막 위에 형성된 보호 질화막을 제거하는 단계
    를 더 포함하는 반도체 소자의 제조 방법.
  12. 반도체 기판 위에 산화막을 형성하는 단계,
    상기 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 정렬 트렌치를 형성하는 단계,
    상기 정렬 트렌치 및 산화막 위에 질화막을 형성하는 단계,
    상기 질화막, 산화막 및 반도체 기판을 패터닝하여 반도체 기판에 필드 트렌치를 형성하는 단계,
    상기 필드 트렌치 위에 이온을 주입하는 단계,
    상기 이온이 주입된 영역을 확산시켜 매립층을 형성하는 단계,
    상기 매립층 위에 에피층을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
KR10-2003-0098331A 2003-12-27 2003-12-27 반도체 소자 및 그 제조 방법 KR100521438B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0098331A KR100521438B1 (ko) 2003-12-27 2003-12-27 반도체 소자 및 그 제조 방법
US11/023,073 US6939773B2 (en) 2003-12-27 2004-12-27 Semiconductor devices and manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098331A KR100521438B1 (ko) 2003-12-27 2003-12-27 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050066849A KR20050066849A (ko) 2005-06-30
KR100521438B1 true KR100521438B1 (ko) 2005-10-13

Family

ID=34698598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0098331A KR100521438B1 (ko) 2003-12-27 2003-12-27 반도체 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US6939773B2 (ko)
KR (1) KR100521438B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161305B2 (en) * 2004-05-19 2007-01-09 Monolithic Power Systems, Inc. Method and apparatus for single-ended conversion of DC to AC power for driving discharge lamps

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887144A (en) * 1985-07-26 1989-12-12 Texas Instruments Incorporated Topside substrate contact in a trenched semiconductor structure and method of fabrication
US5057443A (en) * 1988-06-29 1991-10-15 Texas Instruments Incorporated Method for fabricating a trench bipolar transistor
US5250837A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
DE69232432T2 (de) * 1991-11-20 2002-07-18 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung
US6790713B1 (en) * 2002-09-09 2004-09-14 T-Ram, Inc. Method for making an inlayed thyristor-based device

Also Published As

Publication number Publication date
KR20050066849A (ko) 2005-06-30
US20050142789A1 (en) 2005-06-30
US6939773B2 (en) 2005-09-06

Similar Documents

Publication Publication Date Title
KR950014112B1 (ko) 고밀도 집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
EP0552671A2 (en) Isolation technique for silicon germanium devices
KR100432887B1 (ko) 다중격리구조를 갖는 반도체 소자 및 그 제조방법
JP2006093694A (ja) Ｆｅｔにおける埋め込みバイアス・ウェル
US5563082A (en) Method of manufacturing a Xmos insulated transistor
JPH0348656B2 (ko)
US6200879B1 (en) Using epitaxially grown wells for reducing junction capacitances
CN102915975A (zh) 一种BJT以及BiCMOS的制作方法
US6875680B1 (en) Methods of manufacturing transistors using dummy gate patterns
KR100676992B1 (ko) 절연 트렌치 모서리 트랜지스터 소자를 제거하기 위한스페이서 형성 방법
KR100521438B1 (ko) 반도체 소자 및 그 제조 방법
KR960011859B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPH09116039A (ja) ＢｉＣＭＯＳ装置の製造方法
KR100333374B1 (ko) 더블 게이트를 갖는 에스오아이 소자의 제조방법
KR19980027682A (ko) 반도체 기판 및 그 제조 방법
KR100408000B1 (ko) 반도체 소자 형성 방법
KR940008017B1 (ko) 반도체장치
KR100470721B1 (ko) 리세스된 영역을 갖는 반도체 소자의 패턴 형성방법
KR100705252B1 (ko) 반도체 소자 및 그 제조 방법
KR101060701B1 (ko) 반도체 소자 및 그 제조 방법
JPH0461346A (ja) バイポーラ型半導体集積回路装置の製造方法
KR20000041698A (ko) 모스 트랜지스터 제조방법
KR0157367B1 (ko) 수평 구조 실리콘 트랜지스터의 매입층 형성 방법
KR0167890B1 (ko) 박막 트랜지스터 제조 방법
JPS60244036A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130913

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170913

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 14