KR100521432B1 - 모스 트랜지스터 및 그 제조 방법 - Google Patents

모스 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100521432B1
KR100521432B1 KR10-2003-0047267A KR20030047267A KR100521432B1 KR 100521432 B1 KR100521432 B1 KR 100521432B1 KR 20030047267 A KR20030047267 A KR 20030047267A KR 100521432 B1 KR100521432 B1 KR 100521432B1
Authority
KR
South Korea
Prior art keywords
silicon layer
source line
common source
film
forming
Prior art date
Application number
KR10-2003-0047267A
Other languages
English (en)
Other versions
KR20050007697A (ko
Inventor
고관주
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0047267A priority Critical patent/KR100521432B1/ko
Priority to US10/746,381 priority patent/US7135374B2/en
Publication of KR20050007697A publication Critical patent/KR20050007697A/ko
Application granted granted Critical
Publication of KR100521432B1 publication Critical patent/KR100521432B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Abstract

모스 트랜지스터 제조 방법에 관한 것으로, 그 목적은 소형화에 유리하여 나노 채널을 구현하는 초미세 모스 트랜지스터 제조방법을 제공하는 것이다. 이를 위해 본 발명에서는 반도체 기판 상에 절연막 및 제1실리콘층을 순차적으로 형성하는 단계; 제1실리콘층을 선택적으로 식각하여 트렌치를 형성하고 트렌치의 내부를 절연물질로 매립함으로써, 잔존하는 제1실리콘층을 반도체 소자의 활성영역으로 정의하는 단계; 제1실리콘층의 소정영역에 불순물 이온을 주입하여 불순물 영역을 형성하는 단계; 불순물 영역 상에 제2실리콘층을 형성하고 제2실리콘층 내에 불순물 이온을 주입하여 공통소스라인을 형성하는 단계; 공통소스라인을 포함하여 제1실리콘층의 상부 전면에 게이트산화막을 형성하는 단계; 공통소스라인의 측방에 위치하는 게이트산화막 상에 절연막으로 이루어진 사이드월을 형성하는 단계; 공통소스라인보다 소정폭 더 먼 외방의 제1실리콘층 내에 불순물 이온을 주입하여 드레인을 형성하는 단계; 사이드월의 측벽 상에 게이트전극을 형성하는 단계를 포함하여 모스 트랜지스터를 제조한다.

Description

모스 트랜지스터 및 그 제조 방법 {MOS transistor and fabrication method thereof }
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 모스 트랜지스터를 제조하는 방법에 관한 것이다.
일반적으로 실리콘 소자를 초전력화 및 고집적화하고 초고속의 동작특성을 얻기 위해서는 채널길이의 단축, 소스 및 드레인 접합깊이의 감소, 그리고 실효 게이트 절연막 두께의 감소 등이 필수적으로 요구된다.
또한, 동일크기의 소자에서도 구동전류의 증가와 누설전류의 감소를 통한 소자 특성의 고성능화를 달성하여야 한다.
그러나 이러한 고성능의 미세 실리콘 소자를 제작하는 종래 공정에는 여러 가지 어려움이 있었다. 예를 들면, 나노크기의 채널을 종래의 평면형 구조로 제작하기 위해서는 초미세 패턴 형성방법인 전자선이나 엑스(X)선 노광방법 등의 새로운 패턴 형성기술을 사용해야 하지만, 현재로서는 확립된 기술이 아니기 때문에 초미세 패턴이 필요한 초미세 실리콘 소자를 대량생산하는 것이 불가능하다.
따라서, 별도의 리소그래피 공정 없이 나노크기의 미세 채널과 얕은 소스 및 드레인 영역을 형성하는 새로운 기술 개발이 절실히 요청되고 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 소형화에 유리하여 나노 채널을 구현하는 초미세 모스 트랜지스터 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 본 발명에서는 별도의 리소그래피 공정 없이 고농도 불순물의 실리콘층인 공통소스라인으로부터 양방의 드레인으로 각각 나노크기의 미세채널을 형성하여 동일크기의 소자에서 각각 독립적으로 조절가능한 채널을 두 개 형성한 것이므로 초미세 모스 트랜지스터 및 그 제조방법을 제공한다.
즉, 본 발명에 따른 모스 트랜지스터 제조 방법은, 반도체 기판 상에 절연막 및 제1실리콘층을 순차적으로 형성하는 단계; 제1실리콘층을 선택적으로 식각하여 트렌치를 형성하고 트렌치의 내부를 절연물질로 매립함으로써, 잔존하는 제1실리콘층을 반도체 소자의 활성영역으로 정의하는 단계; 제1실리콘층의 소정영역에 불순물 이온을 주입하여 불순물 영역을 형성하는 단계; 불순물 영역 상에 제2실리콘층을 형성하고 제2실리콘층 내에 불순물 이온을 주입하여 공통소스라인을 형성하는 단계; 공통소스라인을 포함하여 제1실리콘층의 상부 전면에 게이트산화막을 형성하는 단계; 공통소스라인의 측방에 위치하는 게이트산화막 상에 절연막으로 이루어진 사이드월을 형성하는 단계; 공통소스라인보다 소정폭 더 먼 외방의 제1실리콘층 내에 불순물 이온을 주입하여 드레인을 형성하는 단계; 사이드월의 측벽 상에 게이트전극을 형성하는 단계를 포함하여 이루어진다.
여기서, 제1실리콘층의 소정영역에 불순물 이온을 주입할 때에는, 제1실리콘층 상에 희생막을 형성하고, 공통소스라인으로 예정된 영역 상의 희생막을 식각하여 그 하부의 제1실리콘층을 노출시킨 후, 노출된 제1실리콘층 내에 불순물 이온을 주입하여 불순물 영역을 형성하는 것이 바람직하다.
이 때, 제2실리콘층으로서는 다결정실리콘층 또는 실리콘에피택셜층을 형성하는 것이 바람직하다.
제2실리콘층 내에 불순물 이온을 주입한 후에는 희생막을 제거하는 것이 바람직하며, 희생막으로는 질화막 및 산화막을 순차적으로 적층하였다가 희생막을 제거할 때에는 산화막 및 질화막을 순차적으로 습식식각하는 것이 바람직하다.
사이드월 형성 단계에서는 게이트산화막 상에 질화막을 형성한 후 공통소스라인 상면 상의 게이트산화막이 노출될 때까지 질화막을 에치백함으로써 공통소스라인의 측방에 위치하는 게이트산화막 상에 잔존하는 질화막으로 이루어진 사이드월을 형성하는 것이 바람직하다.
드레인 형성 단계에서는, 게이트산화막 및 사이드월 상에 공통소스라인을 포함하고 공통소스라인보다 소정폭 더 큰 마스킹막을 형성한 후, 마스킹막을 마스크로 하여 노출된 제1실리콘층 내에 불순물 이온을 주입하여 드레인을 형성하는 것이 바람직하다.
게이트전극 형성 단계에서는 게이트산화막 및 사이드월을 포함한 상부 전면에 다결정실리콘층과 질화막을 순차적으로 형성한 후, 공통소스라인 상면 상의 게이트산화막이 노출될 때까지 질화막과 다결정실리콘층을 에치백하여 사이드월의 측벽 상에 질화막과 다결정실리콘층을 남기고, 남겨진 질화막을 습식식각으로 제거하는 것이 바람직하다.
게이트전극 형성 단계 후에는 반도체 기판의 상부 전면에 금속전절연막(PMD : pre-metal dielectric)을 형성하는 단계; 금속전절연막을 선택적으로 식각하여 공통소스라인 및 드레인의 소정영역을 노출시키는 컨택홀을 형성하는 단계; 컨택홀의 내부를 금속물질로 매립하는 단계를 더 포함하는 것이 바람직하다.
또한, 컨택홀의 내부를 금속물질로 매립하는 단계에서는, 컨택홀의 내벽에 Ti/TiN 장벽금속막을 형성한 후, 장벽금속막 상에 텅스텐을 형성하여 컨택홀을 매립하는 것이 바람직하다.
이하, 본 발명에 따른 모스 트랜지스터 및 그 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 1a 내지 1i는 본 발명에 따른 모스 트랜지스터 제조 방법을 도시한 단면도이다.
도 1i에 도시된 바와 같이, 본 발명에 따른 모스 트랜지스터는, 반도체 기판(1) 상에 형성된 절연막(2)의 소정영역 상에 형성되고 소자의 활성영역으로 작용하는 제1실리콘층(4) 상에 형성되어 있다.
이 때 제1실리콘층(4)은 이른바 에스오아이(SOI : silicon on insulator)이며, 제1실리콘층(4)의 소정영역에는 절연물질로 매립된 트렌치(3)가 형성되어 있어 소자간 격리 기능을 한다.
제1실리콘층(4)의 소정영역 내에는 불순물 이온을 주입된 불순물 영역(7)이 형성되어 있고, 불순물 영역(7) 상에는 불순물이 주입된 제2실리콘층으로 이루어진 공통소스라인(8)이 형성되어 있다.
이 때, 제2실리콘층은 다결정실리콘층 또는 실리콘에피택셜층으로 형성할 수 있다.
공통소스라인(8)을 포함하여 제1실리콘층(4)의 상부 전면에는 게이트산화막(9)이 형성되어 있고, 공통소스라인(8)의 측방에 위치하는 게이트산화막(9) 상에는 절연막, 일 예로는 질화막으로 이루어진 사이드월(10)이 형성되어 있다.
공통소스라인(8)보다 소정폭 더 먼 양 외방의 제1실리콘층(4) 내에는 불순물 이온이 주입된 드레인(12)이 각각 형성되어 있고, 사이드월(10)의 측벽 상에는 게이트전극(13)이 형성되어 있다.
이로써, 게이트전극(13) 및 드레인(12)은 공통소스라인(8)을 기준으로 하여 양방으로 각각 형성되어 한 쌍을 이루고 있다.
게이트전극(13), 사이드월(10), 및 공통소스라인(8)을 포함한 반도체 기판(1)의 상부 전면에는 금속전절연막(PMD : pre-metal dielectric)(16)이 형성되어 있고, 금속전절연막(16)이 선택적으로 식각되어 공통소스라인(8) 및 드레인(12)의 소정영역을 노출시키는 컨택홀(17)이 형성되어 있다.
금속전절연막(16)의 형성 전에 일차적으로 절연막(15)을 형성한 후, 그 위에 금속전절연막(16)을 형성할 수도 있다.
컨택홀(17)의 내벽에는 Ti/TiN 구조의 장벽금속막(18)이 형성되어 있고, 장벽금속막(18) 상에는 텅스텐과 같은 금속물질(19)이 형성되어 컨택홀(17)을 매립하고 있다.
컨택홀(17)에 접하는 공통소스라인(8) 및 드레인(12)의 상면에는 실리사이드(20)가 형성되어 있다.
상술한 바와 같은 구조의 모스 트랜지스터에서는 소자 작동시 공통소스라인(8)의 양 측방에 위치하는 게이트전극(13)에 적정 전압을 인가하면, 도 1i에서 화살표로 표시된 바와 같이 공통소스라인(8)으로부터 각각의 드레인(12)으로 전류가 흐르면서, 공통소스라인(8)의 양 측방에 위치하는 각각의 제1실리콘층(4)에 채널이 형성된다.
이 때 각각의 게이트전극(13)에 인가하는 전압을 조절하는 것에 의해, 각각의 드레인(12)으로 전류가 흐르는 것이 독립적으로 조절가능하다. 일 예로 오른쪽의 드레인으로는 전류를 차단하여 오프(OFF)시키고, 왼쪽의 드레인으로는 전류가 흐르도록 온(ON)시킬 수 있다.
그러면, 상술한 바와 같은 본 발명에 따른 모스 트랜지스터를 제조하는 방법에 대해 상세히 설명한다.
먼저, 도 1에 도시한 바와 같이, 반도체 기판(1) 상에 제1절연막(2) 및 제1실리콘층(4)을 순차적으로 형성한 후, 제1실리콘층(4)을 선택적으로 식각하여 트렌치(3)를 형성하고 트렌치의 내부를 절연물질로 매립한다.
그러면 절연물질로 매립된 트렌치(3)는 소자각 격리영역으로 작용하고 제1실리콘층(4)은 소자의 활성영역이 된다.
이 때 소자의 활성영역이 되는 제1실리콘층(4)은 이른바 SOI(silicon on insulator)이다.
이어서, 제1실리콘층(4) 및 트렌치(3)를 포함하여 반도체 기판(1)의 상부 전면에 제2절연막(5)을 증착한 후, 제2절연막(5) 상에 산화막(6)을 증착한다.
이 때 제2절연막(5) 및 산화막(6)은 공통소스라인을 형성하기 위한 희생막으로서의 기능을 하게 된다.
다음, 도 1b에 도시된 바와 같이, 산화막(6) 상에 감광막을 도포하고 노광 및 현상하여 공통소스라인으로 예정된 영역의 산화막(6)을 노출시키는 감광막 패턴(미도시)을 형성한 후, 감광막 패턴을 마스크로 하여 노출된 산화막(6)과 그 하부의 제2절연막(5)을 식각하고, 식각으로 인해 노출된 제1실리콘층(4)의 소정영역 내로 불순물 이온을 주입하여 불순물 영역(7)을 형성한다.
다음, 도 1c에 도시된 바와 같이, 제1실리콘층(7) 상에 다결정실리콘 또는 실리콘에피택셜층을 성장시켜 제2실리콘층(8)을 형성하고, 제2실리콘층(8)에도 불순물 이온을 주입하여 공통소스라인을 형성한다.
이어서, 희생막인 산화막(6) 및 제2절연막(5)을 순차적으로 습식식각하여 제거한다.
다음, 도 1d에 도시된 바와 같이, 제2실리콘층(8) 및 제1실리콘층(4)을 포함하여 반도체 기판(1)의 상부 전면에 게이트산화막(9)을 증착한다.
이어서, 게이트산화막(9) 상에 질화막을 증착한 후, 제2실리콘층(8) 상면의 게이트산화막(9)이 노출될 때까지 질화막을 에치백하여 제2실리콘층(8)의 측방에 위치하는 게이트산화막(9) 상에만 질화막을 남김으로써 사이드월(10)을 형성한다.
다음, 도 1e에 도시된 바와 같이, 게이트산화막(9) 및 사이드월(10) 상에 제2실리콘층(8)을 포함하고 제2실리콘층(8) 보다 소정폭 더 큰 마스킹막(11)을 형성한 후, 마스킹막(11)을 마스크로 하여 노출된 제1실리콘층(4) 내에 불순물 이온을 주입하여 드레인(12)을 형성한다.
다음, 도 1f에 도시된 바와 같이, 게이트전극 형성을 위해 다결정실리콘층(13) 및 산화막(14)을 차례로 형성한다.
다음, 도 1g에 도시된 바와 같이, 제2실리콘층(8) 상면의 게이트산화막(9)이 노출될 때까지 산화막(14) 및 다결정실리콘층(13)을 에치백하여 사이드월(10) 상에만 다결정실리콘층(13)을 남김으로써 게이트전극을 형성한 후, 산화막(14)을 습식식각하여 제거한다.
산화막(14)의 습식식각 시 제2실리콘층(8) 상면의 게이트산화막(9)과 다결정실리콘층(13)으로 덮여있지 않은 제1실리콘층(12) 상의 게이트산화막(9)도 함께 제거된다.
이렇게 하여 형성된 게이트전극은 사이드월(10)과 제2실리콘층(8) 상에 걸쳐서 꺾인 모양이다.
다음, 도 1h에 도시된 바와 같이, 손실된 산화막 보충을 위해 구조물의 상부 전면에 산화막을 얇게 형성한 후, 절연막(15)을 증착하고 금속전절연막(16)을 두껍게 증착한다.
이어서, 금속전절연막(16) 및 절연막(15)을 선택적으로 식각하여 게이트전극인 다결정실리콘층(13)과, 공통소스라인인 제2실리콘층(8), 그리고 드레인(12)의 소정영역을 노출시키는 컨택홀(17)을 형성한 후, 컨택홀(17)의 내벽에 Ti 및 TiN 적층구조의 장벽금속막(18)을 형성하고, 장벽금속막(18) 상에 텅스텐(19)을 증착하여 컨택홀(17)을 매립한다.
다음, 도 1i에 도시된 바와 같이, 열처리를 수행하여 장벽금속막의 Ti와 실리콘을 반응시키고 반응의 결과 제2실리콘층(8) 및 드레인(12)의 상면에 실리사이드(20)를 형성한다.
이로써, 본 발명에 따른 모스 트랜지스터 소자의 제조를 완료한다.
상술한 바와 같이, 본 발명에서는 별도의 리소그래피 공정 없이 고농도 불순물의 실리콘층인 공통소스라인으로부터 양방의 드레인으로 각각 나노크기의 미세채널을 형성하여 동일크기의 소자에서 각각 독립적으로 조절가능한 채널을 두 개 형성한 것이므로 초미세 모스 트랜지스터 및 그 제조방법을 제공하는 효과가 있다.
도 1a 내지 도 1i는 본 발명에 따른 모스 트랜지스터 제조 방법을 도시한 단면도이다.

Claims (14)

  1. 반도체 기판 상에 절연막 및 제1실리콘층을 순차적으로 형성하는 단계;
    상기 제1실리콘층의 소정영역에 불순물 이온을 주입하여 불순물 영역을 형성하는 단계;
    상기 불순물 영역 상에 제2실리콘층을 형성하고 상기 제2실리콘층 내에 불순물 이온을 주입하여 공통소스라인을 형성하는 단계;
    상기 공통소스라인을 포함하여 상기 제1실리콘층의 상부 전면에 게이트산화막을 형성하는 단계;
    상기 공통소스라인의 측방에 위치하는 게이트산화막 상에 절연막으로 이루어진 사이드월을 형성하는 단계;
    상기 공통소스라인보다 소정폭 더 먼 외방의 상기 제1실리콘층 내에 불순물 이온을 주입하여 드레인을 형성하는 단계;
    상기 사이드월의 측벽 상에 게이트전극을 형성하는 단계;
    를 포함하는 모스 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1실리콘층 형성 단계 후에는, 상기 제1실리콘층을 선택적으로 식각하여 트렌치를 형성하고 상기 트렌치의 내부를 절연물질로 매립함으로써, 잔존하는 제1실리콘층을 반도체 소자의 활성영역으로 정의하는 단계를 더 포함하는 모스 트랜지스터 제조 방법.
  3. 제 1 항에 있어서,
    상기 제1실리콘층의 소정영역에 불순물 이온을 주입할 때에는, 상기 제1실리콘층 상에 희생막을 형성하고, 공통소스라인으로 예정된 영역 상의 희생막을 식각하여 그 하부의 제1실리콘층을 노출시킨 후, 상기 노출된 제1실리콘층 내에 불순물 이온을 주입하여 불순물 영역을 형성하는 모스 트랜지스터 제조 방법.
  4. 제 3 항에 있어서,
    상기 제2실리콘층으로서 다결정실리콘층 및 실리콘에피택셜층 중의 어느 한 층을 형성하는 모스 트랜지스터 제조 방법.
  5. 제 4 항에 있어서,
    상기 제2실리콘층 내에 불순물 이온을 주입한 후에는 희생막을 제거하는 단계를 더 포함하는 모스 트랜지스터 제조 방법.
  6. 제 5 항에 있어서,
    상기 희생막으로는 질화막 및 산화막을 순차적으로 적층하는 모스 트랜지스터 제조 방법.
  7. 제 6 항에 있어서,
    상기 희생막을 제거할 때에는 상기 산화막 및 질화막을 순차적으로 습식식각하는 모스 트랜지스터 제조 방법.
  8. 제 1 항에 있어서,
    상기 사이드월 형성 단계에서는 상기 게이트산화막 상에 질화막을 형성한 후 상기 공통소스라인 상면 상의 게이트산화막이 노출될 때까지 상기 질화막을 에치백함으로써 상기 공통소스라인의 측방에 위치하는 게이트산화막 상에 잔존하는 질화막으로 이루어진 사이드월을 형성하는 모스 트랜지스터 제조 방법.
  9. 제 1 항에 있어서,
    상기 드레인 형성 단계에서는, 상기 게이트산화막 및 사이드월 상에 상기 공통소스라인을 포함하고 상기 공통소스라인보다 소정폭 더 큰 마스킹막을 형성한 후, 상기 마스킹막을 마스크로 하여 노출된 제1실리콘층 내에 불순물 이온을 주입하여 드레인을 형성하는 모스 트랜지스터 제조 방법.
  10. 제 1 항에 있어서,
    상기 게이트전극 형성 단계에서는 상기 게이트산화막 및 사이드월을 포함한 상부 전면에 다결정실리콘층과 질화막을 순차적으로 형성한 후, 상기 공통소스라인 상면 상의 게이트산화막이 노출될 때까지 상기 질화막과 다결정실리콘층을 에치백하여 상기 사이드월의 측벽 상에 상기 질화막과 다결정실리콘층을 남기고, 상기 남겨진 질화막을 습식식각으로 제거하는 모스 트랜지스터 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR10-2003-0047267A 2003-07-11 2003-07-11 모스 트랜지스터 및 그 제조 방법 KR100521432B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0047267A KR100521432B1 (ko) 2003-07-11 2003-07-11 모스 트랜지스터 및 그 제조 방법
US10/746,381 US7135374B2 (en) 2003-07-11 2003-12-26 MOS transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0047267A KR100521432B1 (ko) 2003-07-11 2003-07-11 모스 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050007697A KR20050007697A (ko) 2005-01-21
KR100521432B1 true KR100521432B1 (ko) 2005-10-13

Family

ID=33562993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0047267A KR100521432B1 (ko) 2003-07-11 2003-07-11 모스 트랜지스터 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7135374B2 (ko)
KR (1) KR100521432B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090078151A (ko) 2008-01-14 2009-07-17 삼성전자주식회사 반도체 소자의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516711A (en) * 1994-12-16 1996-05-14 Mosel Vitelic, Inc. Method for forming LDD CMOS with oblique implantation
US5994736A (en) * 1997-09-22 1999-11-30 United Microelectronics Corporation Semiconductor device having buried gate electrode with silicide layer and manufacture method thereof
US6124729A (en) * 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US5991225A (en) * 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6346732B1 (en) * 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
KR100368971B1 (ko) 2000-12-11 2003-01-24 주식회사 하이닉스반도체 에스오아이 소자의 게이트 및 그 제조방법
US6952040B2 (en) * 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof

Also Published As

Publication number Publication date
US20050009354A1 (en) 2005-01-13
US7135374B2 (en) 2006-11-14
KR20050007697A (ko) 2005-01-21

Similar Documents

Publication Publication Date Title
KR100370129B1 (ko) 반도체 소자 및 그의 제조방법
US7176071B2 (en) Semiconductor device and fabrication method with etch stop film below active layer
US6291310B1 (en) Method of increasing trench density for semiconductor
CN111370306B (zh) 晶体管的制作方法及全包围栅极器件结构
TW200842989A (en) Semiconductor component and method of manufacture
US7851853B2 (en) Semiconductor device comprising high-withstand voltage MOSFET and its manufacturing method
KR100895943B1 (ko) 반도체 고전압 소자 제조 방법
KR100521432B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR100509948B1 (ko) 초미세 채널을 가지는 ｍｏｓｆｅｔ 소자 및 그 제조 방법
KR100433492B1 (ko) 반도체 소자의 트랜지스터 형성 방법
KR100386452B1 (ko) 반도체 장치의 제조방법
KR100610460B1 (ko) 시모스(ｃｍｏｓ) 트랜지스터 및 그 제조 방법
KR100226739B1 (ko) 반도체 소자의 제조방법
KR20020090068A (ko) 실리콘 단전자 논리 소자의 제작방법
KR20040008504A (ko) 반도체 소자의 제조 방법
KR100485162B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR20090032236A (ko) 플래시 메모리 소자 및 그의 제조 방법
KR20080071822A (ko) 핀과 리세스 혼합 채널을 가진 전계효과트랜지스터 및 그제조방법
KR20090032895A (ko) 반도체 소자 형성 방법
KR100368971B1 (ko) 에스오아이 소자의 게이트 및 그 제조방법
KR100379521B1 (ko) 반도체 소자의 제조방법
JP2001358334A (ja) 半導体素子及びその製造方法
KR100215836B1 (ko) 반도체 소자의 제조방법
KR100192547B1 (ko) 반도체 소자 및 그 제조방법
KR20000038333A (ko) 박막트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee