KR100521290B1 - 드라이 에칭 장치 및 반도체 장치의 제조 방법 - Google Patents

드라이 에칭 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100521290B1
KR100521290B1 KR10-2000-7014724A KR20007014724A KR100521290B1 KR 100521290 B1 KR100521290 B1 KR 100521290B1 KR 20007014724 A KR20007014724 A KR 20007014724A KR 100521290 B1 KR100521290 B1 KR 100521290B1
Authority
KR
South Korea
Prior art keywords
wafer
delete delete
etching
gap
gas
Prior art date
Application number
KR10-2000-7014724A
Other languages
English (en)
Other versions
KR20010043995A (ko
Inventor
마사루 이자와
신이찌 다찌
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010043995A publication Critical patent/KR20010043995A/ko
Application granted granted Critical
Publication of KR100521290B1 publication Critical patent/KR100521290B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/915—Differential etching apparatus including focus ring surrounding a wafer for plasma apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

웨이퍼와 웨이퍼에 대향하는 대향면과의 거리가 웨이퍼 직경의 1/2 이하로 한 드라이 에칭 장치를 이용하여 웨이퍼를 에칭한다.
이에 따라, 특히 대구경의 웨이퍼를 이용한 경우라도 웨이퍼 주변부와 웨이퍼 중심부와의 에칭 반응 생성물의 입사량을 균일하게 하여 웨이퍼면 내에서 균일한 에칭을 얻을 수 있다.

Description

드라이 에칭 장치 및 반도체 장치의 제조 방법{DRY-ETCHING DEVICE AND METHOD OF PRODUCING SEMICONDUCTOR DEVICES}
본 발명은 반도체 장치를 미세 가공하는 드라이 에칭 장치 및 배선 등을 드라이 에칭 가공하여 반도체 장치를 제조하는 방법에 관한 것이다.
반도체 장치의 미세 가공을 행하는 기술 중 하나로 드라이 에칭 기술이 있다. 드라이 에칭에서는 에칭 가스를 진공 용기에 도입하고, 이 가스에 고주파 바이어스 혹은 마이크로파를 인가하여 플라즈마를 발생시켜 에칭 가스를 플라즈마화하고, 플라즈마 중에서 생성한 활성종 및 이온에 의해서, 반도체 웨이퍼 상에 형성된 다결정 Si막 및 Al-Cu-Si막 등의 박막을 가공한다. 박막 상에는 마스크 패턴을 전사한 레지스트막이 형성되고, 레지스트막으로 피복되어 있지 않은 부분만을 드라이 에칭 방법으로 제거함으로써, 웨이퍼 상에 배선이나 전극 등의 집적화된 반도체 디바이스 구조를 형성한다.
드라이 에칭에 있어서의 에칭 기구를 염소 가스에 의한 Si막 에칭을 예로 간단하게 설명한다. 에칭 장치에 도입된 염소 가스 및 플라즈마로 생성된 염소 래디컬이 Si 표면에 부착한다. 또한, 플라즈마 중에서 생성된 플러스 이온이 입사함으로써, 표면이 국소적으로 가열된다. 이 가열에 의해, Si가 염소와 반응하여 반응 생성물을 형성하여 이탈한다. 이 반복에 의해 Si막의 에칭이 진행된다.
통상 에칭이 행해지는 압력 영역에서는 반응 생성물의 평균 자유 행정이 1㎝이하로 에칭 장치의 사이즈(높이 20㎝ 정도)에 비하여 짧기 때문에, 웨이퍼 표면에서 발생한 반응 생성물은 다른 가스 분자와의 충돌에 의한 확산 과정을 거친다. 이 때문에, 반응 생성물은 웨이퍼에 입사할 확률을 갖는다. 입사한 반응 생성물이 부착하면, 에칭의 진행이 방해받게 된다. 이 반응 생성물의 입사 플럭스가 웨이퍼면 내에서 분포를 갖는 경우, 입사가 많은 곳에서는 에칭 속도가 저하되기 때문에, 웨이퍼면 내에서 균일한 에칭을 행하는 것이 어렵게 된다.
웨이퍼 중심부와 주변부의 반응 생성물의 입사 플럭스는 중심부가 반응 생성물의 발생부에 둘러싸여 있는 데 반하여, 주변부는 그 편측에만 반응 생성물의 발생부가 있다. 따라서, 웨이퍼 중심부의 반응 생성물의 입사 플럭스는 웨이퍼 주변부보다 많이 없어진다. 이 결과, 이온 입사량이 균일한 에칭 장치에서는 웨이퍼 주변부의 에칭 속도가 주변부에 비하여 빨라지게 된다. 또한, 반응 생성물은 패턴 측면에 부착하고, 부착량이 많으면 패턴이 두꺼워지고, 작으면 사이드 에칭이 발생하게 된다. 따라서, 가공 형상을 웨이퍼면 내에서 균일하게 하기 위해서는 반응 생성물의 입사량을 균일하게 할 필요가 있다. 보다 정확하게는, 웨이퍼의 주변 3㎜ 정도의 영역에서는 칩을 형성하지 않기 때문에, 웨이퍼의 주위 3㎜ 정도를 제외한 영역에서 반응 생성물의 입사량을 균일하게 할 필요가 있다.
종래의 에칭 장치에서는, 상술한 반응 생성물의 입사 플럭스의 분포 제어는 가스 흐름의 최적화나 포커스 링의 설치 등에 의해서 행해져 왔다. 그러나, 에칭 프로세스의 저가스 압력화에 의해, 가스 흐름만으로는 균일성을 개선하는 것이 어렵게 되었다. 또한, 포커스 링을 설치하여 플라즈마 밀도에 분포를 갖게 하면, 웨이퍼의 대구경화에 따라 플라즈마 밀도에 극도한 분포가 생기고, 웨이퍼면 내에 챠지 분포가 발생하고, 반도체 디바이스가 파괴될 확률이 높아진다. 또한, 웨이퍼 직경이 커짐에 따라, 포커스 링의 높이를 높게 할 필요가 있지만, 이 높이를 높게 하면, 포커스 링에 반응 생성물이 부착하고, 이물질 및 분진의 원인이 되게 된다. 즉, 종래의 에칭 장치에서는 12인치 정도의 대구경 웨이퍼의 균일 가공이 어렵게 된다.
본 발명의 목적은 반응 생성물의 재입사 횟수를 웨이퍼면 내에서 균일화함으로써, 웨이퍼면 내에서 균일한 에칭 속도, 균일한 가공 형상이 얻어지는 드라이 에칭 장치 및 이러한 드라이 에칭 공정을 갖는 반도체 장치의 제조 방법을 제공하는 것에 있다.
<발명의 개시>
(해결 수단)
상기 목적은 표면 부근 영역의 두께를 균일화함으로써 달성된다. 구체적으로는, 대구경의 웨이퍼를 에칭할 때, 웨이퍼와 웨이퍼에 대향하는 부재와의 거리를 소정의 값으로 설정하여 표면 부근 영역의 두께의 면 내 분포를 균일화한다.
우선, 반응 생성물의 입사 메카니즘에 관해서 설명한다. 웨이퍼에서 발생한 반응 생성물은 확산 과정에 따라서 운동한다. 즉, 웨이퍼에서 발생한 생성물은 평균 자유 행정이 에칭 장치의 사이즈에 비해 1/100 정도이기 때문에, 장치 내의 가스 분자와 충돌한다. 이 충돌에 의해 반응 생성물의 운동 방향이 변하고, 그 일부는 웨이퍼 방향으로 진행하게 된다. 웨이퍼로부터 떨어진 방향으로 그 운동을 유지할 수 있다고 해도, 재차 가스 분자와 충돌하게 된다. 이 결과, 반응 생성물의 운동 방향이 변화하고 결과적으로 웨이퍼에 몇번이나 재입사하게 된다. 이러한 확산 현상에 의해, 반응 생성물은 웨이퍼 근방에서 농도가 높고, 웨이퍼로부터 멀어짐에 따라서 농도는 낮아진다. 확산 이론에 따르면, 반응 생성물의 농도가 높은 영역은 웨이퍼로부터 웨이퍼 반경 정도까지의 거리가 된다. 한편, 웨이퍼 반경보다 멀어지면 반응 생성물의 분포는 거의 균일하고, 웨이퍼보다 떨어진 영역의 반응 생성물의 농도는 반응 생성물의 체재 시간(滯在時間)으로 거의 결정된다. 이와 같이 웨이퍼 근방의 반응 생성물 농도가 체재 시간으로 결정되는 농도보다도 높아지는 영역을 표면 부근(near surface) 영역으로 부르게 한다. 표면 부근 영역의 두께는 후술하지만, 웨이퍼 위치, 가스 압력 및 가스 유량에 의존하여 변화한다.
이상과 같이, 반응 생성물은 표면 부근 영역을 형성함으로써, 웨이퍼에 몇 번이나 재입사하게 된다. 표면 부근 영역 내에서, 반응 생성물이 가스 분자와 충돌하는 횟수는 표면 부근 영역의 두께(D)에 대한 평균 자유 행정(L), 즉 D/L이 된다. 1회의 충돌로 반응 생성물이 웨이퍼 방향으로 향하는 확률과 웨이퍼로부터 멀어지는 방향으로 향하는 확률은 같기 때문에, D/L회의 충돌 중 절반이 웨이퍼에 입사하게 된다. 즉, 재입사 횟수는 표면 부근 영역의 두께(D)와 평균 자유 행정(L)으로부터 D/2L로 된다.
웨이퍼 대향부에 가스 도입용의 샤워플레이트 구조가 있는 경우, 가스 유량이 많아지면, 표면 부근 영역이 작아짐과 함께 확산 방정식에 의하면 반응 생성물이 재입사하는 횟수(재입사 횟수)는 적어진다. 또한, 가스 압력을 높게 하면, 반응 생성물의 확산 계수가 작아지기 때문에, 표면 부근 영역은 좁아진다. 표면 부근의 두께는 가스 유량이 100sccm 증가하면 10% 정도 얇아지고, 가스 압력이 1 Pa 증가하면 5% 정도 얇아진다. 가스 유량을 Q(sccm)로 나타내고, 가스 압력을 P(Pa)로 나타내면, 웨이퍼 중심부의 표면 부근 영역의 두께 Dc는 반경(R)에 대하여 대략 Dc = R ×0.9(Q-100)/100 ×0.95(P-1)로 된다. 재입사 횟수는 표면 부근 영역의 두께에 비례하고, 평균 자유 행정 L은 가스 압력에 반비례하기 때문에, 재입사 횟수(n=Dc/2L)는 가스 압력과 함께 증가하고 고가스 유량에서 적어진다. 또, 웨이퍼가 완전한 원형에 국한되지 않는다. 이러한 경우에는 웨이퍼 반경을 웨이퍼의 끝으로부터 끝까지의 거리에서 가장 긴 거리의 반으로 정의한다.
상기 표면 부근 영역의 두께는, 웨이퍼 중심부에서는 그 주위로부터 반응 생성물이 발생하고 있기 때문에, 표면 부근 영역의 두께는 웨이퍼 반경 정도로 되지만, 웨이퍼 주변부에서는 웨이퍼 외측에서 반응 생성물의 발생은 없고 배기구로 되기 때문에, 표면 부근 영역의 두께는 중심부의 절반 정도 즉 웨이퍼 반경의 절반 정도가 된다. 여기서, 12인치 웨이퍼(직경 300㎜)에서 가스 압력 1Pa, Cl2+BCl3 가스 유량 300sccm으로 Al의 에칭한 경우의 웨이퍼 중심부로부터의 거리와 표면 부근 영역과의 관계를 도 1에 도시한다. 웨이퍼 대향면이 충분히 떨어져 있는 경우, 표면 부근 영역은 도 1의 참조 부호 101로 나타낸 바와 같이 웨이퍼 상공으로 넓어지고 있다. 반응 생성물의 재입사 횟수는 표면 부근 영역에 비례한다. 웨이퍼 중심부의 표면 부근 영역이 큰 영역에서는 재입사 횟수가 증가하고, 반응 생성물은 피에칭물에 부착하여 에칭율이 늦어지는 데 반하여, 웨이퍼 주변부에서는 표면 부근 영역이 작고, 재입사 횟수는 적어 에칭율은 빨라진다.
실제로는, 웨이퍼를 설치하는 웨이퍼 테이블(처리대)이 있기 때문에, 이 웨이퍼 테이블까지 고려하면, 웨이퍼 주변부의 외측에는 웨이퍼를 정위치에 설치하기 위해서 서셉터가 존재하기 때문에, 서셉터 표면에서 반응 생성물이 반사하고, 그 일부가 웨이퍼 주변부에 재입사하게 된다. 웨이퍼 테이블의 반경이 웨이퍼 반경보다도 20㎜ 정도 큰, 즉 웨이퍼 주변부에 폭 20㎜의 서셉터가 있는 경우, 도 1의 곡선(101)으로 나타낸 바와 같이, 표면 부근 영역은 웨이퍼 중심에 비해 웨이퍼 주변에서는 약 2/3으로 된다. 여기서, 도 1의 12인치이고 갭 140㎜ 이상에 있어서는 표면 부근 영역의 두께의 웨이퍼면 내 분포를 나타내는 곡선(101)은 도 2의 재입사 횟수의 웨이퍼면 내 분포를 나타내는 곡선(201)에 대응한다. 이 경우, 도 2의 곡선(201)으로 나타낸 바와 같이, 웨이퍼 주변부의 재입사 횟수는 웨이퍼 중심부의 2/3 정도가 된다. 웨이퍼 주변부의 표면 부근 영역에서는 반응 생성물이 되돌아가는 효과는 거리가 멀어짐에 따라 작아진다. 이 때문에, 서셉터의 폭 170㎜ 이내에서는 표면 부근 영역의 두께는 대체로 서셉터의 폭의 평방근에 비례하고, 서셉터의 폭이 170㎜ 이상에서는 주변부의 표면 부근 영역의 두께는 변하지 않게 된다. 따라서, 서셉터의 폭 170㎜ 이내에서는 웨이퍼 주변부의 표면 부근 영역의 두께 De는 서셉터의 폭을 d로 나타내면, De = Dc ×(0.5 + k√d)로 나타낸다. 여기서, k는 비례 상수이고, d의 단위가 ㎝일 때, k=0.12가 된다.
이상 진술한 바와 같이, 표면 부근 영역의 두께는 웨이퍼 상에 분포가 있기 때문에, 웨이퍼 상에서의 반응 생성물의 재입사 횟수는 웨이퍼 주변부에서 웨이퍼 중심부보다 적어진다[도 1의 곡선(101)]. 이 결과, 플라즈마가 균일하더라도 반응 생성물의 입사 플럭스에 분포가 있기 때문에, 종래 장치에서는 균일한 에칭 속도로 균일한 가공 형상을 얻는 것이 어려워지는 것이다.
그래서, 불균일의 원인이 표면 부근 영역의 두께가 웨이퍼 주변에서 얇고 중심에서 두꺼워져 웨이퍼 상에서 불균일하기 때문에, 그것을 일정화함으로써 면 내 균일성을 향상시킬 수 있다.
웨이퍼 상부가 자유 공간인 경우, 표면 부근 영역은 웨이퍼 반경 정도까지 넓어질 수 있지만, 웨이퍼와 웨이퍼에 대향면의 거리(갭)가 웨이퍼 반경보다도 짧은 장치 구조로 되면, 웨이퍼 중심부의 표면 부근 영역은 웨이퍼 대향면으로 차단되게 된다. 여기서, 웨이퍼 대향면에 요철이 있는 경우, 그 요철이 미세한 것이면 웨이퍼 표면과 가장 가까운 부분이 갭이 된다. 웨이퍼 대향면이 오목형이나 볼록형인 경우, 웨이퍼 위치에 의해서 갭이 다르지만, 각 웨이퍼 위치에서의 갭은 웨이퍼 중심의 연직 상의 웨이퍼 대향면까지의 거리이다. 특별히 정해지지 않는 한, 갭은 웨이퍼 중심부의 갭으로서 설명한다.
구체적으로 12인치의 웨이퍼를 이용하고, 갭 110㎜와 80㎜에 있어서의 표면 부근 영역의 두께를 각각 도 1의 곡선(102, 103)으로 나타낸다. 웨이퍼 주변부의 표면 부근 영역 De의 두께는 약 80㎜이기 때문에, 갭을 80㎜로 하고, 웨이퍼 중심부의 표면 부근 영역의 두께를 주변부에 맞춤으로써, 그 두께가 웨이퍼면 상에서 균일하게 된다. 여기서, 도 1의 갭 110㎜에 있어서의 표면 부근 영역의 두께의 웨이퍼면 내 분포를 나타내는 곡선(102)은 도 2의 곡선(202)에 대응하고, 도 1의 갭 80㎜에 있어서의 표면 부근 영역의 두께의 웨이퍼면 내 분포를 나타내는 곡선(103)은 도 2의 곡선(203)에 대응한다. 반응 생성물의 재입사 횟수는 도 1과 도 2의 비교로 알 수 있는 바와 같이 표면 부근 영역의 두께에 비례하기 때문에, 플라즈마가 균일한 경우, 웨이퍼 주변부의 표면 부근 영역 De와 동일하게 되도록 갭을 조정하면 좋아진다. 따라서, 상술한 표면 부근 영역의 두께의 식을 기초로, 가스 압력 P, 가스 유량 Q, 웨이퍼 직경 R을 포함해서 정식화하면, 바람직한 갭 G는 G = R ×0.9(Q-100)/100 ×0.95(P-1) ×(0.5 + k√d)로 나타낸다. 균일성 개선의 효과는 갭이 웨이퍼 중심부의 표면 부근 영역의 두께보다 짧게 되는 경우에, 그 갭 G0은 G0 = R ×0.9(Q-100)/100 × 0.95(P-1)로 된다. 즉, G0 이하의 갭으로 균일성이 개선되고, 갭 G 정도로 거의 균일하게 된다. 또한 갭을 짧게 하면, 압력차의 발생이나 플라즈마의 불안정화에 의해 다시 불균일하게 되는 경우가 있다. 따라서, 균일성의 제어는 G와 G0 간에서 행하는 것이 바람직하다.
다음에, 웨이퍼 직경, 가스 압력, 가스 유량, 서셉터 폭에 대한 재입사 횟수의 웨이퍼면 내 분포의 갭 의존성을 도 3, 도 4, 도 5 및 도 6에 도시한다.
가스 압력을 1Pa, Cl2+BCl3 가스 유량을 100sccm으로 하여 플라즈마 처리한 경우의 재입사 횟수의 분포와, 처리대와 처리대 대향면의 거리와의 관계를 도 3에 도시한다. 도 3 중의 곡선(301)은 6인치 웨이퍼에 있어서의 재입사 횟수의 웨이퍼면 내 분포를 나타내는 곡선, 곡선(302)은 8인치 웨이퍼에 있어서의 재입사 횟수의 웨이퍼면 내 분포를 나타내는 곡선, 곡선(303)은 12인치 웨이퍼에 있어서의 재입사 횟수의 웨이퍼면 내 분포를 나타내는 곡선, 곡선(304)은 16인치 웨이퍼에 있어서의 재입사 횟수의 웨이퍼면 내 분포를 나타내는 곡선이다. 웨이퍼 주변부의 표면 부근 영역은 중심부에 비해 2/3 정도로 짧기 때문에, 도 3의 곡선(302)으로 나타낸 바와 같이, 8인치 웨이퍼에서 웨이퍼 중심부의 표면 부근 영역의 두께를 웨이퍼 주변부와 같은 정도로 하기 위해서는, 웨이퍼와 웨이퍼 대향면 거리(갭)가 웨이퍼 반경의 2/3인 70㎜ 정도가 되도록 조정하면 좋은 것을 알 수 있다. 갭 70㎜에서 재입사 횟수는 거의 균일하게 된다. 이것에 대하여, 동일 유량으로 6인치 웨이퍼에서는 곡선(301)으로 나타낸 바와 같이 갭을 50㎜ 정도로 하면 좋고, 12인치 웨이퍼[곡선(303)]에서는 갭은 약 100㎜이고, 16인치 웨이퍼의 경우, 갭 130㎜에서 재입사 횟수는 거의 균일하게 된다고 추정할 수 있다. 또, 재입사 횟수의 분포가 0이 되도록 설정해야만 하는 것은 아니고, 분포가 10% 이하, 바람직하게는 5% 이하로 설정하면 균일성의 효과가 개선된다.
또한, 갭을 짧게 하면, 웨이퍼 주변부의 표면 부근 영역도 웨이퍼 대향면으로 차단되게 되지만, 표면 부근 영역의 두께는 중심부와 주변부에서 거의 같아진다. 따라서, 웨이퍼와 웨이퍼 대향면의 거리를 웨이퍼 반경의 2/3 이하로 하여도, 웨이퍼면 내의 가스 압력을 균일하게 유지할 수 있는 범위 내에서 웨이퍼면 내의 반응 생성물의 재입사 횟수의 균일성이 개선된다. 이상 진술한 바와 같이, 갭을 웨이퍼와 웨이퍼 대향면의 거리를 웨이퍼 반경의 2/3 이하로 함으로써, 반응 생성물의 입사 플럭스가 균일하게 되기 때문에, 에칭 속도 및 가공 형상이 웨이퍼면 내에서 균일하게 된다.
그러나, 특히 평행 평판형의 에칭 장치를 이용한 경우, 갭을 극단적으로 짧게 50㎜ 이하로 하면, 웨이퍼면 내에서의 가스 압력 분포가 커진다. 특히, 수 Pa의 저 가스 압력 혹은 수백 sccm의 고가스 유량에서는 가스 압력 분포가 커지고, 에칭 속도, 균일성의 확보가 어렵게 된다. 따라서, 이와 같이 극단적으로 짧게 하지 않는 것이 바람직하다.
가스 압력에 대한 재입사 횟수의 분포는 도 4에 도시한 바와 같이, 가스 압력의 증가에 따라 갭을 짧게 할 필요가 있는 것을 알았다. 도 4는 웨이퍼 직경을 12인치(300㎜)로 하고, 가스 유량을 300sccm으로 한 경우를 나타낸다. 도 4 중, 곡선(401)은 가스 압력 0.2Pa에 있어서의 재입사 횟수의 웨이퍼면 내 분포, 곡선(402)은 가스 압력 1Pa에 있어서의 재입사 횟수의 웨이퍼면 내 분포, 곡선(403)은 가스 압력 3Pa에 있어서의 재입사 횟수의 웨이퍼면 내 분포, 곡선(404)은 가스 압력 5Pa에 있어서의 재입사 횟수의 웨이퍼면 내 분포를 나타내는 곡선이다. 가스 압력 1Pa 이하[곡선(401)과 곡선(402)]에서는 갭 80㎜에서 반응 생성물의 재입사 횟수는 균일(분포가 거의 0%라는 것)하게 된다. 가스 압력 5Pa[곡선(404)]에서는 갭을 약 60㎜로 할 필요가 있다. 그러나, 갭 60㎜에서는 가스 압력 분포가 생기는 경우가 있기 때문에, 저가스압으로 행하는 것이 바람직하다.
도 5는 재입사 횟수의 분포의 가스 압력 의존성을 나타내는 도면이다. 도 5 중 곡선(501)은 가스 유량 100sccm에 있어서의 재입사 횟수의 웨이퍼면 내 분포, 곡선(502)은 가스 유량 300sccm에 있어서의 재입사 횟수의 웨이퍼면 내 분포, 곡선(503)은 가스 유량 500sccm에 있어서의 재입사 횟수의 웨이퍼면 내 분포를 나타내는 곡선이다. 가스 유량 500sccm[곡선(503)]에서는 갭을 60㎜로 하면 재입사 횟수의 분포가 없어져 균일하게 된다.
재입사 횟수의 웨이퍼면 내 분포의 서셉터 폭 의존성을 도 6에 도시한다. 도면 중, 곡선(601)은 서셉터가 없는 경우의 재입사 횟수의 웨이퍼면 내 분포, 곡선(602)은 서셉터 폭이 20㎜에 있어서의 웨이퍼면 내 분포, 곡선(603)은 서셉터 폭 50㎜에 있어서의 웨이퍼면 내 분포, 곡선(604)은 서셉터 폭 100㎜에 있어서의 웨이퍼면 내 분포를 나타내는 곡선이다. 서셉터 폭 20㎜[곡선(602)]에서는 재입사 횟수가 균일하게 되는 갭은 80㎜ 정도이지만, 폭을 50㎜, 100㎜로 크게 하면, 필요한 갭은 90㎜ 및 100㎜로 넓어진다.
8인치 웨이퍼의 경우, 균일성을 확보하기 위해서는 갭을 70㎜ 정도로 하면 좋지만, 종래의 장치 구조에서는 고밀도 플라즈마를 안정적으로 생성하는 것이 어려운 경우가 있다. 예를 들면, 평행 평판형의 에칭 장치에서는 30㎜ 이상의 갭에서 고밀도 플라즈마를 생성하는 것이 어렵고, 갭 70㎜에서는 에칭 속도가 극단적으로 늦어지게 된다. 이 밀도의 저하를 보충하기 위해서는 밀도의 저하가 플라즈마의 확산과 갭 증대에 의한 전계 강도의 저하에 의하기 때문에, 플라즈마를 밀폐할 수 있는 장치 구조, 자장의 인가에 의한 플라즈마 확산의 억제, 고주파 파워의 증가에 의한 대처가 필요해진다.
유도 결합형의 장치에서는 플라즈마 생성 부분이 주변의 처리실 벽측에 있기 때문에, 갭을 짧게 하면, 특히 대구경 웨이퍼에서는 웨이퍼 중심부에서 밀도가 낮아져 균일한 플라즈마의 생성이 어렵게 된다. 그래서, 유도 결합형의 에칭 장치의 경우, 고주파 도입 안테나의 배치가 중심부에 가까워지는 구조로 할 필요가 있다.
유자장 마이크로파 에칭 장치인 경우, 마이크로파를 에칭 처리실로 전파하고, 장치 주변에 설치된 솔레노이드 코일에 의한 자장과 전자 사이클로트론 공명(ECR)에 의해서 플라즈마를 형성하고 있다. 그 때문에, 자장에서 ECR점을 제어함으로써, 웨이퍼 상의 임의의 위치에서 고밀도 플라즈마를 발생시키는 것이 이론적으로는 가능하다. 그러나, 웨이퍼가 웨이퍼 대향부에 있는 마이크로파 도입창에 가깝게 하면, 장치 그 자체가 마이크로파에 대한 공동 공진기이기 때문에, 공진이 얻어지기 어렵게 되고 플라즈마가 불안정하게 된다. 이것은 마이크로파 도입창의 상부에 있는 공동 공진기의 높이를 조정함으로써 대응할 수 있다. 통상 70㎜ 정도의 공진기의 높이를 150㎜ 정도로 할 필요가 있다.
이것에 대하여, 상기 마이크로파 에칭 장치에 있어서 안테나로 마이크로파를 도입하는 경우, 안테나가 공진기이기 때문에, 갭의 간격을 자유롭게 조정하는 것이 가능하게 된다. 웨이퍼의 대구경화에 대해서는 파장이 120㎜ 정도의 마이크로파인 경우, 심(seam)의 발생에 의해 균일성을 확보할 수 없는 경우도 있을 수 있다. 이것에 대하여, 파장이 600㎜ 정도의 UHF파인 경우 그와 같은 문제가 없다. 그러나, 고주파를 안테나로 도입하는 경우, 안테나 주변부의 전계에 의해 이온 입사량이 주변부에서 많아지는 경우가 있기 때문에, 갭은 대략 50㎜ 이상으로 하는 것이 바람직하다.
상기는 웨이퍼 대향면이 거의 평탄하고 가스 도입용의 샤워플레이트 구조가 있고, 서셉터의 높이도 거의 웨이퍼의 높이와 같은 정도이고 그 폭이 20㎜ 정도라고 상정하여 에칭 장치에서의 과제 해결의 수단을 진술하였다. 웨이퍼 상의 표면 부근 영역을 균일하게 하는 수단으로서 웨이퍼 대향면의 중심 부근과 웨이퍼의 거리가 웨이퍼 주변부에 비하여 넓어지는 구조(V형, 오목형)나, 웨이퍼 주변부의 서셉터를 넓혀 웨이퍼 반경의 2/3보다 넓은 갭으로 균일하게 하는 방법, 웨이퍼 주면부에 웨이퍼를 둘러싸도록 높이가 있는 링(포커스 링)을 설치하고, 웨이퍼 반경의 2/3보다 넓은 갭으로 균일하게 하는 방법이 있다.
그 외, 샤워플레이트의 가스 분출구의 위치를 웨이퍼 중심부 상에 웨이퍼 직경의 거의 2/3로부터 1/3의 직경이 되도록 접근시킴으로써, 가스 흐름에 의해서 중심부의 반응 생성물을 흘러가게 하고, 갭을 웨이퍼 반경의 2/3보다 넓은 갭이라도 표면 부근 영역을 균일하게 하는 방법이 있다.
에칭 속도의 분포를 결정하는 인자로서 반응 생성물의 재입사 횟수에 주목하였지만, 에칭 속도는 이온 전류에도 의존한다. 그 의존성은 피에칭막에 의존한다. Al막의 에칭 속도는 통상 에칭이 행해지는 이온 전류(2 내지 4㎃/㎠)의 범위 내에서는 거의 변화가 없지만, poly-Si막이나 산화막인 경우, 에칭 속도는 이온 전류 밀도에 거의 비례한다. 따라서, poly-Si나 산화막 에칭에 관해서는 반응 생성물의 재입사 횟수의 웨이퍼면 내 분포에 맞춰 이온 전류 밀도의 웨이퍼면 내 분포를 볼록형 분포로 성형함으로써, 에칭 속도를 웨이퍼면 내에서 균일하게 하는 방법이 있다.
이온 전류 밀도의 분포 제어는 플라즈마를 발생하는 수단에 따라 다르다. 구체적으로는, 2개 이상의 솔레노이드 코일을 갖는 유자장 마이크로파 에칭 장치나 유자장 UHF파 에칭 장치의 경우, 자장 프로파일을 제어함으로써 이온 전류 밀도의 웨이퍼면 내 분포를 제어한다. 자장 프로파일을 오목형으로 하면 웨이퍼 주변부가 플라즈마로부터 멀어지기 때문에, 볼록형 분포가 된다. 2턴 이상의 코일형 안테나를 갖는 유도 결합형의 장치인 경우, 1번째와 2번째의 안테나의 직경이 다르고, 1번째와 2번째의 턴에 다른 전류를 인가하는 수단 등에 의해 이온 전류 밀도의 분포를 제어한다. 내부 직경이 작은 쪽의 안테나의 전류를 많게 하면, 이온 전류 밀도는 볼록형이 된다.
상술한 발명을 완성시키고 나서 공지 예 조사를 행한 결과, 공지 예인 특개평9-134906호가 발견되었다. 이 공지 예에는 직경 200㎜의 웨이퍼를 에칭하는 장치에서 상부 전극과 이 상부 전극에 대향하는 웨이퍼를 유지하는 서셉터와의 거리가 70㎜로서, SiN막에 대하여 SiO2막을 선택적으로 에칭하는 것이 기재되어 있다. 그러나, 본원 발명과 같이 웨이퍼의 구경과 갭 거리와의 관계에 관해서는 시사되어 있지 않다.
(효과)
상기 구성에 의해서, 반응 생성물의 입사 플럭스를 웨이퍼면 내에서 균일화함으로써, 웨이퍼면 내에서 균일한 에칭을 달성할 수 있다.
또한, 본 발명에 의해, 웨이퍼면 내에서의 패턴에서의 가공 정밀도가 향상, 즉 형상의 면 내 차가 저감하기 때문에, 반도체 디바이스의 배선 저항 및 용량의 변동, 게이트 길이의 변동이 없어져 디바이스 특성의 변동이 적은 반도체 디바이스의 양산화가 용이하게 된다.
도 1은 표면 부근 영역의 두께의 웨이퍼면 내 분포의 갭 의존성을 나타내는 도면.
도 2는 반응 생성물의 재입사 횟수의 웨이퍼면 내 분포의 갭 의존성을 나타내는 도면.
도 3은 몇 개의 웨이퍼 직경에 대한 재입사 횟수의 웨이퍼면 내 분포의 갭 의존성을 나타내는 도면.
도 4는 몇 개의 가스 압력에 대한 재입사 횟수의 웨이퍼면 내 분포의 갭 의존성을 나타내는 도면.
도 5는 몇 개의 가스 유량에 대한 재입사 횟수의 웨이퍼면 내 분포의 갭 의존성을 나타내는 도면.
도 6은 몇 개의 서셉터 폭에 대한 재입사 횟수의 웨이퍼면 내 분포의 갭 의존성을 나타내는 도면.
도 7은 발명의 실시예에서 이용하는 드라이 에칭 장치의 단면도.
도 8은 발명의 실시예에서 이용하는 다른 드라이 에칭 장치의 단면도.
도 9는 발명의 실시예에서 이용하는 볼록형의 샤워플레이트를 갖는 드라이 에칭 장치의 단면도.
도 10은 발명의 실시예에서 이용하는 웨이퍼 상부에 배기구를 갖는 드라이 에칭 장치의 단면도.
도 11은 발명의 실시예에서 이용하는 포커스 링을 갖는 드라이 에칭 장치의 단면도.
도 12는 발명의 실시예에서 이용하는 진공 안테나를 갖는 드라이 에칭 장치의 단면도.
도 13은 발명의 실시예에서 설명하는 드라이 에칭 방법에 의해서 가공하는 반도체 장치의 단면도.
(실시예 1)
본 발명에 이용하는 드라이 에칭 장치를 도 7에 도시한다. 이 장치에서는 에칭 처리실(1)에 에칭 가스를 도입하고, 마이크로파 발생기(2)에 있어서 800㎒ 내지 2.45㎓의 고주파를 발생시켜, 이 고주파를 도파관(3), 공동 공진기(4)를 통과시켜 에칭 처리실(1)로 수송하여 가스 플라즈마를 발생시킨다. 공동 공진기는 50㎜ 내지 200㎜에서 임의로 그 높이를 조정할 수 있는 구조로 되어 있다. 고효율 방전을 위해 자장 발생용의 솔레노이드 코일(5)을 에칭 처리실 주변에 2개 배치하고, 875가우스의 자장이 처리대의 거의 바로 위에 오도록 3개의 코일 전류를 제어하고, 전자사이클로트론 공명을 이용하여 고밀도 플라즈마를 발생시킨다. 에칭 처리실(1)에는 처리대(7)가 있고, 이 위에 피처리물(웨이퍼 : 6)을 설치하고, 가스 플라즈마에 의해 에칭 처리한다. 플라즈마 밀도는 마이크로파의 파워로 제어하고, 이온 전류 밀도는 0.5㎃/㎠ 내지 20㎃/㎠의 범위에서 제어할 수 있다. 처리대의 위치는 샤워플레이트(14)로부터의 거리가 10㎜ 내지 200㎜에서 조정할 수 있는 구조로 되어 있다. 에칭 가스는 가스 유량 제어 장치(19)를 통해서 샤워플레이트(14)로부터 에칭 처리실(1)에 도입되고, 배기 펌프(17)에 의해 에칭 처리실(1) 밖으로 배기된다. 샤워플레이트에는 중심부 직경 170㎜ 중에 가스 도입용의 1㎜ 직경 가스 분출구(11)가 설치되어 있다. 피처리물을 설치하는 처리대(7)에는 고주파 전원(12)을 구비하고, 400㎑ 내지 13.56㎒까지의 고주파 바이어스를 처리대 중에 있는 금속 전극(7)에 인가한다. 금속 전극과 피처리물(6) 간에는 피처리물을 전기적으로 처리대에 밀착시키도록 정전 척(9)이 설치되어 있다. 또한 피처리물(6)의 주변에는 처리대의 플라즈마로부터 보호, 피처리물의 반송을 원활하게 행할 수 있도록 폭 약 20㎜의 서셉터(10)가 설치되어 있다.
이 장치에 피처리물로서 8인치 실리콘 웨이퍼를 반송한다. 이 실리콘 웨이퍼 상에는 두께 약 500㎚의 산화규소막, 약 100㎚의 하부 TiN막, 약 400㎚의 Al-Cu-Si 합금막, 약 100㎚의 상부 TiN막 및 마스크 패턴을 전사한 레지스트 마스크가 형성되어 있다. 레지스트 마스크의 패턴 폭은 200㎚이다. 이 웨이퍼를 에칭 장치에 반송하고, 에칭 가스로서 염소 가스 70sccm, 삼염화 붕소 가스 30sccm을 에칭 장치에 도입하고, 전체 압력이 2Pa가 되도록 하여 TiN막 및 Al-Cu-Si 합금막의 일괄 에칭을 행한다. 에칭시의 처리대의 온도를 50℃로 하고, 마이크로파 파워는 2.45㎓ 로 1000W, 웨이퍼에 인가하는 고주파 바이어스는 800㎑로 100W(0.3W/㎠) 인가한다. 에칭은 상부 TiN, Al-Cu-Si 합금, 하부 TiN의 순서로 에칭되고, TiN막의 평균 에칭 속도는 약 400㎚/min, Al-Cu-Si 합금막은 약 800㎚/min이고, 레시스트의 에칭 속도는 약 300㎚/min이다. 다층막이 에칭된 후, 또한, 가공을 확실한 것(쇼트나 잔여막이 없다)으로 하기 위해서, 에칭시에 대하여 약 30%의 오버 에칭을 행한다. 공동 공진기의 높이는 처리대와 샤워플레이트의 거리(갭)가 190㎜에서는 55㎜, 갭이 100㎜에서는 95㎜, 갭 70㎜에서는 125㎜로, 갭을 짧게 하면, 그것에 비례하여 공동 공진기의 높이를 높게 하고 있다. 이 장치에서는 플라즈마 밀도에 분포가 있기 때문에, 이온 전류 밀도는 웨이퍼 주변에서 중심부의 약 1할 감소하게 된다. 웨이퍼 중심에서는 약 2.5㎃/㎠이다.
처리대와 샤워플레이트의 거리(갭)가 약 190㎜에서는 웨이퍼 주변부(웨이퍼 끝으로부터 3㎜ 내측)의 Al 에칭 속도는 약 900㎚/min, 웨이퍼 중심부는 약 700㎚/min로 되고, 웨이퍼 주변부에서 중심부의 약 1.3배 에칭 속도가 빨라진다. 에칭 속도의 균일성으로 ±13%가 된다. 이 때문에, 웨이퍼 주변부에서는 실효적인 오버 에칭 시간이 길어지고, 레지스트의 삭감량, 기초 산화막의 삭감량이 커지게 된다. 또한, 가공 형상은 웨이퍼 주변부에 비해 웨이퍼 중심부에서 두껍고, 순테이퍼 형상으로 된다. 고립 라인의 CD 바이어스의 웨이퍼면 내 차는 100㎚ 정도이다.
처리대와 샤워플레이트의 거리(갭)를 웨이퍼 반경(100㎜) 이하로 하면, 웨이퍼 중심부의 에칭 속도가 빨라지고, 갭 80㎜에서 에칭 속도의 면 내 분포는 ±5% 이하로 되고, 갭을 약 70㎜로 하면, 웨이퍼 중심의 에칭 속도는 거의 900㎚/min로 되어 균일한 에칭 속도가 얻어진다. 가공 형상에 관해서도 웨이퍼 중심부와 주변부에서 거의 마찬가지의 가공 형상으로 된다. 또한 거리를 50㎜보다 짧게 하면, 웨이퍼 중심부의 압력이 주변부에 비하여 높아지고, 웨이퍼 중심부의 에칭 속도가 주변부보다 빠르게 된다. 갭 50㎜의 균일성은 갭 70㎜로부터 급격하게 상승하여 ±6% 정도로 된다. 가스 압력을 약 5Pa까지 올리더라도 마찬가지의 효과가 얻어진다. 5Pa에서는 갭 60㎜ 정도에서 에칭 속도의 균일성은 ±3% 정도가 된다.
금속 배선 가공에서는 갭을 웨이퍼 반경 내지 웨이퍼 반경의 1/2 정도로 균일성을 개선시키고, 바람직한 갭은 웨이퍼 반경의 3/5 내지 4/5이다.
피에칭막이 다결정 실리콘막인 경우에 있어서도 금속막과 마찬가지이다. 단, 가스종이 다르고, 반응 생성물의 발생량은 메탈 배선 가공에 비하여 적은 점, 에칭 속도가 이온 전류 밀도에 의존하는 점이 다르다. 도입 가스로서 염소 가스 30sccm, 브롬화 수소 가스 46sccm 및 산소 가스 6sccm을 이용하고, 가스 압력 0.8 Pa, 마이크로파 파워 600W, RF 바이어스 60W, 웨이퍼 온도 0℃로 한 경우, 다결정 실리콘막의 평균 에칭 속도는 약 300㎚/min이 된다. 이온 전류 밀도는 웨이퍼 중심에서 약 1.5㎃/㎠, 주변부에서 약 1.3㎃/㎠이다. 반응 생성물의 발생량이 적고, poly-Si의 에칭 속도는 이온 전류 밀도에 민감하기 때문에, 갭 200㎜에 있어서의 에칭 속도의 균일성은 메탈 배선보다도 좋고, ±6% 정도로 주변부가 높아진다. 그러나, 웨이퍼면 내에 있어서의 형상차가 있고, poly-Si막의 막 두께가 300㎚인 경우, 게이트 전극의 두께(CD 바이어스)는 주변에 비하여 중심에서 50nm 정도 두께량이 커진다. 샤워플레이트와 웨이퍼의 거리(갭)를 100㎜ 이하로 균일성의 개선이 나타나고, 갭 90 ㎜에서 균일성은 ±5% 이하로 되고, 갭 80㎜에서 에칭 속도는 균일하게 된다. 또한 갭을 짧게 하면, 웨이퍼 중심부의 에칭 속도가 주변보다도 빨라진다. 갭 60㎜에서는 에칭 속도의 균일성은 ±4%이지만, 갭을 50㎜ 이하로 하면 균일성은 ±5%을 넘는다. 가공 형상에 관해서는 갭 80㎜에서 웨이퍼면 내에서 거의 균일한 형상이 얻어진다. 갭 90㎜ 내지 70㎜간에서 형상의 균일성은 10㎚ 이하가 된다. 가공 형상의 균일성은 갭 100㎜에서 50㎜로 개선된다. 가스 압력을 내려 0.1Pa로 하여도 염소의 분압이 작아지기 때문에, 에칭 속도는 약 250㎚/min으로 저하하지만, 마찬가지의 효과가 얻어진다. 또한, 가스 압력을 내리면, 가스 분자의 평균 자유 행정이 길어지기 때문에, 처리대와 샤워플레이트의 거리(갭)를 짧게 하더라도 균일성은 충분히 개선되지 않는다.
poly-Si 에칭의 경우, 갭을 대체로 웨이퍼 반경으로부터 웨이퍼 반경의 3/5 정도로 함으로써 균일성이 개선되고, 바람직한 갭은 웨이퍼 반경의 7/10 내지 9/10이다.
(실시예 2)
다음에 도 8의 장치를 이용한 다른 실시예에 관해서 설명한다. 이 장치에서는 에칭 처리실(1)에 에칭 가스를 도입하고, 고주파 전원(81)에서 생성한 300㎒ 내지 900㎒의 고주파를 안테나(82)로부터 에칭 처리실(1)에 도입하여 가스 플라즈마를 발생시킨다. 고효율 방전을 위해 자장 발생용의 솔레노이드 코일(5)을 에칭 처리실 주변에 3개 배치하고, 0 내지 320 가우스의 자장이 처리대의 거의 바로 위에 오도록 2개의 코일 전류를 제어하고, 전자 사이클로트론 공명(ECR)을 이용하여 전자 밀도가 1010개/㎤ 이상인 고밀도 플라즈마를 발생시킨다. 에칭 처리실(1)에는 처리대(7)가 있고, 이 위에 피처리물(6)을 설치하여 가스 플라즈마에 의해 에칭 처리한다. 에칭 가스는 가스 유량 제어 장치(19)를 통해서 샤워플레이트(14)로부터 에칭 처리실(1)에 도입되고, 배기 펌프(17)에 의해 에칭 처리실(1) 밖으로 배기된다. 샤워플레이트에는 중심부 직경 230㎜ 중에 가스 도입용의 가스 분출구(11)가 설치되어 있다. 피처리물을 설치하는 처리대(6)에는 고주파 전원(12)을 구비하고, 400㎑ 내지 13.56㎒의 고주파 바이어스를 인가한다. 처리대의 위치는 샤워플레이트로부터의 거리를 10㎜ 내지 200㎜로 조정할 수 있는 구조로 되어 있다.
이 장치에 피처리물로서 12인치 실리콘 웨이퍼(직경 300㎜)를 반송한다. 이 실리콘 웨이퍼 상에는 두께 약 500㎚의 산화규소막, 약 50㎚의 하부 TiN막, 약 400㎚ Al-Cu 합금막, 약 100㎚의 상부 TiN막 및 마스크 패턴을 전사한 레지스트 마스크가 형성되어 있다. 레지스트 마스크의 패턴 폭은 150㎚이다. 이 웨이퍼를 에칭 장치에 반송하고, 에칭 가스로서 염소 가스 150sccm, 삼염화 붕소 가스 50sccm 및 클로로포름 가스 2sccm을 에칭 장치에 도입하고, 전압이 1Pa가 되도록 하여 TiN막 및 Al-Cu 합금막의 일괄 에칭을 행한다. 에칭시의 처리대의 온도를 40℃로 하고, 마이크로파 파워는 450㎒로 1200W, 웨이퍼에 인가하는 고주파 바이어스는 800㎑로 200W 인가한다. 웨이퍼의 바로 위 40㎜의 위치에서 자장 강도가 160가우스, 그 위치에서의 자장 경사가 4가우스/㎝가 되도록 코일 전류를 조정한다. 에칭은 상부 TiN, Al-Cu-Si 합금, 하부 TiN의 순서로 에칭되고, TiN막의 평균 에칭 속도는 약 400㎚/min, Al-Cu-Si 합금막은 약 800㎚/min이고, 레지스트의 에칭 속도는 약 250㎚/min이다. 다층막이 에칭된 후, 또한, 가공을 쇼트나 잔여막이 없는 확실한 것으로 하기 위해서, 에칭 시간에 대하여 약 30%의 오버 에칭을 행한다. 이 장치에서는 플라즈마는 거의 균일하고, 웨이퍼면 내에서 거의 균일한 이온 전류 밀도가 된다.
처리대와 샤워플레이트의 거리가 약 200㎜에서는 웨이퍼 주변부의 Al 에칭 속도는 약 900㎚/min, 웨이퍼 중심부는 약 650㎚/min으로 되고, 웨이퍼 주변부에서 중심부의 약 1.4배 에칭 속도가 빨라진다. 이 때문에, 웨이퍼 주변부에서는 실효적인 오버 에칭 시간이 길어지고, 레지스트의 삭감량, 기초 산화막의 삭감량이 커지게 된다. 또한, 웨이퍼 중심부에서는 반응 생성물의 재입사가 크기 때문에, 가공 형상은 웨이퍼 주변부에 비해 중심부의 고립 라인이 150㎚ 정도 두께량(CD 바이어스량)이 커지게 된다.
처리대와 샤워플레이트의 거리(갭)를 150㎜(웨이퍼 반경) 이하로 하면, 웨이퍼 중심부의 에칭 속도가 빨라진다. 이 갭을 100㎜로 하면 웨이퍼면 내의 에칭 속도는 거의 균일하고, 약 900㎚/min으로 된다. 갭 90㎜ 내지 120㎜에서 에칭 속도의 균일성은 ±5% 이하가 된다. 또한 갭을 70㎜ 이하로 짧게 하면, 웨이퍼면 내의 압력차가 증가하여 중심부의 에칭 속도가 주변부에 비하여 커지게 된다.
메탈 배선의 가공에서는 갭을 웨이퍼 반경으로부터 웨이퍼 반경의 1/2정도에서 균일성이 개선되고, 바람직한 갭은 웨이퍼 반경의 3/5으로부터 4/5이다.
가스 유량을 크게 하면, 가스 흐름에 의해서 반응 생성물이 흘러가게 되는 효과를 발휘한다. 이 때문에, 표면 부근 영역은 가스 유량을 높게 하면 그 두께가 짧아지는 것을 기대할 수 있다. 구체적으로는, 샤워플레이트의 가스 분출구의 위치를 웨이퍼 중심부에 접근시킴으로써, 웨이퍼 중심부의 표면 부근 영역의 두께가 얇아진다. 샤워플레이트의 중심부 직경 230㎜ 내에 있는 가스 분출구를 중심부 직경 150㎜ 내에로만 하여 상기와 마찬가지의 에칭을 행한다. 처리대와 샤워플레이트의 거리(갭)를 150㎜ 이하로 하면, 웨이퍼 중심의 에칭 속도가 빨라지기 시작한다. 웨이퍼 중심부의 가스 흐름의 효과에 의해, 갭을 약 130㎜로 하면 거의 균일한 에칭 속도 분포가 얻어진다. 샤워플레이트의 가스 분출구의 위치를 중심부 직경 100㎜으로부터 200㎜에서 거의 마찬가지의 효과가 얻어진다. 그러나, 가스 분출구의 위치를 중심부 직경을 100㎜보다 작게 하면 웨이퍼 중심부에 가스 흐름이 집중하기 때문에, 웨이퍼 중심부의 에칭 속도가 주변부보다 빨라지게 된다. 반대로 200㎜를 넘으면 가스 흐름이 웨이퍼 중심부에 거의 집중하지 않기 때문에, 흐름에 의해 표면 부근 영역의 변화는 거의 생기지 않는다. 8인치 웨이퍼를 이용하는 경우, 처리대와 샤워플레이트의 거리는 웨이퍼 반경 이하이고, 샤워플레이트의 가스 분출구의 위치는 약 65㎜ 내지 약 140㎜에서 마찬가지의 효과가 얻어진다. 샤워플레이트의 가스분출구의 위치는 직경이 웨이퍼 직경의 2/3 내지 1/3인 중심부의 원 내에 설치함으로써, 에칭 속도의 웨이퍼면 내 균일성이 개선된다.
직경 400㎜의 실리콘 웨이퍼를 이용한 경우, 처리대와 샤워플레이트의 거리(갭)가 200㎜ 이하에서 마찬가지의 효과가 얻어지고, 갭 120㎜ 내지 160㎜에서 웨이퍼면 내에서 거의 균일한 에칭 속도, 가공 형상이 얻어진다.
12인치 웨이퍼 상의 poly-Si막의 에칭의 경우, 도입 가스로서 염소 가스 50sccm, 브롬화 수소 가스 100sccm 및 산소 가스 10sccm을 이용하고, 가스 압력 0.4Pa, UHF파 파워 800W, RF 바이어스는 400㎑로 100W, 웨이퍼 온도 0℃로 한 경우, 다결정 실리콘막의 평균 에칭 속도는 약 300㎚/min이 된다. 균일성은 약 ±7% 이다.
갭은 140㎜ 내지 100㎜에서 에칭 속도, 가공 형상과 함께 거의 균일하게 되고, 갭 150㎜ 내지 80㎜에서 균일성 개선의 효과가 얻어진다.
(실시예 3)
도 9에 도시한 장치를 이용한 경우를 본 실시예에 도시한다. 도 9에 도시한 장치에서는 샤워플레이트(91)의 가스 분출 부분이 하측(웨이퍼측)으로 돌출된 구조를 하고 있다. 그 밖의 구성은 실시예 2와 마찬가지이다. 본 장치에서도 웨이퍼와 가스 분출부의 거리(갭)를 제어함으로써, 표면 부근 영역의 제어가 행해지고, 12인치 웨이퍼의 경우, 갭 100㎜ 정도로 웨이퍼면 내에서 균일한 에칭을 행할 수 있다. 그러나, 갭을 60㎜ 정도로 하면, 중심부의 가스 압력이 주변보다 높아지게 되어, 에칭 속도의 균일성은 ±5% 이상으로 되게 된다. 따라서, 12인치의 웨이퍼를 에칭하는 경우, 갭을 60㎜ 이상 100㎜ 이하로 하는 것이 바람직하다.
(실시예 4)
도 10에 도시한 장치를 이용한 경우를 본 실시예에 도시한다. 도 10의 장치에서는 다른 배기구(92)를 설치하여 배기 효율을 높이고 있다. 그 밖의 구성은 실시예 2에서 이용한 장치와 마찬가지이다. 이 장치에서는 웨이퍼 주변부의 배기 효율이 중심부에 비해 높아지기 때문에, 도 8의 장치에 비해 주변부의 표면 부근 영역의 두께가 10% 정도 작아진다. 이 때문에, 12인치 웨이퍼에서는 갭 90㎜ 정도에서 에칭 속도, 가공 형상이 균일하게 된다.
도 10의 장치에서는 장치의 상부에 배기구(92)를 설치하였지만, 장치의 횡부에 설치하여도 효과는 마찬가지다. 또한, 3개 이상의 배기구를 설치한 경우도 효과는 마찬가지다.
이와 같이, 배기구를 복수 설치하는 경우에는 갭을 웨이퍼 직경의 0.3배 이상 0.6배 이하로 하면 면 내 균일성이 향상된다.
(실시예 5)
도 11에 도시한 장치를 이용한 경우를 본 실시예에 도시한다. 도 11의 장치는 도 8의 장치의 서셉터 상에 포커스 링(93)을 설치한 구조이고, 포커스 링에 의해서 표면 부근 영역은 포커스 링의 높이만큼 높아지고, 웨이퍼 주변부의 표면 부근 영역의 두께가 특히 두꺼워진다. 높이 20㎜의 포커스 링을 설치하는 경우, 12인치 웨이퍼에서는 120㎜에서 거의 균일한 에칭을 행할 수 있다. 포커스 링의 효과는 12인치 웨이퍼에서 갭이 150㎜ 이하에서는 대략 포커스 링 높이만큼 갭을 짧게 한 에칭 특성이 얻어진다. 즉, 과제를 해결하기 위한 수단으로 진술한 G 및 G0의 값은 거의 포커스 링의 높이만큼 높아진다.
갭 100㎜에서 포커스 링의 높이를 50㎜ 이상으로 하면, 가스의 흐름이 정체되고, 포커스 링 내측에서 분진이 발생하기 쉬워진다. 갭 150㎜에서는 75㎜ 이상에서 분진이 발생하기 쉽다. 포커스 링의 높이는 대략 갭의 절반 이하인 것이 바람직하다. 즉, 갭과의 상관에서 포커스 링의 높이는 12인치 웨이퍼인 경우, 75㎜ 이하인 것이 바람직하다.
이와 같이, 포커스 링은 그 높이를 웨이퍼 직경의 1/4 이하, 웨이퍼의 높이 이상으로 함으로써, 웨이퍼면 내 균일성의 효과를 높일 수 있다.
(실시예 6)
본 발명에 이용하는 드라이 에칭 장치를 도 12에 도시한다. 이 장치에서는 도 8의 에칭 장치의 안테나부가 처리실 내에 설치된 구조로, 안테나(94)는 샤워플레이트를 갖고 있다.
이 장치에 피처리물로서 12인치 실리콘 웨이퍼를 반송한다. 이 실리콘 웨이퍼 상에는 두께 0.1㎛의 질화규소막(질화막), 그 위에 두께 1.5㎛의 산화막(SiO2)이 형성되고 그 상부에는 마스크 패턴을 전사한 레지스트 마스크가 형성되어 있다. 레지스트 마스크에는 150㎚ 직경의 홀이 형성되어 있다.
이 장치에 Ar가스를 300sccm, C4F8 가스를 12sccm 및 산소 가스를 8sccm 가스 도입구로부터 처리실에 도입하여 가스 압력을 2Pa로 한다. 450㎒, 2㎾의 고주파를 안테나로부터 에칭 처리실(1)에 도입하고 가스 플라즈마를 생성한다. 처리대에 2㎒, 2 .4㎾의 바이어스를 인가하여 산화막을 에칭한다. 플라즈마 밀도는 5×1011/㎤이고, 이온 전류 밀도는 7㎃/㎠ 정도이다. 이온 전류 밀도는 웨이퍼면 내에서 거의 균일하다.
이 조건에서, 갭이 150㎜인 경우, 산화막의 에칭 속도는 약 750㎚/min이고, 레지스트에 대한 선택비는 10, 기초의 질소화막에 대한 선택비는 웨이퍼 주변부에서 10이다. 산화막의 에칭 속도는 이온 전류로 결정되기 때문에, 웨이퍼면 내 분포는 ±4% 정도이지만, 질화막은 F 래디컬로 에칭되고, CFx 래디컬로 에칭이 억제된다. 레지스트 생성물은 CFx의 조성에 가깝기 때문에, 질화막의 에칭 속도는 레지스트 생성물의 재입사량에 의존한다. 질화막의 에칭 속도는 웨이퍼 주변부에서는 레지스트 생성물의 재입사량이 적기 때문에, 웨이퍼 중심부에 비해 주변부에서 배정도가 된다. 또한, 중심부에서는 레지스트 생성물이 과잉되고, 가공 형상은 순테이퍼로 되게 된다. 그러나, 갭을 120㎜ 내지 70㎜ 사이로 하면 표면 부근 영역의 두께가 웨이퍼 중심부에서 얇게 되어 균일성이 개선된다. 또한, 갭(100)으로부터 75㎜에서 질화막의 에칭 속도가 거의 균일하게 되어 가공 형상도 거의 균일하게 된다.
또, 산화막의 가공에 있어서 바람직한 갭은 웨이퍼의 반경의 2/3 내지 1/2정도이다.
(실시예 7)
본 발명의 드라이 에칭 방법에 의한 반도체 장치의 제조를 본 실시예에 도시한다. 도 13에, 게이트 산화막(903) 및 게이트 전극인 다결정 Si막(910), W막(911)으로 이루어지는 전계 효과형 트랜지스터 구조(914) 및 컨덴서(912), 제1 배선층(913)을 갖는 반도체 장치의 단면 개념도를 나타낸다. 도면 중, 참조 부호 901은 실리콘 기판, 참조 부호 902는 소자 분리용 SiO2막, 참조 부호 904는 질화규소막, 참조 부호 905는 층간 절연용 SiO2막, 참조 부호 906은 상부 TiN막, 참조 부호 907은 Al-Cu 합금막, 참조 부호 908은 하부 TiN막, 참조 부호 909는 컨택트홀, 참조 부호 913은 메탈 배선을 나타낸다.
본 구조체를 12인치 웨이퍼 상에 본 발명의 드라이 에칭 방법으로 가공한다.
트랜지스터부(914)에는 불순물로서 P가 도핑된 다결정 Si막(910)과 W막이 적층 구조로 된 게이트 전극이 있다. 이 전극의 가공을 실시예 2에서 나타낸 에칭 장치 도 8을 이용하여 가공한다. 게이트 전극의 폭은 약 150㎚이다. 에칭 장치의 갭을 130㎜로 하여 다결정 Si막과 W의 적층막을 실시예 2에서 나타낸 ploy-Si막의 가공 조건, 즉, 염소 가스, 브롬화 수소 가스, 산소 가스를 이용하는 조건으로 에칭한다. 단, W의 에칭시에는 염소 가스 유량을 120sccm, 산소 가스 유량을 20sccm으로 하고, 웨이퍼 온도를 100℃로 한다. 또, 마스크 재료는 SiO2를 이용한다.
컨택트홀부(909)의 가공에 관해서는 SiO2막의 구멍 가공에 도 12에 도시한 장치를 이용한다. 홀 상부의 직경은 170㎚ 정도이고, 좁은 부분은 약 80㎚이다. 갭을 80㎜로 하여 에칭을 행한다. 에칭 조건은 실시예 6에서 도시한 산화막의 에칭 조건과 동일 조건을 이용한다. 마스크재는 유기 레지스트 마스크이다.
배선층(913)의 가공에 관해서는 도 8의 장치를 이용한다. 배선의 폭은 약 250㎚이고, TiN막, Al-Cu 합금막 및 TiN막의 3층 구조이다. 갭을 100㎜로 하고, 샤워플레이트 직경을 230㎜로 한다. 에칭 조건은 실시예 2에서 나타낸 12인치 웨이퍼 상의 TiN막 Al-Cu 합금막의 다층막 에칭과 동일 조건을 이용한다. 마스크재는 유기 레지스트이다.
이상과 같이, 게이트 전극, 컨택트홀 가공 및 배선 가공에 본 발명의 장치를 이용하여 도 13에 도시한 구조의 반도체 장치를 제조한다. 각 에칭 공정으로 웨이퍼면 내에서 균일하게 가공되기 때문에, 반도체 장치는 웨이퍼면 내에서 균질하다.

Claims (44)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 반도체 장치의 제조 방법에 있어서,
    용기 내에 피처리물을 설치하는 공정; 및
    상기 용기 내에 처리 가스를 도입하여 상기의 처리 가스를 플라즈마화하고, 상기 피처리물과 상기 피처리물에 대향하는 면의 거리를 제어함으로써, 표면 부근(near surface) 영역의 두께를 제어하여 드라이 에칭하는 공정
    을 포함하고,
    상기 거리 G(㎜)와 상기 피처리물의 반경 R(㎜), 상기 처리 가스 압력 P(Pa), 및 상기 처리 가스 유량 Q(㎤/min)의 관계가,
    G < R ×0.9(Q-100)/100 ×0.95(P-1)
    인 것을 특징으로 하는 반도체 장치의 제조 방법.
  30. 반도체 장치의 제조 방법에 있어서,
    용기 내에 피처리물을 설치하는 공정; 및
    상기 용기 내에 처리 가스를 도입하여 상기의 처리 가스를 플라즈마화하고, 상기 피처리물과 상기 피처리물에 대향하는 면의 거리를 제어함으로써, 표면 부근 영역의 두께를 제어하여 드라이 에칭하는 공정
    을 포함하고,
    상기 피처리물 주변에 서셉터(susceptor)가 설치되고, 상기 거리 G(㎜)와 상기 서셉터의 폭 D(㎝)의 관계가,
    G ≥ R ×0.9(Q-100)/100 ×0.95(P-1) ×(0.5 + 0.12 ×D0.5)
    인 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 반도체 장치의 제조 방법에 있어서,
    용기 내에 피처리물을 설치하는 공정; 및
    상기 용기 내에 처리 가스를 도입하여 상기의 처리 가스를 플라즈마화하고, 상기 피처리물과 상기 피처리물에 대향하는 면의 거리를 제어함으로써, 표면 부근 영역의 두께를 제어하여 드라이 에칭하는 공정
    을 포함하고,
    상기 피처리물 주변에 포커스 링 및 서셉터가 설치되고, 상기 거리 G(㎜)와 상기 포커스 링의 높이 H 및 상기 서셉터의 폭 D(㎝)의 관계가,
    R ×0.9(Q-100)/100 ×0.95(P-1) ×(0.5 + 0.12 ×D0.5) + H ≤G ≤R ×0.9(Q-100)/100 ×0.95(P-1) + H
    인 것을 특징으로 하는 반도체 장치의 제조 방법.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
KR10-2000-7014724A 1998-06-24 1998-06-24 드라이 에칭 장치 및 반도체 장치의 제조 방법 KR100521290B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/002810 WO1999067816A1 (fr) 1998-06-24 1998-06-24 Dispositif de gravure a sec et procede de production de dispositifs a semi-conducteurs

Publications (2)

Publication Number Publication Date
KR20010043995A KR20010043995A (ko) 2001-05-25
KR100521290B1 true KR100521290B1 (ko) 2005-10-17

Family

ID=14208479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7014724A KR100521290B1 (ko) 1998-06-24 1998-06-24 드라이 에칭 장치 및 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US6506687B1 (ko)
KR (1) KR100521290B1 (ko)
WO (1) WO1999067816A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048806B2 (en) * 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
US20070048882A1 (en) * 2000-03-17 2007-03-01 Applied Materials, Inc. Method to reduce plasma-induced charging damage
JP4847671B2 (ja) * 2000-10-19 2011-12-28 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 誘導結合プラズマを用いて基板をエッチングする装置および方法
US7740736B2 (en) * 2006-06-08 2010-06-22 Lam Research Corporation Methods and apparatus for preventing plasma un-confinement events in a plasma processing chamber
JP2008311351A (ja) * 2007-06-13 2008-12-25 Hitachi High-Technologies Corp 荷電粒子線装置
JP2008103760A (ja) * 2007-12-27 2008-05-01 Hitachi High-Technologies Corp プラズマ処理装置
KR100927995B1 (ko) * 2008-11-20 2009-11-24 한국기초과학지원연구원 전자 맴돌이 공명 이온원 장치 및 그의 제조방법
US10410889B2 (en) * 2014-07-25 2019-09-10 Applied Materials, Inc. Systems and methods for electrical and magnetic uniformity and skew tuning in plasma processing reactors
CN111627806A (zh) * 2019-02-28 2020-09-04 东京毅力科创株式会社 基片处理方法和基片处理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014812A (ko) * 1991-12-13 1993-07-23 완다 케이. 덴슨-로우 기판 및 박막의 표면을 고정밀 형상 가공하기 위해 플라즈마 에치 영역을 제한하기 위한 방법 및 장치
JPH0613344A (ja) * 1992-06-26 1994-01-21 Tokyo Electron Ltd プラズマ処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634334B2 (ja) * 1990-07-31 1997-07-23 アプライド マテリアルズ インコーポレイテッド 半導体ウェーハ上の集積回路構造体形成用ｖｈｆ／ｕｈｆプラズマ処理法
JPH06163462A (ja) * 1992-11-20 1994-06-10 Hitachi Ltd プラズマ処理装置
JP3172340B2 (ja) * 1993-08-12 2001-06-04 東京エレクトロン株式会社 プラズマ処理装置
US5552124A (en) * 1994-06-22 1996-09-03 Applied Materials, Inc. Stationary focus ring for plasma reactor
US5744049A (en) * 1994-07-18 1998-04-28 Applied Materials, Inc. Plasma reactor with enhanced plasma uniformity by gas addition, and method of using same
JP3121524B2 (ja) * 1995-06-07 2001-01-09 東京エレクトロン株式会社 エッチング装置
TW323387B (ko) * 1995-06-07 1997-12-21 Tokyo Electron Co Ltd
JP3535309B2 (ja) 1996-04-10 2004-06-07 東京エレクトロン株式会社 減圧処理装置
JP3725968B2 (ja) * 1996-09-12 2005-12-14 信越化学工業株式会社 プラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930014812A (ko) * 1991-12-13 1993-07-23 완다 케이. 덴슨-로우 기판 및 박막의 표면을 고정밀 형상 가공하기 위해 플라즈마 에치 영역을 제한하기 위한 방법 및 장치
JPH0613344A (ja) * 1992-06-26 1994-01-21 Tokyo Electron Ltd プラズマ処理装置

Also Published As

Publication number Publication date
WO1999067816A1 (fr) 1999-12-29
KR20010043995A (ko) 2001-05-25
US6506687B1 (en) 2003-01-14

Similar Documents

Publication Publication Date Title
US5662819A (en) Plasma processing method with controlled ion/radical ratio
US6392350B1 (en) Plasma processing method
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
KR100579606B1 (ko) 플라즈마 처리방법 및 플라즈마 처리장치
KR100535961B1 (ko) 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법
TWI716378B (zh) 蝕刻方法
KR20230072489A (ko) 산화물 박막의 제조 방법
KR100521290B1 (ko) 드라이 에칭 장치 및 반도체 장치의 제조 방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JPH06151385A (ja) ＳｉＯｘ材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
US6573190B1 (en) Dry etching device and dry etching method
JP2001053061A (ja) ドライエッチング方法
JPH11243077A (ja) プラズマ処理方法およびプラズマ処理装置
JP2595002B2 (ja) マイクロ波プラズマ処理方法及び装置
US20220044938A1 (en) Silicon dry etching method
JP2005286344A (ja) ドライエツチング装置および半導体装置の製造方法
JP4128365B2 (ja) エッチング方法及びエッチング装置
JPH08195379A (ja) プラズマ処理方法及びプラズマ処理装置
JP3172340B2 (ja) プラズマ処理装置
JP3555447B2 (ja) ドライエッチング装置
JP3111883B2 (ja) プラズマ処理方法及びその装置
KR102660694B1 (ko) 플라스마 처리 방법
JP2000100805A (ja) プラズマ成膜方法
JP3500178B2 (ja) ドライエッチング方法
JP3362372B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee