KR100515535B1 - 강성및연성회로의제조방법 - Google Patents

강성및연성회로의제조방법 Download PDF

Info

Publication number
KR100515535B1
KR100515535B1 KR1019970046688A KR19970046688A KR100515535B1 KR 100515535 B1 KR100515535 B1 KR 100515535B1 KR 1019970046688 A KR1019970046688 A KR 1019970046688A KR 19970046688 A KR19970046688 A KR 19970046688A KR 100515535 B1 KR100515535 B1 KR 100515535B1
Authority
KR
South Korea
Prior art keywords
conductive
electroplating
conductive polymer
resist
polyethylenedioxythiophene
Prior art date
Application number
KR1019970046688A
Other languages
English (en)
Other versions
KR19980024538A (ko
Inventor
게르하르트-디터 볼프
프리드리흐 요나스
Original Assignee
바이엘 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 바이엘 악티엔게젤샤프트 filed Critical 바이엘 악티엔게젤샤프트
Publication of KR19980024538A publication Critical patent/KR19980024538A/ko
Application granted granted Critical
Publication of KR100515535B1 publication Critical patent/KR100515535B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/18—Construction of rack or frame
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Abstract

a) 기존 드릴 홀을 포함하는 지지재의 표면을 하도제, 및 결합제를 포함할 수 있는 전도성 중합체로 코팅하는 단계,
b) 전기 도금 레지스트를 전도체 트랙의 음각 이미지 형태로 적용하는 단계,
c) 기존 드릴 홀을 포함하는 전기 도금 레지스트로 덮여있지 않은 표면을 전도체 트랙의 양각 이미지 형태로 전기 도금하여 금속화하는 단계,
d) 전기 도금 레지스트를 제거하는 단계, 및
e) 전기 도금 레지스트 아래에 있었던 전도성 중합체를 제거하거나, 또는 비 전도성 형태로 전환시키는 단계
에 의해 강성 또는 연성의 비전도성 지지재 상에 전기적으로 상호 연결된 전도체 트랙의 강성 또는 연성 회로를 제조할 수 있다.

Description

강성 및 연성 회로의 제조 방법{Process for Producing Rigid and Flexible Circuits}
본 발명은 전도성 중합체를 함께 사용함으로써 강성 또는 연성의 전기 전도성 전도체 트랙/회로 또는 3차원 성형된 상호 연결 장치를 제조하는 방법에 관한 것이다.
강성 및 연성 기재 위에 각종의 삭감법, 부가법 및 반부가법을 사용하여 강성 및 연성 전자 전도체 트랙/회로를 제조하는 것은 일반적으로 공지되어 있고, 수년동안 각종의 디자인으로 본 분야의 기술의 일부분을 이루어 왔다 (Eugen G. Leuze Verlag에 의해 1982년 독일 데-88348 조울가우에서 출판된 Guenther Herrmann저, Handbuch der Leiterplattentechnik [인쇄 회로 기술 편람]).
얼마전부터, 전도성 중합체는 인쇄 회로 제조에 있어서 그 역할이 점차적으로 증가하고 있다. 즉, 인쇄 회로 및 연성 회로를 전기 도금하여 직접적으로 드릴홀 금속화하기 위한 전도성 중합체, 특히 폴리피롤의 용도가 독일 특허 공개 제3,806,884호에 기재되어 있다. 미국 특허 제5,403,467호에는, 동일한 목적의, 즉 전기 도금에 의한 인쇄 회로의 직접 통과-접촉을 위한 폴리티오펜의 용도가 구체적으로 청구되어 있다.
또한, 전도체 트랙을 제조하기 위한 전도성 중합체의 용도도 제안되었다. 유럽 특허 제 615,256호에는, 전도체 트랙을 제조하기 위해 폴리-3,4-에틸렌디옥시티오펜을 사용하는 방법이 기재되어 있다. 이 방법에서, 전도성 중합체는 전도체 트랙의 필요한 상의 형태로 적용되거나 구조화된다. 이 방법은 전도층이 구조화된 후, 기재 상에는 상호 연결되지 않은 각각의 전도성 트랙이 남게되고, 그로 인해 전기 도금 금속화를 위해 트랙을 개별적으로 접촉시켜야 한다는 단점을 갖는다.
본 발명은 강성 및 연성 전자 회로 및 3차원 성형된 상호 연결 장치의 제조 방법에 관한 것으로, 이로 인해 각각의 전도체 트랙을 접촉시켜야 하는 상기 단점을 극복할 수 있다.
놀랍게도, 본 발명의 방법에 따라 전기 전도성 트랙으로부터 회로를 제조하는 경우, 높은 균일성, 만족스러운 금속화도를 가지며, 회로의 한 지점에서만 접촉하는 전도체 트랙 구조를 매우 용이하게 제조할 수 있다.
비전도성 지지재 위에, 제조 단계 중에 전기적으로 상호 연결되는 전도체 트랙으로부터 강성 또는 연성 회로를 제조하는 본 발명에 따른 방법은,
a) 기존 드릴 홀을 포함하는 강성 또는 연성 지지재의 표면을 결합제를 포함할 수 있는 전도성 중합체로 코팅하는 단계,
b) 전기 도금 레지스트를 전도체 트랙의 역(음각) 이미지 형태로 적용하는 단계,
c) 기존 드릴 홀을 포함하는, 전기 도금 레지스트로 덮여있지 않은 표면을 전도체 트랙의 양각 이미지 형태로 전기 도금하여 금속화하는 단계,
d) 전기 도금 레지스트를 제거하는 단계, 및
e) 전도성 중합체를 비금속화 영역으로부터 제거하거나, 또는 전도성 중합체를 비전도성 형태로 전환시키는 단계를 포함한다.
각각 개별적으로 접촉되어야만 하는 단리된 전도체 트랙을 갖는 선행 기술과 비교해보면, 본 발명에 따른 방법에서는 노출된 전도체 트랙 상의 전체 전도성 영역과 접촉하므로 전류 밀도가 높아지고 따라서 금속화가 고속화될 수 있다는 장점이 있다.
본 발명에 따른 방법에 의해, 기계적으로 안정한 전도체 트랙이 강성 및 연성 지지재 상에 형성될 수 있다.
연성 회로 제조에 적합한 지지재는, 예를 들면, 폴리카르보네이트, ABS, 폴리비닐 클로라이드, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 및 폴리부틸렌 테레프탈레이트와 같은 폴리에스테르, 폴리이미드의 중합체 막, 예를 들면 듀퐁사에 의해 제조되는 카프톤 (Kapton) 막 및 이들의 혼성물이다.
강성 회로 제조에 적합한 지지재는, 예를 들면, 페놀성 수지/종이, FR 3 및 FR 4 물질 (상기한 Handbuch der Leiterplattentechnik [인쇄 회로 기술 편람])과 같은 유리 섬유로 충전된 에폭시드 수지, 에폭시드/이소시아누레이트 수지, 폴리이미드 수지 및(또는) 폴리카르보네이트, 폴리에스테르, ABS, 폴리스티렌, 폴리술폰과 같은 열가소성 중합체 및 이들의 공중합체 또는 혼성물을 기재로 한 유기 열경화성 지지재이다.
본 발명에 따른 방법에 적합한 전기 전도성 중합체의 예로는 임의 치환된 폴리아닐린, 폴리피롤 또는 폴리티오펜이 있다. 유럽 특허 제 339,340호 및 440,957호에 기재된 바와 같은 임의 치환된 폴리-3,4-에틸렌디옥시티오펜이 특히 바람직하다.
전도성 중합체 층은 전도성 중합체의 기재가 되는 단량체를 직접 인쇄 회로 기재 상에서 중합화하여 제조될 수 있다. 관련된 방법은, 예를 들면, 유럽 특허 제 339,340호에 공지 및 기재되어 있다. 또한, 전도성 중합체 층을 제조하기 위해, 전도성 중합체의 용액 또는 분산액을 사용하여 코팅할 수 있다. 관련된 중합체 용액 또는 분산액은, 예를 들면, 유럽 특허 제 440,957호에 기재되어 있다. 표면 저항율이 500 Ω/스퀘어 미만으로 낮은 전도성 코팅을 얻기 위한 혼합물이 유럽 특허 제668,662호에 기재되어 있다. 전도성 중합체 층은 예를 들면 분무법, 인쇄법, 블레이드 적용법 또는 주조법과 같은 공지의 방법으로 적용될 수 있다. 전도성 중합체는 바람직하게는 수용액으로 적용된다. 또한, 수혼화성 용매, 예를 들면, 메탄올 및 이소프로판올과 같은 알코올, 아세톤 및 메틸 에틸 케톤과 같은 케톤, N-메틸피롤리돈 및 N-메틸카프로락탐과 같은 지환족 아미드, N,N-디메틸아세트아미드와 같은 지방족 아미드 또는 이들의 혼합물이 전도성 중합체의 용액에 첨가될 수 있다.
결합제가 전도성 중합체의 용액에 첨가될 수 있다. 적합한 결합제의 예로는 지방족, 방향족 또는 지방족/방향족 폴리이미드, 폴리히단토인, 폴리아미드-이미드, 폴리우레탄, 폴리아크릴레이트, 에폭시드 수지, 폴리비닐 아세테이트, 폴리비닐 알코올, 폴리올레핀, 폴리에스테르 및 이들의 혼합물 또는 공중합체가 있다 (단층 구조). 그러나, 또한 결합제를 전도성 중합체와 분리시켜 용액 또는 분산액 형태로 하도제(下塗濟)로서 제1층에 적용하고, 이어서 전도성 중합체를 적용하고, 그 사이에 건조 단계를 삽입할 수 있다. 이 경우에도, 전도성 중합체의 용액은 하도제와 동일하거나 상이한 결합제를 포함할 수 있다. 전도성 중합체와 결합제의 혼합물이 사용될 때, 이들은 수용액 또는 분산액인 것이 바람직하다. 본 발명에 따른 방법이 이와 같은 2층 구조로 수행될 때, 하도제는 또한 유기 용액의 형태로 적용될 수 있다. 적합한 용매의 에로는, 메탄올, 이소프로판올, 글리콜 및 글리세롤과 같은 알코올, 아세톤 및 메틸 에틸 케톤과 같은 케톤, 헥산 및 시클로헥산과 같은 지방족 또는 지환족 탄화수소, 톨루엔 및 크실렌과 같은 방향족 탄화수소, N-메틸피롤리돈 및 N-메틸카프로락탐과 같은 지환족 아미드, 및 N,N-디메틸아세트아미드와 같은 지방족 아미드가 있다. 또한, 프린팅 및 페인팅 분야에서 특히 공지된 물질, 예를 들면 부틸 아세테이트, 디옥틸 프탈레이트 및 부틸 글리콜레이트와 같은 에스테르, 에틸렌 글리콜 모노메틸 에테르, 디글림 및 프로필렌 글리콜 모노메틸 에테르와 같은 글리콜 에테르, 에틸렌 글리콜-아세테이트 및 프로필렌 글리콜 모노메틸 에테르-아세테이트와 같은 글리콜 에테르의 에스테르, 및 디아세톤 알코올이 사용될 수도 있다. 물론, 이들 용매의 혼합물 및 다른 용매와의 혼성물도 사용될 수도 있다.
또한, 후속적인 전기 도금에 의해 적용되는 금속층의 점착력을 향상시키는 유기 또는 무기 충전제를 전도성 중합체의 용액 및(또는) 하도제에 첨가할 수도 있다. 적합한 충전제의 예로는 이산화티탄, 이산화규소, 분산성 실리카, 점토 광물, 카본 블랙, 에어로실, 활석, 산화철, 규조토, 중정석, 카올린, 석영 분말, 아황산 아연, 크롬 옐로우, 청동, 유기 안료 및 백악이 있다. 전도성 중합체 및, 적합한 경우 결합제의 총량에 대해 0 내지 100 중량%, 바람직하게는 5 내지 50 중량%의 충전제가 첨가된다.
하도층 및 전도성 중합체 층의 조합물(2층 구조) 또는 임의로 결합제를 포함할 수 있는 전도성 중합체 층의 조합물(단층 구조)의 두께는 0.05 내지 100 μm, 바람직하게는 0.5 내지 20 μm이다.
전도성 중합체로 지지 기재를 코팅한 후, 중합체 층을 건조시키고, 필요한 경우 열처리한다. 수행되는 건조 및 열처리는 사용되는 용매 및 결합제에 좌우된다. 온도는 일반적으로 실온 내지 300 ℃이다. 수행 시간은 일반적으로 건조 단계에서는 수초 내지 수분이다. 열처리는 수시간까지 수행될 수 있다.
전도성 중합체 층으로 지지 기재를 코팅한 후, 전기 도금 레지스트 (포토레지스트)를 적용한다. 전기 도금 레지스트는, 예를 들면, 스크린-프린팅법 또느 그라비어 오프셋법에 의해 구조화된 형태로 직접 적용될 수 있다. 그러나, 마스크를 통해광 노출시키고 후속적으로 현상시키는 방법(사진 석판식 구조화법), 또는 레이저 제거법 (하부에 배치된 전도성 중합체 층을 제거시키지 않고 부분적으로 또는 단계적으로 제거하는 방법)과 같은 일반적인 방법에 따라, 전기 도금 레지스트를 전체 표면에 적용하여 구조화시킬 수도 있다. 관련 방법은 예를 들면 [상기한 Handbuch der Leiterplattentechnik (인쇄 회로 기술 편람)]에 공지 및 기재되어 있다. 건식 레지트 막을 사용할 수도 있다. 바람직한 방법으로, 액상 레지스트를 사용할 수 있다. 전기 도금 레지스트의 두께는 일반적으로 5 μm 내지 100 μm이다.
전기 도금 레지스트를 구조화시킨 후, 금속층을 전착시킨다. 전착은 전도성 중합체 층이 음극에 연결된 시판되는 금속화조에서 수행된다. 전착될 수 있는 금속의 예로는 구리, 니켈, 금, 은, 팔라듐, 주석 및(또는) 이들의 합금이 있다. 적합한 구리조의 예로는 졸린겐 소재의 블라스베르크 오베르플레헨테흐니크(Blasberg Oberflaechentechnik)에 의해 제조된 큐프로스타 LP 1(Cuprostar LP 1) 구리조가 있다. 전착은 0.1 내지 4 A/dm2 범위의 전류 밀도에서 일어난다. 바람직하게는, 처음에는, 낮은 전류 밀도를 사용하고, 전착 과정 중에 전류 밀도를 서서히 증가시킨다. 전착된 금속층의 두께는 0.1 내지 140 μm, 바람직하게는 1 내지 50 μm이다.
금속층을 전착시킨 후, 전기 도금 레지스트 및, 적합한 경우, 비금속화 부위의 전도성 중합체 층을 1단계로 제거시키거나, 전도성 중합체 층을 비전도성 상태로 전환시킨다. 예를 들면, 용매로 용해시켜 제거시킬 수 있고, 적합한 용매는 전기 도금 레지스트 또는 전기 전도성 중합체의 용액에 사용되는 용매들이다. 전기 도금 레지스트 및 전도성 중합체를 연속적으로 제거시키는 경우, 전도성 중합체 층을 비전도성 절연 형태로 전환시키기에 적합한 방법으로는,
- 단파광, 바람직하게는 파장이 300 μm 미만인 단파 자외선으로 조사하여 비전도성 중합체로 전환시키는 방법, 또는
- 오존, 과망간산 칼륨, 과산화 수소와 같은 가스상 산화제 또는 용해된 산화제로 처리하여 전도성 중합체를 산화 분해시키는 방법
이 있다.
<실시예 1>
고체 함량이 1.3 중량%인 폴리-3,4-에틸렌디옥시티오펜/폴리스티렌술포네이트 수용액 10.0 g, 3-글리시드옥시프로필트리메톡시실란 0.15 g, 30 중량% 농도의 소르비톨 수용액 2.0 g, N-메틸피롤리돈 1.0 g 및 이소프로판올 6.0 g의 용액을 유리 섬유 함량이 30 중량%인 폴리아미드로 이루어진 크기가 10 × 10 cm2인 플레이트 위에 스핀 코터를 사용하여 600 rpm으로 스핀 코팅시키고, 공기 중에서 건조시켰다. 이어서, 플레이트를 30 분 동안 150 ℃로 열처리하였다. 전기 도금 레지스트 페인트로써, 베펠란 (Wepelan) 커버링 페인트 SD 2154 E [독일, 켐펜 소재의 라크베르케 페터스 (Lackwerke Peters)로부터 시판되는 제품]를 전도체 트랙의 음각 이미지 형태로 스크린-프린팅하여 상기 플레이트에 적용하였다. 페인트층을 30 분 동안 120 ℃에서 건조시켰다. 이어서, 전체 표면에 적용된 전도성 중합체의 반대쪽 노출 연부를 서로 접촉시키고, 구리조 (블라스베르크 오베르플레헨테흐니크에 의해 제조된 큐프로스타 LP 1)에서 노출 영역 위에 구리를 전착시켰다.
3 시간 동안 1.5 A/dm2으로 전기 도금시켰다. 물로 헹구고 건조시킨 후, 메틸렌 클로라이드로 전기 도금 레지스트를 용해시켜 제거하였다. 그러자 전도성 중합체 층상에 원하는 구리 전도체 트랙의 이미지가 얻어졌다. 전도성 중합체 층을 70 g/ℓ의 과망간산 칼륨 수용액에 10 분 동안 침지시켜 파손시켰다.
<실시예 2>
충전재를 포함하고, 입도가 50 내지 450 nm이고, -COO- 및 -SO3 -기를 갖는 다소 분지된 선형 지방족 쇄로 이루어진 독일 특허 공고 제 2,651,506호에 따른 폴리우레탄의 40% 수분산액 652 중량부, TiO2 115 중량부 및 활석 230 중량부로 이루어진 하도 제제를 하도제로하여, 유리 섬유 함량이 30 중량%인 폴리아미드로 이루어진 크기가 10 × 10 cm2인 플레이트 위에 두께가 20 μm인 건조층으로 분무하였다. 이어서, 고체 함량이 1.3 중량%인 폴리-3,4-에틸렌디옥시티오펜/폴리스티렌술포네이트 수용액 10.0 g, 글리시드옥시프로필트리메톡시실란 0.15 g, 30 중량% 농도의 소르비톨 수용액 2.0 g, N-메틸피롤리돈 2.0 g 및 이소프로판올 6.0 g의 수용액을 스핀 코터를 사용하여 600 rpm으로 스핀 코팅시키고, 공기 중에서 건조시켰다. 이어서, 플레이트를 30 분 동안 150 ℃로 열처리하였다.
베펠란 커버링 페인트 SD 2154 E [독일, 켐펜 소재의 라크베르케 페터스로부터 시판되는 제품]를 전도체 트랙의 음각 이미지 형태로 스크린-프린팅하여 상기 플레이트에 적용하였다. 페인트층을 30 분 동안 120 ℃에서 건조시켰다. 이어서, 전체 표면에 적용된 전도성 중합체의 반대쪽 노출 연부를 서로 접촉시키고, 구리조(블라스베르크 오베르플레헨테흐니크에 의해 제조된 Cuprostar LP 1)에서 노출 영역 위에 구리를 전착시켰다.
3 시간 동안 1.5 A/dm2으로 전기 도금시켰다. 물로 헹구고 건조시킨 후, 메틸렌 클로라이드로 전기 도금 레지스트를 용해시켜 제거하였다. 그러자, 전도성 중합체 층상에 원하는 구리 전도체 트랙의 이미지가 얻어졌다. 전도성 중합체 층을 70 g/ℓ의 과망간산칼륨 수용액에 10 분 동안 침지시켜 파손시켰다. 구리 트랙은 7.87 N/cm (20 N/인치)의 점착력을 나타냈다.
본 발명은 강성 및 연성 전자 회로 및 3차원 성형된 상호 연결 장치의 제조 방법에 관한 것으로, 이로 인해 각각의 전도체 트랙을 접촉시켜야 하는 단점을 극복할 수 있고, 본 발명에 따른 방법에 의해 전기 전도성 트랙으로부터 회로를 제조하는 경우, 높은 균일성 및 만족스러운 금속화 속도를 가지며, 회로의 한 지점에서만 접촉하는 전도체 트랙 구조를 매우 용이하게 제조할 수 있다.

Claims (7)

  1. a) 기존 드릴 홀을 포함하는 지지재의 표면을 결합제를 포함할 수 있는 전도성 3,4-폴리에틸렌디옥시티오펜으로 코팅하는 단계,
    b) 전기 도금 레지스트를 전도체 트랙의 음각 이미지 형태로 적용하는 단계,
    c) 기존 드릴 홀을 포함하는, 전기 도금 레지스트로 덮여 있지 않은 표면을 전도체 트랙의 양각 이미지 형태로 전기 도금하여 금속화하는 단계,
    d) 전기 도금 레지스트를 제거하는 단계, 및
    e) 전도성 3,4-폴리에틸렌디옥시티오펜을 비전도성 형태로 전환시키는 단계
    를 포함하는, 비전도성 지지재 위에 제조 단계 중에 전기적으로 상호 연결되는 전도체 트랙으로부터 강성 또는 연성 회로를 제조하는 방법.
  2. 제1항에 있어서, 전체 표면에 적용된 전도성 3,4-폴리에틸렌디옥시티오펜 층의 표면 저항율이 500 Ω/스퀘어 미만인 방법.
  3. 제1항에 있어서, 전도성 3,4-폴리에틸렌디옥시티오펜이 적용되기 전에, 하도체가 지지재에 적용되는 방법.
  4. 제1항에 있어서, 전기 도금 레지스트가 액상 또는 고상으로 적용되고, 사진 석판식으로 구조화되는 방법.
  5. 제1항에 있어서, 금속화가 전기 도금 구리조에서 수행되는 방법.
  6. 제1항에 있어서, 하도층이 충전제를 포함하는 방법.
  7. 제1항에 있어서, 전도성 3,4-폴리에틸렌디옥시티오펜 층이 충전제를 포함하는 방법.
KR1019970046688A 1996-09-12 1997-09-11 강성및연성회로의제조방법 KR100515535B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19637018.3 1996-09-12
DE19637018A DE19637018A1 (de) 1996-09-12 1996-09-12 Verfahren zur Herstellung von starren und flexiblen Schaltungen

Publications (2)

Publication Number Publication Date
KR19980024538A KR19980024538A (ko) 1998-07-06
KR100515535B1 true KR100515535B1 (ko) 2006-01-27

Family

ID=7805327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046688A KR100515535B1 (ko) 1996-09-12 1997-09-11 강성및연성회로의제조방법

Country Status (8)

Country Link
US (1) US5935405A (ko)
EP (1) EP0830054B1 (ko)
JP (1) JP4285793B2 (ko)
KR (1) KR100515535B1 (ko)
AT (1) ATE385398T1 (ko)
CA (1) CA2214874C (ko)
DE (2) DE19637018A1 (ko)
TW (1) TW361061B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034857A (en) * 1997-07-16 2000-03-07 Altera Corporation Input/output buffer with overcurrent protection circuit
US6719582B1 (en) 2000-03-02 2004-04-13 Micro Helix, Inc. Method of making a flexible electrode bio-probe assembly
US6368147B1 (en) * 2000-03-02 2002-04-09 Microhelix, Inc. Zero insertion force percutaneous connector and flexible brain probe assembly
US20050045851A1 (en) * 2003-08-15 2005-03-03 Konarka Technologies, Inc. Polymer catalyst for photovoltaic cell
ATE279552T1 (de) * 2000-09-26 2004-10-15 Enthone Omi Deutschland Gmbh Verfahren zur selektiven metallisierung dielektrischer materialien
US20030207094A1 (en) * 2002-04-30 2003-11-06 3M Innovative Properties Company Resistivity-controlled image recording sheet
EP1383364A3 (en) * 2002-05-23 2006-01-04 Nashua Corporation Circuit elements having an ink receptive coating and a conductive trace and methods of manufacture
US20060037861A1 (en) * 2004-08-23 2006-02-23 Manos Paul D Electrodeposition process
CN100504917C (zh) * 2004-08-31 2009-06-24 Nxp股份有限公司 制造rfid天线的方法
US20060147616A1 (en) * 2004-12-20 2006-07-06 Russell Gaudiana Polymer catalyst for photovoltaic cell
US20060289469A1 (en) * 2005-04-21 2006-12-28 Noble Fiber Technologies Llc Flexible electrically conductive circuits
DE102008024451A1 (de) * 2008-05-20 2009-11-26 Leonhard Kurz Stiftung & Co. Kg Elektrisch leitende Schichtstruktur und Verfahren zu deren Herstellung
WO2010053540A1 (en) * 2008-11-07 2010-05-14 Xtalic Corporation Electrodeposition baths, systems and methods
US7951600B2 (en) 2008-11-07 2011-05-31 Xtalic Corporation Electrodeposition baths, systems and methods
US8357858B2 (en) 2008-11-12 2013-01-22 Simon Fraser University Electrically conductive, thermosetting elastomeric material and uses therefor
EP2453471A3 (de) * 2010-11-15 2013-05-15 Dyconex AG Verfahren zur galvanischen Abscheidung einer Elektrode auf einem dielektrischen Substrat
CN104662062B (zh) * 2012-09-25 2017-09-08 默克专利有限公司 包含导电聚合物的制剂及其在有机电子器件中的用途
DE102014106230A1 (de) * 2014-05-05 2015-11-05 Preh Gmbh Galvanisierverfahren für Inselstrukturen
KR101616625B1 (ko) 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP6636716B2 (ja) * 2015-04-14 2020-01-29 アルプスアルパイン株式会社 立体配線構造体および立体配線構造体の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300208A (en) * 1989-08-14 1994-04-05 International Business Machines Corporation Fabrication of printed circuit boards using conducting polymer
KR960702258A (ko) * 1993-04-30 1996-03-28 칼 헤인즈 비에란드 · 베르너 드레이코른-린드너 직접적인 도금을 위해 전도성 플라스틱을 사용하는 프린트 배선판을 관통 도금하는 공정(process for throughplating printed circuit boards using conductive plastics for direct plating)
US5528000A (en) * 1993-08-18 1996-06-18 Shipley Company, L.L.C. Electroplating process and composition

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2204413A1 (de) * 1972-01-31 1973-08-09 Reichhold Albert Chemie Ag Verwendung von durch acetessigestergruppen modifizierten epoxydharzen
JPS5137667B2 (ko) * 1971-11-13 1976-10-16
JPS62252993A (ja) * 1986-03-12 1987-11-04 日立コンデンサ株式会社 多層配線板の製造方法
JP2657423B2 (ja) * 1988-03-03 1997-09-24 ブラスベルク・オーベルフレヒェンテヒニーク・ゲー・エム・ベー・ハー 新規なスルーホールめっき印刷回路基板およびその製造方法
DE3843412A1 (de) * 1988-04-22 1990-06-28 Bayer Ag Neue polythiophene, verfahren zu ihrer herstellung und ihre verwendung
KR100216328B1 (ko) * 1989-09-14 1999-08-16 그레고루 후렝크, 디터 베크베르트 회로판의 직접 금속화 방법
US5183552A (en) * 1989-09-14 1993-02-02 Schering Aktiengesellschaft Process for metallization of a nonconductor surface, especially on a circuit board having preexisting copper surfaces
EP0440957B1 (de) * 1990-02-08 1996-03-27 Bayer Ag Neue Polythiophen-Dispersionen, ihre Herstellung und ihre Verwendung
JPH03254196A (ja) * 1990-03-02 1991-11-13 Matsushita Electric Works Ltd 多層配線基板
JP2913414B2 (ja) * 1990-05-08 1999-06-28 株式会社アサヒ化学研究所 ホットメルト接着剤およびそれを用いる印刷回路配線板
DE4202337A1 (de) * 1992-01-29 1993-08-05 Bayer Ag Verfahren zur durchkontaktierung von zweilagigen leiterplatten und multilayern
US5262041A (en) * 1992-12-11 1993-11-16 Shipley Company Inc. Additive plating process
JP3423348B2 (ja) * 1993-03-19 2003-07-07 キヤノン株式会社 画像形成装置
WO1995005037A1 (fr) * 1993-08-06 1995-02-16 Ntt Mobile Communications Network Inc. Recepteur et repeteur pour communications a spectre etale
EP0686662B2 (de) * 1994-05-06 2006-05-24 Bayer Ag Leitfähige Beschichtungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300208A (en) * 1989-08-14 1994-04-05 International Business Machines Corporation Fabrication of printed circuit boards using conducting polymer
KR960702258A (ko) * 1993-04-30 1996-03-28 칼 헤인즈 비에란드 · 베르너 드레이코른-린드너 직접적인 도금을 위해 전도성 플라스틱을 사용하는 프린트 배선판을 관통 도금하는 공정(process for throughplating printed circuit boards using conductive plastics for direct plating)
US5528000A (en) * 1993-08-18 1996-06-18 Shipley Company, L.L.C. Electroplating process and composition

Also Published As

Publication number Publication date
CA2214874C (en) 2006-07-25
CA2214874A1 (en) 1998-03-12
DE19637018A1 (de) 1998-03-19
DE59712914D1 (de) 2008-03-20
KR19980024538A (ko) 1998-07-06
TW361061B (en) 1999-06-11
EP0830054B1 (de) 2008-01-30
ATE385398T1 (de) 2008-02-15
JP4285793B2 (ja) 2009-06-24
JPH10107403A (ja) 1998-04-24
EP0830054A1 (de) 1998-03-18
US5935405A (en) 1999-08-10

Similar Documents

Publication Publication Date Title
KR100515535B1 (ko) 강성및연성회로의제조방법
US4555414A (en) Process for producing composite product having patterned metal layer
US4666735A (en) Process for producing product having patterned metal layer
US5300208A (en) Fabrication of printed circuit boards using conducting polymer
US5427841A (en) Laminated structure of a metal layer on a conductive polymer layer and method of manufacturing such a structure
US6210537B1 (en) Method of forming electronically conducting polymers on conducting and nonconducting substrates
US20100009094A1 (en) Method for the producing structured electrically conductive surfaces
JP2004510061A (ja) 誘電体を選択的に金属化する方法
JP3166442B2 (ja) 多層配線基板およびその製造方法
EP0615257B1 (en) Method of manufactoring a laminated structure of a metal layer on a conductive polymer layer
US8598467B2 (en) Multi-layer circuit assembly and process for preparing the same
KR100417544B1 (ko) 인쇄 회로 보드, 인쇄 회로 보드 제조 방법, 및 유전 중합체 합성물
CN103338596A (zh) 一种不用光刻胶的全加成线路板制作方法
US5346597A (en) Process for etching organic polymeric materials
JP3069942B2 (ja) 電気回路基板及びその製造方法
CA2505315C (en) Multi-layer circuit assembly and process for preparing the same
US6582581B1 (en) Sequential build circuit board plating process
JPH05175650A (ja) 回路基板の製造方法
KR20010099356A (ko) 파릴렌코팅방법
EP0261301A2 (en) Process for the preparation of circuit-printed board having plated through-hole
JP2004031392A (ja) 電気回路基板の製造方法
JPH1012604A (ja) 高耐熱絶縁性樹脂膜の形成方法
JP2003231991A (ja) 電解めっき用前処理液、めっき方法及びプリント配線板の製造方法
KR101453490B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JPH0423489A (ja) フレキシブル両面プリント回路板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110906

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee