KR100515411B1 - 룩업 테이블의 크기를 줄인 직접 디지털 주파수 합성기 - Google Patents

룩업 테이블의 크기를 줄인 직접 디지털 주파수 합성기 Download PDF

Info

Publication number
KR100515411B1
KR100515411B1 KR10-2000-0058249A KR20000058249A KR100515411B1 KR 100515411 B1 KR100515411 B1 KR 100515411B1 KR 20000058249 A KR20000058249 A KR 20000058249A KR 100515411 B1 KR100515411 B1 KR 100515411B1
Authority
KR
South Korea
Prior art keywords
address
output
data
lookup table
cosine
Prior art date
Application number
KR10-2000-0058249A
Other languages
English (en)
Other versions
KR20020027677A (ko
Inventor
조완희
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2000-0058249A priority Critical patent/KR100515411B1/ko
Publication of KR20020027677A publication Critical patent/KR20020027677A/ko
Application granted granted Critical
Publication of KR100515411B1 publication Critical patent/KR100515411B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal

Abstract

본 발명은 성능 저하없이 룩업 테이블의 크기를 줄여 구현시 칩 크기를 줄이고, 주변 칩과의 원칩화를 용이하게 한 직접 디지털 주파수 합성기를 제공하기 위한 것으로, 이를 위해 본 발명은 직접 디지털 주파수 합성기에 있어서, 주파수 제어 워드와 주파수 보상 알고리듬에 의한 보정치를 입력받아 가산하는 가산 수단; 상기 가산 수단의 출력을 클럭에 응답하여 누산하고, 누산된 값을 상기 클럭에 동기되는 어드레스로 출력하는 위상 누산 수단; 상기 위상 누산 수단으로부터 출력되는 어드레스를 2의 보수화하는 제1 보수화 수단; 상기 위상 누산 수단으로부터 출력되는 어드레스 중 3번째 상위 비트에 응답하여 상기 위상 누산 수단으로부터 출력되는 어드레스 또는 상기 제1 보수화 수단을 통해 보수화된 어드레스를 출력하는 제1 선택 수단; 파이(Π)/4에 해당하는 사인과 코사인의 데이터를 각기 저장하기 위한 제1 및 제2 룩업 테이블; 상기 위상 누산 수단으로부터 출력되는 어드레스 중 2번째 상위 비트와 3번째 상위 비트를 배타적 부정논리합하는 제1 논리 수단; 상기 제1 논리 수단의 반전된 출력에 응답하여 상기 제1 선택 수단으로부터 출력되는 어드레스에 의해 상기 제1 룩업 테이블로부터 출력되는 사인 데이터 또는 상기 제2 룩업 테이블로부터 출력되는 코사인 데이터를 출력하는 제2 선택 수단; 상기 제2 선택 수단으로부터 출력되는 선택된 사인 또는 코사인 데이터를 2의 보수화하는 제2 보수화 수단; 상기 위상 누산 수단으로부터 출력되는 어드레스의 최상위 비트에 응답하여 상기 제2 선택 수단으로부터 출력되는 데이터 또는 상기 제2 보수화 수단을 통해 보수화된 데이터를 사인 신호로 출력하는 제3 선택 수단; 상기 제1 논리 수단의 출력에 응답하여 상기 제1 선택 수단으로부터 출력되는 어드레스에 의해 상기 제1 룩업 테이블로부터 출력되는 사인 데이터 또는 상기 제2 룩업 테이블로부터 출력되는 코사인 데이터를 출력하는 제4 선택 수단; 상기 제4 선택 수단으로부터 출력되는 선택된 사인 또는 코사인 데이터를 2의 보수화하는 제3 보수화 수단; 상기 위상 누산 수단으로부터 출력되는 어드레스 중 최상위 비트와 2번째 상위 비트를 배타적 논리합하는 제2 논리 수단; 및 상기 제2 논리 수단의 출력에 응답하여 상기 제4 선택 수단으로부터 출력되는 데이터 또는 상기 제3 보수화 수단을 통해 보수화된 데이터를 코사인 신호로 출력하는 제5 선택 수단을 포함한다.

Description

룩업 테이블의 크기를 줄인 직접 디지털 주파수 합성기{DIRECT DIGITAL FREQUENCY SYNTHESIZER FOR REDUCING SIZE OF LOOK UP TABLE}
본 발명은 룩업 테이블의 크기를 줄인 직접 디지털 주파수 합성기(DIRECT DIGITAL FREQUENCY SYNTHESIZER)에 관한 것이다.
최근 디지털 로직의 기술 발달로 기저대역에서 사용하는 아날로그 주파수 합성기가 디지털 주파수 합성기로 대체되고 있는 데, 이러한 디지털 주파수 합성기를 직접 디지털 주파수 합성기(이하, DDFS라 함)라 한다.
종래의 아날로그 주파수 합성기는 자체 특성상 주변 디지털 로직과 함께 원칩(one-chip)화 할 수 있는 범위가 제한적이기 때문에 주파수 합성기만을 위한 별도의 칩 설계가 요구되는 문제가 있다.
한편, 종래의 DDFS는 룩업 테이블로 인한 칩 크기에 큰 부담을 안고 있는 데, 도 1을 참조하여 이에 대해 설명한다.
도 1은 종래의 DDFS에 대한 블록도이다.
도 1에 도시된 바와 같이, 종래의 DDFS는 2파이(Π)에 해당하는 사인(sine)과 코사인(cosine)의 데이터를 각각 저장하기 위한 룩업 테이블(10, 12)을 구비하고, 위상 누산기(14)에서 형성된 어드레스를 이용하여 사인 및 코사인 데이터를 형성함으로써 구현 시 룩업 테이블의 크기로 인해 칩 크기가 커지게 된다. 참고로, 룩업 테이블(10, 12)에 각기 저장되는 코사인 2파이 데이터와 사인 2파이 데이터를 도 2a 및 도 2b에 도시하였다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 성능 저하없이 룩업 테이블의 크기를 줄여 구현시 칩 크기를 줄이고, 주변 칩과의 원칩화를 용이하게 한 DDFS를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 직접 디지털 주파수 합성기에 있어서, 주파수 제어 워드와 주파수 보상 알고리듬에 의한 보정치를 입력받아 가산하는 가산 수단; 상기 가산 수단의 출력을 클럭에 응답하여 누산하고, 누산된 값을 상기 클럭에 동기되는 어드레스로 출력하는 위상 누산 수단; 상기 위상 누산 수단으로부터 출력되는 어드레스를 2의 보수화하는 제1 보수화 수단; 상기 위상 누산 수단으로부터 출력되는 어드레스 중 3번째 상위 비트에 응답하여 상기 위상 누산 수단으로부터 출력되는 어드레스 또는 상기 제1 보수화 수단을 통해 보수화된 어드레스를 출력하는 제1 선택 수단; 파이(Π)/4에 해당하는 사인과 코사인의 데이터를 각기 저장하기 위한 제1 및 제2 룩업 테이블; 상기 위상 누산 수단으로부터 출력되는 어드레스 중 2번째 상위 비트와 3번째 상위 비트를 배타적 부정논리합하는 제1 논리 수단; 상기 제1 논리 수단의 반전된 출력에 응답하여 상기 제1 선택 수단으로부터 출력되는 어드레스에 의해 상기 제1 룩업 테이블로부터 출력되는 사인 데이터 또는 상기 제2 룩업 테이블로부터 출력되는 코사인 데이터를 출력하는 제2 선택 수단; 상기 제2 선택 수단으로부터 출력되는 선택된 사인 또는 코사인 데이터를 2의 보수화하는 제2 보수화 수단; 상기 위상 누산 수단으로부터 출력되는 어드레스의 최상위 비트에 응답하여 상기 제2 선택 수단으로부터 출력되는 데이터 또는 상기 제2 보수화 수단을 통해 보수화된 데이터를 사인 신호로 출력하는 제3 선택 수단; 상기 제1 논리 수단의 출력에 응답하여 상기 제1 선택 수단으로부터 출력되는 어드레스에 의해 상기 제1 룩업 테이블로부터 출력되는 사인 데이터 또는 상기 제2 룩업 테이블로부터 출력되는 코사인 데이터를 출력하는 제4 선택 수단; 상기 제4 선택 수단으로부터 출력되는 선택된 사인 또는 코사인 데이터를 2의 보수화하는 제3 보수화 수단; 상기 위상 누산 수단으로부터 출력되는 어드레스 중 최상위 비트와 2번째 상위 비트를 배타적 논리합하는 제2 논리 수단; 및 상기 제2 논리 수단의 출력에 응답하여 상기 제4 선택 수단으로부터 출력되는 데이터 또는 상기 제3 보수화 수단을 통해 보수화된 데이터를 코사인 신호로 출력하는 제5 선택 수단을 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 DDFS의 블록도이다.
도 3에 도시된 바와 같이, 본 발명의 DDFS는 주파수 제어 워드(Frequency Control Word, FCW)와 주파수 보상 알고리듬에 의한 보정치(FTL)를 입력받아 가산하는 가산기(100), 가산기(100)의 출력을 클럭(clk)에 응답하여 누산하고, 누산된 값을 클럭(clk)에 동기되는 어드레스로 출력하는 위상 누산기(110), 위상 누산기(110)로부터 출력되는 어드레스를 2의 보수화하는 보수화기(120), 위상 누산기(110)로부터 출력되는 어드레스 중 3번째 상위 비트(MSB3)에 응답하여 위상 누산기(110)로부터 출력되는 어드레스 또는 보수화기(120)를 통해 보수화된 어드레스를 선택적으로 출력하는 멀티플렉서(130), 파이(Π)/4에 해당하는 사인과 코사인의 데이터를 각각 저장하기 위한 룩업 테이블(140, 150), 위상 누산기(110)로부터 출력되는 어드레스 중 2번째 상위 비트(MSB2)와 3번째 상위 비트(MSB3)를 배타적 부정논리합하는 배타적 부정논리합 게이트(220), 배타적 부정논리합 게이트(220)의 반전된 출력에 응답하여 멀티플렉서(130)로부터 출력되는 어드레스에 의해 사인 룩업 테이블(140)로부터 출력되는 사인 데이터 또는 코사인 룩업 테이블(150)로부터 출력되는 코사인 데이터를 선택적으로 출력하는 멀티플렉서(160), 멀티플렉서(160)로부터 출력되는 선택된 사인 또는 코사인 데이터를 2의 보수화하는 보수화기(180), 위상 누산기(110)로부터 출력되는 어드레스의 최상위 비트(MSB1)에 응답하여 멀티플렉서(160)로부터 출력되는 데이터 또는 보수화기(180)를 통해 보수화된 데이터를 사인 신호로 출력하는 멀티플렉서(200), 배타적 부정논리합 게이트(220)의 출력에 응답하여 멀티플렉서(130)로부터 출력되는 어드레스에 의해 사인 룩업 테이블(140)로부터 출력되는 사인 데이터 또는 코사인 룩업 테이블(150)로부터 출력되는 코사인 데이터를 선택적으로 출력하는 멀티플렉서(170), 멀티플렉서(170)로부터 출력되는 선택된 사인 또는 코사인 데이터를 2의 보수화하는 보수화기(190), 위상 누산기(110)로부터 출력되는 어드레스 중 최상위 비트(MSB1)와 2번째 상위 비트(MSB2)를 배타적 논리합하는 배타적 논리합 게이트(230) 및 배타적 논리합 게이트(230)의 출력에 응답하여 멀티플렉서(170)로부터 출력되는 데이터 또는 보수화기(190)를 통해 보수화된 데이터를 코사인 신호로 출력하는 멀티플렉서(210)로 이루어진다.
상기와 같이 구성되는 본 발명의 DDFS에 대해 도 3을 참조하여 구체적으로 설명하면 아래와 같다.
먼저, 본 발명의 DDFS로 입력되는 FCW는 생성하고자 하는 주파수(즉, DDFS의 최종 출력 주파수), Fddfs를 아래 수학식 1에 기재된 수학식을 통해 결정하게 되며, 이 FCW의 값이 클수록 출력 주파수 Fddfs가 증가하게 된다.
Fddfs = (FCW + FTL)Fclk/2q
q : 위상 누산기의 워드 길이
상기 수학식 1에서 (FCW + FTL)의 연산은 위상 누산기(100)에서 행해지며, 이 값은 클럭(clk)의 주파수 Fclk에 동기되는 어드레스가 되어 룩업 테이블(140, 150)의 사인 및 코사인 데이터를 읽게 된다. 이때, 룩업 테이블의 값은 기본적으로 2파이의 값을 포함하고 있어 룩업 테이블은 0 ∼ 2 파이의 어드레스를 가지게 되고, 이 어드레스에 해당하는 크기값을 출력한다. 그리고, 한 주기의 어드레스를 모두 읽고 나면, 위상 누산기(110)에서 오버플로우가 발생하여 다시 주기를 반복하는 어드레스로 인해 연속적인 사인 및 코사인 데이터를 출력하게 된다.
이러한 동작에서 어드레스만 다른 사인과 코사인의 중복되는 값에 대해 최대한의 효과를 얻기 위하여 도 4에 도시된 바와 같은 제어신호를 위한 테이블을 생각했으며, 상기 도 4의 테이블을 얻기 위하여 위상 누산기(110)의 출력 중 상위 3비트를 사용하여 각각의 룩업테이블(140, 150)과 어드레스를 제어함으로써, 파이/4 만의 사인과 코사인 룩업 테이블(140, 150)로 2파이의 주파수를 생성할 수 있다.
구체적으로, 0 ∼ 2파이의 사인과 코사인 출력을 위한 동작을 설명하면 도 4의 0 ∼ 파이/4 어드레스 구간에서는 사인 파이/4 룩업 테이블(140)을 선택하여 어드레스에 응답된 사인 데이터를 그대로 사인 신호로 출력하고, 코사인 파이/4 룩업 테이블(150)을 선택하여 어드레스에 응답된 코사인 데이터를 그대로 코사인 신호로 출력한다.
다음으로, 파이/4 ∼ 파이/2 어드레스 구간에서는 코사인 파이/4 룩업 테이블(150)을 선택하여 2의 보수화된 어드레스에 응답된 데이터를 사인 신호로 출력하고, 사인 파이/4 룩업 테이블(140)을 선택하여 2의 보수화된 어드레스에 응답된 데이터를 코사인 신호로 출력한다.
다음으로, 파이/2 ∼ 3파이/4 어드레스 구간에서는 코사인 파이/4 룩업 테이블(150)을 선택하여 어드레스에 응답된 데이터를 사인 신호로 출력하고, 사인 파이/4 룩업 테이블(140)을 선택하여 어드레스에 응답된 2의 보수화된 데이터를 코사인 신호로 출력한다.
다음으로, 3파이/4 ∼ 파이 어드레스 구간에서는 사인 파이/4 룩업 테이블(140)을 선택하여 2의 보수화된 어드레스에 응답된 사인 데이터를 사인 신호로 출력하고, 코사인 파이/4 룩업 테이블(150)을 선택하여 2의 보수화된 어드레스에 응답된 2의 보수화된 코사인 데이터를 코사인 신호로 출력한다.
다음으로, 파이 ∼ 5파이/4 어드레스 구간에서는 사인 파이/4 룩업 테이블(140)을 선택하여 어드레스에 응답된 2의 보수화된 사인 데이터를 사인 신호로 출력하고, 코사인 파이/4 룩업 테이블(150)을 선택하여 어드레스에 응답된 2의 보수화된 코사인 데이터를 코사인 신호로 출력한다.
다음으로, 5파이/4 ∼ 3파이/2 어드레스 구간에서는 코사인 파이/4 룩업 테이블(150)을 선택하여 2의 보수화된 어드레스에 응답된 2의 보수화된 데이터를 사인 신호로 출력하고, 사인 파이/4 룩업 테이블(140)을 선택하여 2의 보수화된 어드레스에 응답된 2의 보수화된 데이터를 코사인 신호로 출력한다.
다음으로, 3파이/2 ∼ 7파이/4 어드레스 구간에서는 코사인 파이/4 룩업 테이블(150)을 선택하여 어드레스에 응답된 2의 보수화된 데이터를 사인 신호로 출력하고, 사인 파이/4 룩업 테이블(140)을 선택하여 어드레스에 응답된 데이터를 코사인 신호로 출력한다.
마지막으로, 7파이/4 ∼ 2파이 어드레스 구간에서는 사인 파이/4 룩업 테이블(140)을 선택하여 2의 보수화된 어드레스에 응답된 2의 보수화된 사인 데이터를 사인 신호로 출력하고, 코사인 파이/4 룩업 테이블(150)을 선택하여 2의 보수화된 어드레스에 응답된 코사인 데이터를 코사인 신호로 출력한다.
참고로, 룩업 테이블(140, 150)에 각기 저장되는 사인 파이/4 데이터와 코사인 파이/4 데이터를 도 5a 및 도 5b에 도시하였다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, DDFS에서 절대적인 면적을 차지하는 룩업 테이블의 크기를 1/8로 줄임으로써 칩 구현 시 크기를 줄일 수 있고, 주변 칩과의 원칩화가 보다 용이해지는 효과가 있다.
도 1은 종래의 DDFS에 대한 블록도.
도 2a는 상기 도 1의 코사인 2파이 룩업 테이블에 저장되는 코사인 2파이 데이터를 개념적으로 도시한 도면.
도 2b는 상기 도 1의 사인 2파이 룩업 테이블에 저장되는 사인 2파이 데이터를 개념적으로 도시한 도면.
도 3은 본 발명의 일실시예에 따른 DDFS의 블록도.
도 4는 상기 도 3의 DDFS를 제어하는 제어 신호를 위한 테이블을 도시한 도면.
도 5a는 상기 도 3의 사인 파이/4 룩업 테이블에 저장되는 사인 파이/4 데이터를 개념적으로 도시한 도면.
도 5b는 상기 도 3의 코사인 파이/4 룩업 테이블에 저장되는 코사인 파이/4 데이터를 개념적으로 도시한 도면.
* 도면의 주요 부분에 대한 설명
100 : 가산기 110 : 위상 누산기
120, 180, 190 : 2의 보수화기
130, 160, 170, 200, 210 : 멀티플렉서
140 : 사인 파이/4 룩업 테이블
150 : 코사인 파이/4 룩업 테이블
220 : 배타적 부정논리합 게이트 230 : 배타적 논리합 게이트

Claims (9)

  1. 직접 디지털 주파수 합성기에 있어서,
    주파수 제어 워드와 주파수 보상 알고리듬에 의한 보정치를 입력받아 가산하는 가산 수단;
    상기 가산 수단의 출력을 클럭에 응답하여 누산하고, 누산된 값을 상기 클럭에 동기되는 어드레스로 출력하는 위상 누산 수단;
    상기 위상 누산 수단으로부터 출력되는 어드레스를 2의 보수화하는 제1 보수화 수단;
    상기 위상 누산 수단으로부터 출력되는 어드레스 중 3번째 상위 비트에 응답하여 상기 위상 누산 수단으로부터 출력되는 어드레스 또는 상기 제1 보수화 수단을 통해 보수화된 어드레스를 출력하는 제1 선택 수단;
    파이(Π)/4에 해당하는 사인과 코사인의 데이터를 각기 저장하기 위한 제1 및 제2 룩업 테이블;
    상기 위상 누산 수단으로부터 출력되는 어드레스 중 2번째 상위 비트와 3번째 상위 비트를 배타적 부정논리합하는 제1 논리 수단;
    상기 제1 논리 수단의 반전된 출력에 응답하여 상기 제1 선택 수단으로부터 출력되는 어드레스에 의해 상기 제1 룩업 테이블로부터 출력되는 사인 데이터 또는 상기 제2 룩업 테이블로부터 출력되는 코사인 데이터를 출력하는 제2 선택 수단;
    상기 제2 선택 수단으로부터 출력되는 선택된 사인 또는 코사인 데이터를 2의 보수화하는 제2 보수화 수단;
    상기 위상 누산 수단으로부터 출력되는 어드레스의 최상위 비트에 응답하여 상기 제2 선택 수단으로부터 출력되는 데이터 또는 상기 제2 보수화 수단을 통해 보수화된 데이터를 사인 신호로 출력하는 제3 선택 수단;
    상기 제1 논리 수단의 출력에 응답하여 상기 제1 선택 수단으로부터 출력되는 어드레스에 의해 상기 제1 룩업 테이블로부터 출력되는 사인 데이터 또는 상기 제2 룩업 테이블로부터 출력되는 코사인 데이터를 출력하는 제4 선택 수단;
    상기 제4 선택 수단으로부터 출력되는 선택된 사인 또는 코사인 데이터를 2의 보수화하는 제3 보수화 수단;
    상기 위상 누산 수단으로부터 출력되는 어드레스 중 최상위 비트와 2번째 상위 비트를 배타적 논리합하는 제2 논리 수단; 및
    상기 제2 논리 수단의 출력에 응답하여 상기 제4 선택 수단으로부터 출력되는 데이터 또는 상기 제3 보수화 수단을 통해 보수화된 데이터를 코사인 신호로 출력하는 제5 선택 수단
    을 포함하여 이루어지는 직접 디지털 주파수 합성기.
  2. 제 1 항에 있어서, 0 ∼ 파이/4 어드레스 구간에서는,
    어드레스에 응답된 상기 제1 룩업 테이블의 사인 데이터를 상기 사인 신호로 출력하고, 상기 어드레스에 응답된 상기 제2 룩업 테이블의 코사인 데이터를 상기 코사인 신호로 출력하는 직접 디지털 주파수 합성기.
  3. 제 1 항에 있어서, 파이/4 ∼ 파이/2 어드레스 구간에서는,
    2의 보수화된 어드레스에 응답된 상기 제2 룩업 테이블의 사인 데이터를 상기 사인 신호로 출력하고, 2의 보수화된 어드레스에 응답된 상기 제1 룩업 테이블의 코사인 데이터를 상기 코사인 신호로 출력하는 직접 디지털 주파수 합성기.
  4. 제 1 항에 있어서, 파이/2 ∼ 3파이/4 어드레스 구간에서는,
    어드레스에 응답된 상기 제2 룩업 테이블의 데이터를 상기 사인 신호로 출력하고, 어드레스에 응답된 상기 제1 룩업 테이블의 2의 보수화된 데이터를 상기 코사인 신호로 출력하는 직접 디지털 주파수 합성기.
  5. 제 1 항에 있어서, 3파이/4 ∼ 파이 어드레스 구간에서는,
    2의 보수화된 어드레스에 응답된 상기 제1 룩업 테이블의 데이터를 상기 사인 신호로 출력하고, 2의 보수화된 어드레스에 응답된 상기 제2 룩업 테이블의 2의 보수화된 데이터를 코사인 신호로 출력하는 직접 디지털 주파수 합성기.
  6. 제 1 항에 있어서, 파이 ∼ 5파이/4 어드레스 구간에서는,
    어드레스에 응답된 상기 제1 룩업 테이블의 2의 보수화된 데이터를 상기 사인 신호로 출력하고, 어드레스에 응답된 상기 제2 룩업 테이블의 2의 보수화된 데이터를 상기 코사인 신호로 출력하는 직접 디지털 주파수 합성기.
  7. 제 1 항에 있어서, 5파이/4 ∼ 3파이/2 어드레스 구간에서는,
    2의 보수화된 어드레스에 응답된 상기 제2 룩업 테이블의 2의 보수화된 데이터를 상기 사인 신호로 출력하고, 2의 보수화된 어드레스에 응답된 상기 제1 룩업 테이블의 2의 보수화된 데이터를 상기 코사인 신호로 출력하는 직접 디지털 주파수 합성기.
  8. 제 1 항에 있어서, 3파이/2 ∼ 7파이/4 어드레스 구간에서는,
    어드레스에 응답된 상기 제2 룩업 테이블의 2의 보수화된 데이터를 상기 사인 신호로 출력하고, 어드레스에 응답된 상기 제1 룩업 테이블의 데이터를 상기 코사인 신호로 출력하는 직접 디지털 주파수 합성기.
  9. 제 1 항에 있어서, 7파이/4 ∼ 2파이 어드레스 구간에서는,
    2의 보수화된 어드레스에 응답된 상기 제1 룩업 테이블의 2의 보수화된 데이터를 상기 사인 신호로 출력하고, 2의 보수화된 어드레스에 응답된 상기 제2 룩업 테이블의 데이터를 상기 코사인 신호로 출력하는 직접 디지털 주파수 합성기.
KR10-2000-0058249A 2000-10-04 2000-10-04 룩업 테이블의 크기를 줄인 직접 디지털 주파수 합성기 KR100515411B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0058249A KR100515411B1 (ko) 2000-10-04 2000-10-04 룩업 테이블의 크기를 줄인 직접 디지털 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0058249A KR100515411B1 (ko) 2000-10-04 2000-10-04 룩업 테이블의 크기를 줄인 직접 디지털 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20020027677A KR20020027677A (ko) 2002-04-15
KR100515411B1 true KR100515411B1 (ko) 2005-09-15

Family

ID=19691753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0058249A KR100515411B1 (ko) 2000-10-04 2000-10-04 룩업 테이블의 크기를 줄인 직접 디지털 주파수 합성기

Country Status (1)

Country Link
KR (1) KR100515411B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452031A2 (en) * 1990-04-07 1991-10-16 FERRANTI INTERNATIONAL plc Signal generation using digital-to-analogue conversion
JPH04127639A (ja) * 1990-09-18 1992-04-28 Yokogawa Electric Corp Ｄｄｓを用いたｑａｍ回路
JPH1131924A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp 直接ディジタル周波数シンセサイザ、位相同期形周波数シンセサイザ及び送受信装置
US5999581A (en) * 1995-09-29 1999-12-07 University Of Waterloo Low-power direct digital frequency synthesizer architecture
KR20000031136A (ko) * 1998-11-03 2000-06-05 정선종 직접 디지털 주파수 합성기
KR20010068350A (ko) * 2000-01-05 2001-07-23 김효근 직접 디지털 주파수 합성기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0452031A2 (en) * 1990-04-07 1991-10-16 FERRANTI INTERNATIONAL plc Signal generation using digital-to-analogue conversion
JPH04127639A (ja) * 1990-09-18 1992-04-28 Yokogawa Electric Corp Ｄｄｓを用いたｑａｍ回路
US5999581A (en) * 1995-09-29 1999-12-07 University Of Waterloo Low-power direct digital frequency synthesizer architecture
JPH1131924A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp 直接ディジタル周波数シンセサイザ、位相同期形周波数シンセサイザ及び送受信装置
KR20000031136A (ko) * 1998-11-03 2000-06-05 정선종 직접 디지털 주파수 합성기
KR20010068350A (ko) * 2000-01-05 2001-07-23 김효근 직접 디지털 주파수 합성기

Also Published As

Publication number Publication date
KR20020027677A (ko) 2002-04-15

Similar Documents

Publication Publication Date Title
JPH07253922A (ja) アドレス生成回路
US9281817B2 (en) Power conservation using gray-coded address sequencing
De Caro et al. High-performance direct digital frequency synthesizers in 0.25/spl mu/m CMOS using dual-slope approximation
KR100515411B1 (ko) 룩업 테이블의 크기를 줄인 직접 디지털 주파수 합성기
US5675527A (en) Multiplication device and sum of products calculation device
US8004441B1 (en) Small-area digital to analog converter based on master-slave configuration
Curticapean et al. Low-power direct digital frequency synthesizer
US8456209B2 (en) Delay locked loop and associated method
US8918441B2 (en) NAF conversion apparatus
US10635394B2 (en) Binary-to-gray conversion circuit, related FIFO memory, integrated circuit and method
US6992948B2 (en) Memory device having address generating circuit using phase adjustment by sampling divided clock to generate address signal of several bits having one bit changed in sequential order
EP1821195B1 (en) Barrel shift device
CN111835345A (zh) Dll控制电路及控制方法
JP3394159B2 (ja) シリアルｄａ変換器用インタフェース回路
JP4668591B2 (ja) 高周波数カウンタ回路
JP3015011B1 (ja) 正弦・余弦演算回路
US6781473B1 (en) High-speed low-power implementation for multi-channel numerically controlled oscillator (NCO)
CN101123437A (zh) 数字对模拟转换器及其方法
JP2003233812A (ja) データ変換回路、デジタルカメラ及びデータ変換方法
US5982314A (en) Self-timed multiplier for gain compensation and reduced latency in analog to digital converters
Yoon et al. A novel low-power bus design for bus-invert coding
US7516171B2 (en) Arithmetic unit and method for data storage and reading
Kim et al. A high speed low-power accumulator for direct digital frequency synthesizer
JP3595309B2 (ja) アドレス生成回路
CN100383726C (zh) 一种数字处理器中循环数据的计算方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 14