CN101123437A - 数字对模拟转换器及其方法 - Google Patents

Abstract

本发明揭露一种数字控制模拟电路，其包含数字码产生器，用于接收数字输入信号且至少产生两数字码的方式通过此数字码产生器的状态而被决定。此些数字码被解码为各自组的二进制数据。此些二进制数据分别控制多个切换电路阵列以产生符合该数字输入信号的模拟输出信号。在稳态(steadystate)运作期间，为了在此数字输入信号及此模拟输出信号之间建立单调函数(monotonic function)，所以当环绕(wrap－around)情况被用来检测此些数字码的其中之一时，此数字码产生器能切换多种状态。此数字码产生器使用在不同的状态内不同组方程式以导出该些数字码。

Description

数字对模拟转换器及其方法

技术领域

本发明是关于一种数字对模拟转换器，特别是有关于一种能改善数字对模拟转换器内的单调性(monotonicity)的方法及装置。

背景技术

数字对模拟转换器(digital-to-analog converter，DAC)对于许多应用电路而言是一种重要的装置。数字对模拟转换器为一种模拟电路，其具有的多种输出特性是通过数字控制字(digital control word)所控制。本发明大体上是有关于数字对模拟转换器，且可应用在多用途的数字对模拟转换器，例如：使用在数字控制振荡器(digitally controlled oscillator，DCO)的应用。

数字控制振荡器为一种用以产生周期性信号的装置，其中此周期性信号具有由该数字控制字所控制的频率。数字控制振荡器通常包含可调整电路元件(adjustable circuit element)，其数值用以决定此数字控制振荡器的振荡频率。此数字控制字用来设定该可调整电路元件的数值以决定振荡频率。举例来说，具有近似于 $f_{\mathrm{osc}}=1/\left(2\mathrm{\π}\sqrt{\mathrm{LC}}\right)$ 的振荡频率的LC振荡器可用来实现数字控制振荡器，其具有固定的电感L及可变的电容器C。此可变的电容器C的电容值由该数字控制字来控制。因为数字控制振荡器接收该数字控制字及输出对应该数字控制字的模拟信号，所以数字控制振荡器亦为数字对模拟转换器的一实施例。

图1A为已知数字控制的可变电容器100的示意图。此可变电容器100包含解码器(decoder)110、固定电容器(fixed capacitor)CF、多个切换电容器(如C0，C1，C2)及多个开关(switch)(如S0，S1，S2)。此解码器110接收数字控制字W且产生多个二进制数据(binary data)(如D[0]、D[1]、D[2])以分别地控制该些开关。此可变的电容器100的总有效电容值(effectivecapacitance)为C_eff＝CF+C0·D[0]+C1·D[1]+C2·D[2]+...。因此，具有此可变电容器100的LC振荡器的振荡频率是通过数字控制字W来决定。

此数字控制振荡器的三种重要性质为范围(range)、分辨率(resolution)及单调性(monotonicity)。此可调整电路元件的数值的范围及精确度(granularity)分别地决定出此数字控制振荡器的范围及分辨率。举例来说，先前所提及的LC振荡器的分辨率是由在此些切换电容器中(如C0、C1、C2)的最小电容值来决定，同时，范围是由最大总有效电容值(如C_eff(max)＝CF+C0+C1+C2+...)及最小总有效电容值(如C_eff(min)＝CF)来决定。如果此可调整电路元件的数值一同变化时(当该数字控制字增加或减少时，而随之增加或减少)，则此数字控制振荡器的单调性将可显现出来。举例来说，如果较大的控制字产生较大的总有效电容值时，则先前所提及的LC振荡器的单调性是被显现出来。

数字控制振荡器通常被加入至数字式锁相回路(digital phase lockloop，DPLL)以产生目标频率的输出时钟。用于数字控制振荡器的数字控制字以闭回路方式而被建立，以控制数字控制振荡器的振荡频率。此数字控制字具有有限的分辨率(limited resolution)，且此数字控制振荡器的瞬时的振荡频率也具有有限的分辨率。事实上，此数字控制振荡器的瞬时振荡频率不可能与此目标频率一样地精确。已知的数字式锁相回路通常需要严格单调(strictly monotonic)数字控制振荡器以确保能稳定操作。举例来说，较大数字控制字对应较大输出频率时，则此数字式锁相回路将试图减少此数字控制字以降低高于目标频率的输出频率，或试图增加此数字控制字以提高低于目标频率的输出频率。在稳定数字式锁相回路的稳态内，此数字控制字通常在两数值之间变动，其中，两数值的其一符合稍微高于目标频率的输出频率及两数值的另一符合稍微低于目标频率的输出频率，使得平均输出频率接近于该目标频率。

此数字控制字的变动导致输出时钟内产生多个不需要的抖动(jitter)。这些抖动可通过增加数字控制振荡器的分辨率而减少，使得瞬时振荡频率可更接近于目标频率。然而，由于噪声的发生，数字式锁相回路易受到干扰，该数字式锁相回路的稳态值会短暂地漂离以对应前述的干扰。幸运地，如果此数字控制振荡器为单调状态，则此干扰的效应仅会暂时地(temporary)发生。举例来说，如果此数字控制字因干扰的存在而漂移偏高(或偏低)，此数字式锁相回路将检测该输出频率过高(或过低)且将减低(或增加)该数字控制字的平均值以纠正此错误。然而，若此数字控制振荡器不为严格单调状态时，此数字式锁相回路可能在错误方向上调整数字控制字，而造成该些抖动的增加或回路不稳定性。

有一种方法是使用温度计码解码架构(thermometer-code decodingscheme)以确保在数字控制振荡器能处于严格单调状态。图1B是绘示将数字控制字W映像(map)为8个二进制数据(如D0，D1，...D7)的温度计码解码的范例。请参阅先前所提及的LC振荡器的实施例，在此数字控制字W内每一增加的改变量导致额外的控制位来开始增加总有效电容值。藉此，可保证数字控制振荡器的其单调性。一般而言，在没有使用温度计码解码架构下，要保证单调性是困难的。然而，此温度计码解码架构通常需要非常多个切换电容器。

因此，如何减少数字控制振荡器所使用的切换元件，且实际上(virtually)依然能确保单调性是急待解决的问题。

发明内容

为解决上述的问题，本发明是提出一种数字对模拟转换器(或数字控制模拟电路)，其包含有限状态机(finite state machine)，接收数字输入字(或数字控制字)及依据此数字输入字的方式而至少产生第一数字码及第二数字码，其中该方式由此有限状态机的状态而被决定。在一实施例中，当检测到第二数字码存有环绕(wrap-around)情况时，此有限状态机发生状态转换。在一实施例中，在不依赖严格温度计码解码架构(strictly thermometer-codedecoding scheme)之下，于稳态运作期间，此有限状态机改变此些状态以增进数字对模拟转换器的单调性(monotonicity)。

在本发明的一应用实施例中，此数字输入字是映像使得此第一数字码表示此数字输入字的最高有效位(most significant bit，MSB)及第二数字码表示此数字输入字的最低有效位(least significant bit，LSB)。一种检测该环绕情况的方法为决定此第二数字码何时以数值方式增加来对应此数字输入字的数值的减少或以数值方式减少来对应此数字输入字的数值的增加。在一实施例中，此第一数字码具有第一范围数值，而此第二数字码具有第二范围数值，且第二范围数值与第一范围数值有至少一部分重迭。举例来说，此第二数字码具有最大数值，其大于(如，至少两倍)由此第一数字码的最低有效位所表示的数值。

在本发明的一实施例中，此有限状态机具有第一状态及第二状态。此第二数字码在第一状态内，是通过以此数字输入字作为被除数(dividend)来执行模运算(modulo operation)而产生，而此第二数字码在第二状态内，是经由以此数字输入字及一偏移量(offset)的总和作为被除数来执行模运算而产生。公约数(common divisor)是使用在该第一状态的模运算及该第二状态的模运算。在一实施例中，此偏移量具有数值，其小于(如，几乎是一半的)此公约数的数值。

在本发明的一实施例中，此数字对模拟转换器还包含第一解码器及第二解码器(如二进制码解码器或温度计码解码器)。此第一解码器将第一数字码映像为第一群的二进制数据，及第一切换电路阵列可产生第一模拟信号以对应该第一群的二进制数据。此第二解码器将第二数字码映像为第二群的二进制数据，及第二切换电路阵列可产生第二模拟信号以对应该第二群的二进制数据。此第一模拟输出信号及第二模拟输出信号的组合产生与此数字输入字合的模拟输出信号来。举例来说，每一群的二进制数据控制在各自的切换电路阵列(如数字控制可变电容器或多个切换电流源)内的群切换电路以产生模拟输出信号，且该模拟输出信号被提供至共通电路结点以符合该数字对模拟转换器的输出信号。在一应用实施例中，此数字对模拟转换器被使用在数字控制振荡器，且此输出值为可变电容值是根据数字输入字而决定振荡频率。

再者，本发明提出一种将数字输入字转换为模拟信号(或数字控制模拟电路)的方法，其包含：根据此数字输入字及法则(scheme)以产生第一数字码及第二数字码，其中该法则是由可变状态的数值而被决定。举例来说，此方法在第一算法及第二算法间进行切换(toggle)(或交换(switch))使用以产生此第二数字码，其中该切换的时机为：无论此第二数字码何时从相对低值(如，接近最小值的数值)至相对高值(如，接近最高值的数值)或从相对高值(如，接近最大值的数值)至在短时间期间内相对低值(如，1-2时钟周期或一少量的时钟周期)产生快速(abrupt)或瞬间(sudden)改变。

在一实施例中，此第一数字码用于表示此数字输入字的最高有效位及第二数字码表示此数字输入字的最低有效位。一种用于在此第二数字码内检测出这些快速改变(如，边界情况(boundary condition)或环绕情况)的方法，包含：决定此第二数字码何时以数值的增加来对应此数字输入字的减少的数值或以数值的减少来对应此数字输入字的增加的数值。此第一数字码及第二数字码可具有重迭范围的数值。在一实施例中，此第一数字码的最低有效位具有一数值，该数值几乎为此第二数字码的最大值的一半。

在一实施例中，此第一算法包含以此输入字作为被除数的第一模运算及此第二算法包含以此输入字及一偏移量的总和作为被除数的第二模运算。公约数(common divisor)被使用在该第一模运算及该第二模运算，该公约数具有数值，是大于(如，几乎为两倍的)该偏移量的数值。此第一数字码通过除以差异值(difference)而被产生，其中此差异值为数字输入字与此第二数字码之间的偏移量。

此第一数字码被转换为第一模拟输出信号及此第二数字码被转换为第二模拟输出信号，其中此第一模拟输出信号及此第二模拟输出信号的组合是导致模拟信号符合该数字输入字。在一实施例中，此第一数字码及此第二数字码被解码为各自的第一及第二群的二进制数据。在一应用实施例中，此第一数字码通过使用二进制码解码器而映射为该第一群的二进制数据，同时，此第二数字码通过使用温度计码解码器而映射为该第二群的二进制数据。此第一群的二进制数据是控制在第一切换电路阵列内的第一群的开关及此第二群的二进制数据是控制在第二切换电路阵列内的第二群的开关。通过将此第一切换电路阵列的输出端与此第二切换电路阵列的输出端耦接以产生此模拟信号。

本发明提供了一种数字对模拟转换器，包含：数字码产生器，根据数字输入信号用以至少产生一第一数字码与一第二数字码，该数字码产生器具有第一状态与第二状态，其中，当该数字码产生器检测到该第二数字码存有环绕状况时，则该数字码产生器进行状态转换；第一解码器，依据该第一数字码以输出第一群数据；第二解码器，依据该第二数字码以输出第二群数据；第一切换电路阵列，根据该第一群数据以产生第一模拟输出信号；以及第二切换电路阵列，根据该第二群数据以产生第二模拟输出信号；其中，该第一模拟输出信号与该第二模拟输出信号的加总以输出对应该数字输入信号的模拟输出信号。

本发明还提供了一种将数字输入信号转换为模拟信号的转换方法，该方法包含：根据该数字输入信号以产生第一数字码与第二数字码，该第一数字码是相应于该数字输入信号的高有效位，该第二数字码是相应于该数字输入信号的低有效位；在第一算法与第二算法之间进行切换以产生该第二数字码；转换该第一数字码为第一模拟输出信号；转换该第二数字码为第二模拟输出信号；以及加总该第一模拟输出信号与该第二模拟输出信号以产生对应于该数字输入信号的模拟输出信号。

本发明还提供了一种转换方法，是将数字输入信号转换为模拟信号，该方法包含有：根据该数字输入信号以产生第一数字码；根据状态信号选择操作在第一状态或第二状态下，产生该第二数字码，其中，该第一数字码是相应于该数字输入信号的高有效位，该第二数字码是相应于该数字输入信号的低有效位；转换该第一数字码为第一模拟输出信号；转换该第二数字码为第二模拟输出信号；以及加总该第一模拟输出信号与该第二模拟输出信号以产生对应于该数字输入信号的模拟输出信号。

以下详细地讨论目前较佳的实施例。然而应被理解的是，本发明提供许多可适用的发明观念，而这些观念能被体现于很宽广多样的特定具体背景中。所讨论的特定具体的实施例仅是说明使用本发明的特定方式，而且不会限制本发明的范围。

附图说明

图1A是绘示已知的数字控制可变电容器的范例示意图；

图1B是绘示将数字控制字W映像为8个二进制数据的温度计码解码的范例。

图2根据本发明的一实施例是绘示数字控制模拟电路的方块示意图；

图3是绘示切换电流源阵列的实施例图；

图4是绘示用于在第二图内该数字控制模拟电路的有限状态机的实施例方块示意图；

图5是绘示用于在图4内该有限状态机的状态示意图；

图6A是绘示模拟输出信号的转移函数以对应数字输入字的曲线图(graph)，其中此数字输入字处于在稳态运作期间模拟输出信号剧烈改变的情景(scenario)之下；以及

图6B是绘示模拟输出信号的转移函数以对应数字输入字的曲线图，其中此数字输入字处于在稳态运作期间此模拟输出信号具有多个缓和地转移现象之下，尤指在有限状态机切换(toggling)至不同状态。

[主要元件标号说明]

100：可变电容器；

110：解码器；

200：数字对模拟转换器；

210：数字码产生电路；

220：解码器；

230：解码器；

240：切换电路阵列；

250：切换电路阵列；

300：切换电流源阵列；

310、311、312：电流源；

400：有限状态机；

410：第一模运算器；

411：第二模运算器；

420：第一暂存器REG；

421：第二暂存器REG；

422：第三暂存器REG；

430：第一多工器；

431：第二多工器；

440：逻辑运算器XOR；

450：逻辑运算器LOGIC；

460：第一加总运算器；

461：第二加总运算器；以及

470：除法器。

具体实施方式

本发明关于一种用于将数字输入字转换为模拟输出信号的方法及装置。以下列举数个实施例来详细地讨论。然而应被理解的是，本发明提供许多可适用的发明观念，而这些观念能被体现于很宽广多样的特定具体背景中。所讨论的特定具体的实施例仅是说明使用本发明的特定方式，而且不会限制本发明的范围。例如：先前提及的，数字对模拟转换器(或数字控制模拟电路)是用于数字控制振荡器应用上。

请参阅图2，根据本发明是绘示数字对模拟转换器200的电路。此数字对模拟转换器200包含数字码产生电路(可由除法电路、解码电路或是有限状态机(finite state machine来实现)210，用于接收数字输入字(W)及产生两输出数字码(W1与W2)。粗略解码器(coarse decoder)220将第一数字码(W1)解码(或映像)为B1位的数据(如，D1[0：B1-1]或第一组的二进制数据)及精细解码器(fine decoder)230将第二数字码(W2)解码为两倍B2位的数据(如，D2[0：2B2-1]或第二组的二进制数据)。此第一组的二进制数据被用来提供至粗略切换电路阵列(coarse switched-circuit array)240且用来控制在此粗略切换电路阵列240内多个(如，B1)切换电路。此第二组的二进制数据被用来提供至精细切换电路阵列250且用来控制在此精细切换电路阵列250内多个(如，两倍的B2)切换电路。粗略切换电路阵列240的输出端及精细切换电路阵列250的输出端被耦接至共通电路结点以产生该数字对模拟转换器200的模拟输出信号。所谓的“粗略”与“精细”仅是分辨率(调整刻度)的差别，其电路架构大致相似。在一实施例中，该精细解码器230为温度计码解码器，同时，粗略解码器220可为二进制码解码器或是为温度计码解码器。

在一实施例中，这些切换电路阵列240、250的实现为数字控制可变电容器。其电路相同于或似近于图1所绘示的数字控制可变电容器。在另一实施例中，这些切换电路阵列240、250的实现是用以作为数字控制电流源。请参阅图3，图3是绘示用作为数字控制电流源(current source)的实施例，其中该数字控制电流源300包含多个电流源310、311、312等等。举例来说，电流通过晶体管(例如：MOSFET)的栅极端来耦接二进制控制信号而被实现，其中该二进制控制信号如来自该第一组或该第二组的二进制数据的数据位。

通过参照图1的实施范例可知，这些切换电路阵列240、250被实现以作为在运用电路中该些数字控制电容器。此粗略切换电路阵列240包含B1个电容器(如，C0⁽¹⁾、C1⁽¹⁾、C2⁽¹⁾...)与由该第一组的二进制数据(如，D1[0]、D1[1]、D1[2]...)分别地控制此B1个开关。同样地，此精细切换电路阵列250包含两倍的B2个电容器(如，C0⁽²⁾、C1⁽²⁾、C2⁽²⁾、等等)及由该第二组的二进制数据(如，D2[0]、D2[1]、D2[2]、等等)分别地控制此两倍的B2个开关。在一实施例中，此精细解码器230为温度计码解码器且在此精细切换电路阵列250内的该些电容器具有本质上(substantially)相同的(或几乎相同)电容值，其中此电容值以精细电容值C^(fine)来表示。

在一实施例中，同样地，此粗略解码器220也为温度码解码器及在此粗略切换电路阵列240内的该些电容器大致上为均等加权(equallyweighted)(如，具有几乎相同电容值，其中此电容值以粗略电容值C^(coarse)来表示)。在另一实施例中，此粗略解码器220为二进制码解码器及在此粗略切换电路阵列240内的该些电容器几乎以2的次方(power)而被加权。举例来说，此些电容器具有各自的近似值2⁰.C^(coarse)、2¹.C^(coarse)、2².C^(coarse)及等等。在另一实施例，此粗略电容值C^(coarse)几乎为B2倍的该精细电容值C^(fine)。换言之，在精细切换电路阵列250内此两倍的B2个电容器的最大总合电容值几乎为在粗略切换电路阵列240内此B1个电容器之中最小电容值的两倍。在粗略切换电路阵列240内此B1个电容器之中几乎为最小电容值的粗略电容值C^(coarse)也可称之为粗略切换电路阵列240的最低有效位(LSB)。此精细电容值C^(fine)为用于在精细切换电路阵列250内每一该些电容器的一般电容值且亦称之为精细切换电路阵列250的最低有效位。在上述特定的范例中，粗略切换电路阵列240的最低有效位比精细切换电路阵列250的最低有效位几乎高于(大于)B2倍。

当该数字码产生电路210的一实施例为除法电路时，该第一数字码(W1)为该数字输入字(W)与一除数的商，该第二数字码(W2)为该数字输入字(W)与该除数的余数，其中该除数为切换电路阵列240、250的比例有关。另一实施例，该数字码产生电路210可由硬件或是软件或是两者混合所实现，换言之，该第一数字码(W1)与该第二数字码(W2)可由解码或是查表所产生。

在另一实施例中，该数字码产生电路210是由有限状态机(finite statemachine，FSM)400所实现。图4是绘示有限状态机400。此有限状态机400接收数字控制字W及产生第一输出字W1与第二输出字W2。在一实施例中，此有限状态机400包含第一暂存器(register，REG)420，用以接收该数字控制字W及输出符合该数字控制字的预定值(previous value)的预定控制字W^(prev)。同样地，第一模运算器(modulus operator)(或模运算电路)MOD 410也接收该数字控制字及通过执行下列数学运算W2⁽⁰⁾＝mod(W，2·B)以产生第一中间字W2⁽⁰⁾。换言之，在数字控制字除以2·B的除法运算之后，此第一中间字为模数(modulus)。B可为任一正整数。在一实施例中，B为2的次方的正整数，如此设计可以简化硬件的线路。一实施例中，在图2的精细解码器230为温度计码解码器，B等同于B1。

此数字控制字亦提供至第一加总器(summing operator)460，亦是将数字控制字与偏移量(offset)(B)结合在一起。此第一加总运算器460的输出信号被提供至第二模运算器MOD411，且经执行下列数学表达式：W2⁽¹⁾＝mod(W+B，2·B)而产生第二中间字W2⁽¹⁾。亦是，将数字控制字与该偏移量的总和除以2·B的除法运算之后，此第二中间字为模数(modulus)。

此第一中间字与此第二中间字被提供至第一多工器(multiplexer)430以产生第二输出字W2。该第二输出字W2是根据可变状态STATE的该数值来从第一中间字W2⁽⁰⁾与第二中间字W2⁽¹⁾间被选出。

此第一中间字W2⁽⁰⁾与第二中间字W2⁽¹⁾亦被提供至第二多工器431以产生暂时性(tentative)字W2^(tent)。此暂时性字W2^(tent)是根据先前的可变状态STATE^(prev)的数值来从第一中间字W2⁽⁰⁾与第二中间字W2⁽¹⁾间被选出。第二暂存器REG421接收该可变状态STATE及输出该先前的可变状态STATE^(prev)。

当然，尚有其它实施方式，例如：只利用一个模运算电路、一加总器、以及一多工器。通过加总器用以输出W+B的数值；多工器的输入端接收W+B与W的数值，并依据该可变状态STATE选择其一(W+B或W)以输出至该模运算电路；该模运算电路将输入数值(W+B或W)进行模运算以产生该第二输出字W2。

此第二输出字W2提供至第三暂存器REG 422以产生先前的第二输出字W2^(prev)以符合该第二输出字的先前值。此先前的第二输出字W2^(prev)被提供至逻辑电路LOGIC 450。此逻辑电路450亦接收该数字控制字W、该先前的数字控制字W^(prev)及该暂时性字W2^(tent)，并经执行下列逻辑运算：

TOGGLE＝((W＞W^(prev)&W2^(tent)＜W2^(prev))|(W＜W^(prev)&W2^(tent)＞W2^(prev)))

以产生逻辑信号TOGGLE。而在上述方程式中，符号“&”代表逻辑“AND”运算，符号“|”代表逻辑“OR”运算。前述逻辑运算为决定出在该第二输出字内的环绕(wrap-around)状况的一种方法。当然，使用其它的方法也可达成此状况。

此逻辑信号TOGGLE被提供至逻辑运算器XOR440。此逻辑运算器XOR440亦接收该先前的可变状态STATE^(prev)以产生此可变状态STATE。举例来说，此可变状态STATE的目前数值是将逻辑信号TOGGLE及先前的可变状态STATE^(prev)执行逻辑异或(exclusive-OR)运算而被导出。无论此逻辑信号TOGGLE何时为高(或设置)，则此可变状态STATE会改变状态。最后，此有限状态机400还包含第二加总运算器461及除法器470，通过执行下列数学表达式W1＝(W-W2)/B以产生第一输出字W1。

图5是绘示图4的有限状态机400的状态示意图。举例来说，此有限状态机400具有两种状态：第一状态(如，State 0或STATE＝0)及第二状态(如，State 1或STATE＝1)。在此第一状态中，该第一及第二输出字经下列运算而被导出：

W1＝(W-mod(W，2·B))/B；及W2＝mod(W，2·B)。

而在此第二状态中，该第一及第二输出字经下列运算而被导出：

W1＝(W-mod(W+B，2·B))/B；及W2＝mod(W+B，2·B)。

在一实施例中，当此逻辑信号TOGGLE被设置为1时，此有限状态机400从一状态转换另一状态。当此第二输出字存有环绕(wrap-around)情况时，此逻辑信号TOGGLE被设置为1。对于检测此环绕状况的一方法是通过决定此数字控制字W的目前数值何时大于此数字控制字的先前数值，同时，此第二输出字的暂时性字小于此数字控制字的先前数值(换言之，即此第二输出字的暂时性字小于此第二输出字的先前数值)；或者，此数字控制字W的目前数值何时小于此数字控制字的先前数值，同时，此第二输出字的暂时性字大于此数字控制字的先前数值(换言之，即此第二输出字的暂时性字大于此第二输出字的先前数值)。此第二输出字的暂时性数值以推测(assumption)而被决定出此有限状态机400仍保持在目前状态。对于检测该第二输出字于何时产生环绕，通过其它方法来实施亦是可能的。

在数字式锁相回路(digital phase lock loop)的应用实施例中，此数字控制字是以闭回路(closed-loop)方式来产生，且在该回路内多种快速改变(如，干扰(glitch)，大数值(big value)改变或多个环绕状况)并不被期望在稳态运作期间里发生。在稳态运作期间，此数字控制字通常在两数值或在小范围数值内变动。如果用于数字控制字的该些数值产生具有接近第二输出码的极值(extreme value)的数值时，则此第二输出码可能发生环绕以对应在数字控制字内多种变动(或轻微地改变)。举例来说，此第二输出码可在接近第二输出码的相对低值及接近第二输出码的相对高值(如，具有在接近±2·B的范围内的快速值变化量)之间来回变动(oscillate)以对应因多种环绕状况下此数字控制字的少量增加/减少。在此同时，此第一输出码是通过取得快速值变化量而进行补偿，其中前些变化量是在大约相同数值范围但对于第二输出码而言为相反方向(如，在假设值2，亦是此第一输出码的最低有效位以趋近高于B倍的第二输出码的最低有效位而被权重)。

在一实施例中，在第一及第二输出码内的该些快速改变量会相互偏移，不会对已结合的输出信号有明显影响(如，由第一及第二输出码所控制的总有效电容值)。然而，事实上，有限的元件容忍度(tolerance)及其它制造的限制因素可产生于已结合输出信号的干扰。举例来说，由于在粗略切换电路阵列240及精细切换电路阵列250内的该些电容器的有限的元件容忍度，所以当第一输出码的最低有效位不会正好高于第二输出码的最低有效位的B倍权重，因此，在总有效电容上将会发生干扰(glitch)。在一实施例中，当第二输出码发生环绕时，此总有效电容值产生不被期望的快速变化。

在一实施例中，此有限状态机400用于检测可能在第二输出码内的该些环绕情况(或该些边界情况)，且切换可变状态STATE而使得状态改变。不同组的方程式是被用来导出此第一及第二输出码的不同状态，因此，能防止在第一及第二输出码内不被期望地快速改变。举例来说，此逻辑信号TOGGLE被设置为1以表示可能的该些环绕情况(或接近第二输出码的边界极限值(boundary limit)的第二输出码)及此有限状态机400改变至不同状态，其中该不同状态为第二输出码具有较接近的自身范围中间的数值。

不同状态的改变可能不会消除在已结合输出码内初始干扰，其中已结合输出码是由第一及第二输出码所控制。然而，此第二输出码W2被偏离(或调整以远离)自身的边界值(或极值0及2B)且在改变这些状态之后，则被集中至自身的中阶值(mid-range value)(如，近乎为B)。因此，任一干扰或快速改变皆成为一次事件(one-time event)。而这些状态改变的频率在某种程度上依据B(或此第二输出码的范围)而定。

在一实施例中，此第二输出码的范围显著地变大(如，相对大的B)致使这些状态改变不常发生在数字式锁相回路应用电路内的稳态操作期间。

图6A及图6B显示对应数字控制字的总有效电容值的图示以绘示本发明的某些准则。举例来说，在稳态操作期间，此数字控制字在接近稳态值W^(ss)的范围内变动。如果有限状态机400目前处于第一状态时(STATE0)，且此稳态值几乎为2·B的整数倍数(multiple)，环绕情况可能为了第二输出码而发生以对应在此数字控制字内的多个变动。如图6A所示，于图中可知，此环绕情况必然地会造成总有效电容值发生非预期的跳动(jump)(或快速变化)。如图6A所示，当数字控制字约在W^(ss)±2·B内变动且此有限状态机400处于第一状态时，此总有效电容值可具有快速变化量。

为了降低在此总有效电容值内的快速变化量，当检测到用于第二输出码的可能的环绕情况时，此有限状态机400会切换不同的状态。举例来说，此有限状态机400从第一状态切换至第二状态(STATE1)以减少在第二输出码内的多个环绕情况或进一步减少在总有效电容值内的快速变化量，同时，如图6B所示，此数字控制字持续在稳态值W^(ss)周围变动。而此有限状态机400经切换至第二状态而有效地再次集中在约在中阶值的第二输出码。

在此第二状态内，如果此数字控制字渐渐趋向W^(ss)±B，则在此第二输出码内的多种环绕情况可能会发生。因此，如果没有强烈干扰下使得此数字控制字产生漂移而接近于B时，此第二输出码不会发生环绕并通过该数字控制字来对应多种稳态变动，且此总有效电容值在稳态运作期间平滑地变化(如，没有快速变化量)。通过选择足够大的B值，在此第二输出码内的任一环绕情况将不会超过在数字式锁相回路的该些稳态运作内的一次事件。

在一实施例中，此第二输出码被传送至温度计码解码器(如，精细解码器230)以产生用于控制可变电容值的二进制数据，其中可变电容值为总有效电容值的一部分。就以此数字式锁相回路的应用范畴而论，此温度计码解码器有效地把此总有效电容值实际地将此数字控制字的单调性功能给显现出来。再者，二进制码解码器是根据此第二输出码而可被用来产生二进制数据。在此范例中，以二进制数据系控制具2的次方的电容加权值的该些切换电容器，而总有效电容值内的最大变化仍是在环绕情况下发生。严格单调性不再被确保，但总有效电容值的瞬间变化仍仅为一次事件且只有在环绕情况下才发生。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (24)

1.一种数字对模拟转换器，包含：

数字码产生器，根据数字输入信号用以至少产生一第一数字码与一第二数字码，该数字码产生器具有第一状态与第二状态，其中，当该数字码产生器检测到该第二数字码存有环绕状况时，则该数字码产生器进行状态转换；

第一解码器，依据该第一数字码以输出第一群数据；

第二解码器，依据该第二数字码以输出第二群数据；

第一切换电路阵列，根据该第一群数据以产生第一模拟输出信号；以及

第二切换电路阵列，根据该第二群数据以产生第二模拟输出信号；

其中，该第一模拟输出信号与该第二模拟输出信号的加总以输出对应该数字输入信号的模拟输出信号。

2.根据权利要求1所述的数字对模拟转换器，其中该环绕状况的检测是检测该第二数字码因该数字输入信号的数值减少而增加数值或该第二数字码因该数字输入信号的数值增加而减少数值。

3.根据权利要求1所述的数字对模拟转换器，其中该数字码产生器包含有：

第一模数运算器，用以接收该数字输入信号，并对该数字输入信号来进行第一算法，以产生相应于该第一状态下的该第二数字码；以及

第二模数运算器，用以接收该数字输入信号，并对该数字输入信号来进行第二算法，以产生相应于该第二状态下的该第二数字码。

4.根据权利要求3所述的数字对模拟转换器，其中该数字码产生器还包含有：

信号运算单元，根据该第二数字码与该数字输入信号以产生该第一数字码。

5.根据权利要求1所述的数字对模拟转换器，其中该第一数字码表示该数字输入信号的高有效位且具有第一范围的数值，该第二数字码表示该数字输入信号的低有效位且具有第二范围的数值，及该第二范围的数值与该第一范围的数值部分地重迭。

6.根据权利要求5所述的数字对模拟转换器，其中该第二数字码具有最大值，且该最大值为由该第一数字码的低有效位所表示的数值的至少两倍。

7.根据权利要求1所述的数字对模拟转换器，其中该第二数字码在该第一状态内，是经由以该数字输入信号为被除数来执行模运算来产生，及该第二数字码在该第二状态内，是经由以该数字输入信号及一偏移量的总和为被除数来执行模运算来产生。

8.根据权利要求7所述的数字对模拟转换器，其中公约数被使用在该第一状态的该模运算及该第二状态的该模运算，且该偏移量实质上为该公约数的一半。

9.根据权利要求1所述的数字对模拟转换器，其中该数字码产生器包含有：

检测电路，用于检测边界情况，其中该边界情况是由对应用于该数字输入信号的递减值的该第二数字码的递增值所定义，或由对应用于该数字输入信号的递增值的该第二数字码的递减值所定义。

10.一种将数字输入信号转换为模拟信号的转换方法，该方法包含：

根据该数字输入信号以产生第一数字码与第二数字码，该第一数字码是相应于该数字输入信号的高有效位，该第二数字码是相应于该数字输入信号的低有效位；

在第一算法与第二算法之间进行切换以产生该第二数字码；

转换该第一数字码为第一模拟输出信号；

转换该第二数字码为第二模拟输出信号；以及

加总该第一模拟输出信号与该第二模拟输出信号以产生对应于该数字输入信号的模拟输出信号。

11.根据权利要求10所述的方法，其中，该切换时机为发生在该第二数字码从相对低数值至相对高数值或从该相对高数值至该相对低数值的时机。

12.根据权利要求10所述的方法，其中还包含：

检测该第二数字码的快速变化，以决定出该切换时机，其中该快速变化为该数字输入信号的数值减少而该第二数字码增加数值，或因该数字输入信号的数值增加而该第二数字码减少数值。

13.根据权利要求10所述的方法，其中该第一数字码及该第二数字码具有重迭范围的数值。

14.根据权利要求10所述的方法，其中该第一数字码的最低数值实质上为该第二数字码的最大数值的至少一半。

15.根据权利要求10所述的方法，其中该第一算法包含以该数字输入信号为作为被除数的第一模运算及该第二算法以该数字输入信号及一偏移量的总和作为被除数的第二模运算。

16.根据权利要求15所述的方法，其中产生第一数字码的步骤包含有：

计算该被除数与该第二数字码的差异值；以及

对该差异值进行除法以产生该第一数字码。

17.根据权利要求15所述的方法，其中公约数被使用在该第一模运算及该第二模运算，该公约数实质上为该偏移量的两倍。

18.一种转换方法，是将数字输入信号转换为模拟信号，该方法包含有：

根据该数字输入信号以产生第一数字码；

根据状态信号选择操作在第一状态或第二状态下，产生该第二数字码，其中，该第一数字码是相应于该数字输入信号的高有效位，该第二数字码是相应于该数字输入信号的低有效位；

转换该第一数字码为第一模拟输出信号；

转换该第二数字码为第二模拟输出信号；以及

加总该第一模拟输出信号与该第二模拟输出信号以产生对应于该数字输入信号的模拟输出信号。

19.根据权利要求18所述的方法，还包括有：

检测该第二数字码的边界情况以输出该状态信号，其中该边界情况是由对应用于该数字输入信号的递减值的该第二数字码的递增值所定义，或由对应用于该数字输入信号的递增值的该第二数字码的递减值所定义。

20.根据权利要求18所述的方法，还包括有：

检测该第二数字码的环绕状况以输出该状态信号。

21.根据权利要求20所述的方法，其中该环绕状况为该第二数字码从相对低数值至相对高数值或从该相对高数值至该相对低数值的状况。

22.根据权利要求18所述的方法，还包含：

检测该第二数字码的快速变化以输出该状态信号。

23.根据权利要求18所述的方法，其中该第一数字码及该第二数字码具有重迭范围的数值。

24.根据权利要求18所述的方法，其中该第一数字码的最低数值实质上为该第二数字码的最大数值的至少一半。

Images