KR100511794B1 - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
KR100511794B1
KR100511794B1 KR10-2003-0054601A KR20030054601A KR100511794B1 KR 100511794 B1 KR100511794 B1 KR 100511794B1 KR 20030054601 A KR20030054601 A KR 20030054601A KR 100511794 B1 KR100511794 B1 KR 100511794B1
Authority
KR
South Korea
Prior art keywords
period
discharge
subfield
sustain
display panel
Prior art date
Application number
KR10-2003-0054601A
Other languages
Korean (ko)
Other versions
KR20050015666A (en
Inventor
김영대
정문식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0054601A priority Critical patent/KR100511794B1/en
Publication of KR20050015666A publication Critical patent/KR20050015666A/en
Application granted granted Critical
Publication of KR100511794B1 publication Critical patent/KR100511794B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2925Details of priming
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel that can improve display quality.

이 플라즈마 디스플레이 패널의 구동방법은 다수의 스캔전극, 서스테인전극 및 어드레스전극이 형성되며 한 프레임기간을 다수의 서브필드들로 나누어 화상을 표시하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 한 프레임기간 내에 배치된 서브필드들 중에서 특정계조를 표현할 때 방전이 일어나지 않는 n-1 번째(단 n은 3 이상의 양의 정수) 서브필드와 방전이 일어나는 n 번째 서브필드 사이에 적어도 하나의 프라이밍 서브필드를 배치한다. In the plasma display panel driving method, a plurality of scan electrodes, a sustain electrode and an address electrode are formed, and a method of driving a plasma display panel in which an image is displayed by dividing one frame period into a plurality of subfields is provided. Among the arranged subfields, at least one priming subfield is disposed between the n-1 th subfield where no discharge occurs (where n is a positive integer of 3 or more) and the n th subfield where the discharge occurs. .

Description

플라즈마 디스플레이 패널의 구동방법{METHOD FOR DRIVING PLASMA DISPLAY PANEL} Driving Method of Plasma Display Panel {METHOD FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a method of driving a plasma display panel capable of improving display quality.

최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시장치(Flat Panel Display)가 개발되고 있다. In today's information society, display elements are more important than ever as visual information transfer media. Cathode ray tubes or cathode ray tubes, which are currently mainstream, have problems with weight and volume. Many kinds of flat panel displays have been developed to overcome the limitations of the cathode ray tube.

이러한 평판표시장치는 액정 표시장치(Liquid Crystal Display), 플라즈마 디스플레이 패널(Plasma Display Panel:PDP), 전계방출 표시장치(Field Emission Display), 일렉트로 루미네센스(Electro-luminescence) 등이 있다.Such flat panel displays include liquid crystal displays, plasma display panels (PDPs), field emission displays, and electro-luminescence.

이러한 평면 표시장치중, 플라즈마 디스플레이 패널은 He+Xe, Ne+Xe 또는 He+Xe+Ne 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로서 문자 또는 그래픽을 포함한 화상 및 동영상을 표시하게 된다. 이러한 플라즈마 디스플레이 패널은 박막화와 대형화가 용이할 뿐만 아니라 최근, 기술 개발에 힘입어 크게 향상된 화질을 제공한다.Among such flat panel display devices, the plasma display panel emits phosphors by 147 nm ultraviolet rays generated when the He + Xe, Ne + Xe or He + Xe + Ne gas is discharged to display images and video including characters or graphics. . The plasma display panel is not only thin and large in size, but also recently, due to technology development, the plasma display panel provides greatly improved image quality.

특히, 3전극 교류 면방전형 플라즈마 디스플레이 패널은 방전시 유전체층을 이용하여 벽전하를 축적하여 방전에 필요한 전압을 낮추게 되며, 플라즈마의 스퍼터링(Sputtering)으로 부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.In particular, the three-electrode AC surface discharge type plasma display panel accumulates wall charges by using a dielectric layer during discharge, thereby lowering the voltage required for discharge. Have

도 1은 일반적인 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.1 is a perspective view showing a discharge cell structure of a typical three-electrode AC surface discharge type plasma display panel.

도 1을 참조하면, 3극 전류 교류 면방전형 플라즈마 디스플레이 패널의 방전셀은 상부기판(10)상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다.Referring to FIG. 1, a discharge cell of a three-pole current alternating surface discharge plasma display panel is formed on a scan electrode (Y) and a sustain electrode (Z) formed on an upper substrate (10), and a lower substrate (18). The address electrode X is provided.

스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y, 12Z)과, 투명전극(12Y, 12Z)의 선폭보다 작은 선폭을 가지며 투명 전극의 일측 가장자리에 형성되는 금속버스전극(13Y, 13Z)을 포함한다. 투명전극(12Y, 12Z)의 재질로는 통상 인듐틴옥사이드(Indium-Tin-Oxide:ITO)가 이용된다. 금속버스전극(13Y, 13Z)의 재질로는 통상 크롬(Cr)등의 금속이 이용된다. 이러한 금속버스전극(13Y, 13Z)은 저항이 높은 투명전극(12Y, 12Z)에 의한 전압 강하를 줄이는 역할을 한다.Each of the scan electrode Y and the sustain electrode Z has a line width smaller than that of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z and is formed on one side edge of the transparent electrode. 13Z). Indium tin oxide (ITO) is generally used as a material of the transparent electrodes 12Y and 12Z. As the material of the metal bus electrodes 13Y and 13Z, a metal such as chromium (Cr) is usually used. The metal bus electrodes 13Y and 13Z serve to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance.

스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 가스방전 이온화 (플라즈마) 방전시 발생된 하전입자(벽전하)들이 축적된다. 보호막(16)은 가스방전이온화(플라즈마) 방전시 발생된 하전입자들의 스퍼터링으로부터 상부 유전체층(14)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보하막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode Y and the sustain electrode Z side by side. In the upper dielectric layer 14, charged particles (wall charges) generated during gas discharge ionization (plasma) discharge are accumulated. The protective layer 16 protects the upper dielectric layer 14 from sputtering of charged particles generated during gas discharge ionization (plasma) discharge and increases the emission efficiency of secondary electrons. As the bottom film 16, magnesium oxide (MgO) is usually used.

어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성된다. 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 형성된다. The address electrode X is formed in the direction crossing the scan electrode Y and the sustain electrode Z. The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode X is formed. The phosphor layer 26 is formed on the surfaces of the lower dielectric layer 22 and the partition wall 24.

격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 가스방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B)중 어느 하나의 가시광을 발생하게 된다. 상부 및 하부 기판(10, 18)과 격벽(24) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스가 주입된다.The partition wall 24 is formed to be parallel to the address electrode X to physically distinguish the discharge cells, and prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is emitted by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). An inert mixed gas such as He + Xe, Ne + Xe or He + Xe + Ne for discharging is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.

도 2는 일반적인 플라즈마 디스플레이 패널의 구동방법에 따른 프레임 구성도이다.2 is a frame diagram illustrating a driving method of a general plasma display panel.

도 2를 참조하면, 이러한 3전극 교류 면방전형 플라즈마 디스플레이 패널은 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 예를 들어, 265 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 한 프레임 기간(16.67ms)은 8개의 서브필드(Sub Field:SF)로 나누어 진다. 8개의 서브필드들(SF) 각각은 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방젠셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 각 서브필드(SF)의 리셋 기간 및 어드레스 기간은 도 3에 도시된 바와 같이, 각 서브필드마다 동일한 반면에, 서스테인 기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 서스테인 기간이 각각 다른 서브필드들의 조합으로 계조를 구현할 수 있게 된다.Referring to FIG. 2, such a three-electrode AC surface discharge type plasma display panel is driven by dividing one frame into several subfields having different emission counts in order to realize gray levels of an image. For example, when a picture is to be displayed with 265 gray levels, one frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields (SF). Each of the eight subfields SF is further divided into a reset period for uniformly generating a discharge, an address period for selecting a Banggen cell, and a sustain period for implementing gray levels according to the number of discharges. The reset period and the address period of each subfield SF are the same for each subfield, as shown in FIG. 3, while the sustain period and the number of discharges thereof are 2 n in each subfield (where n = 0, 1). , 2, 3, 4, 5, 6, 7) is increased in proportion. In this way, gray levels can be implemented by using a combination of subfields having different sustain periods.

이러한 ADS(Adress Display separated) 구동방법을 주로 이용하는 플라즈마 디스플레이 패널은, 고품위의 화질을 구현하기 위하여 고정세, 고휘도, 고명암비(High contrast ratio), 낮은 콘터노이즈(Contour noise) 등이 요구되고 있다. BACKGROUND ART A plasma display panel mainly using the ADS (Adress Display separated) driving method requires high definition, high brightness, high contrast ratio, low contour noise, and the like to realize high quality image quality.

이와 같은 플라즈마 디스플레이 패널의 ADS 구동방법은 어드레스 기간에 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 소거(Sexective Erasing:SE) 방식과 선택적 쓰기(Selective Writing:SW) 방식으로 나뉜다.The ADS driving method of the plasma display panel is divided into a selective erasing (SE) method and a selective writing (SW) method according to whether or not the discharge cells are lighted by the discharge in the address period.

선택적 소거(SE) 방식의 구동방법은 리셋 기간에 전 화면을 라이팅 방전시킴으로써 턴-온(Turn-On) 시킨 후, 어드레스 기간에 방전셀들을 선택적으로 턴-오프(Turn-Off) 시킨다. 이어서, 서스테인 기간에는 어드레스 기간에 선택되지 않은 방전셀들을 서스테인(유지)방전 시킴으로써 화상을 표시하게 된다. 이러한 선택적 소거(SE) 방식은 각 프레임 또는 각 서브필드마다 비표시 기간인 전면 라이팅 기간에 전면이 켜지게 되므로 콘트라스트가 낮아지는 단점이 있어 활용도가 높지 못하다. In the selective erase (SE) driving method, the entire screen is turned on by writing and discharging the entire screen in the reset period, and then the discharge cells are selectively turned off in the address period. Subsequently, in the sustain period, an image is displayed by sustaining (holding) the discharge cells not selected in the address period. The selective erasing (SE) method has a disadvantage in that contrast is lowered because the front surface is turned on in the front lighting period, which is a non-display period for each frame or each subfield, and thus the utilization is not high.

선택적 쓰기(SW) 방식의 구동방법은 리셋 기간에서 전 화면을 턴-오프(Turn-Off) 시킨 후, 어드레스 기간에 서스테인 기간에 서스테인(유지)방전 시킬 방전셀들을 선택적으로 방전시켜 턴-온(Turn-On) 시킨다. 이어서, 서스테인 기간에는 어드레스 기간에 어드레스 방전에 의해 선택된 방전셀들을 서스테인(유지)방전 시킴으로써 화상을 표시하게 된다. 이러한 선택적 쓰기(SW) 방식은 서스테인 기간에 서스테인(유지)방전 시킬 셀들을 어드레스 기간에 선택적으로 턴-온(Turn-On) 시키는 방식으로 선택적 소거(SE) 방식에 비해 콘트라스트가 높은 장점이 있다. In the selective write (SW) driving method, all screens are turned off in a reset period, and then discharge cells are selectively discharged in a sustain period in an address period to turn on. Turn-On). Subsequently, in the sustain period, an image is displayed by sustaining (holding) the discharge cells selected by the address discharge in the address period. The selective write (SW) method has a higher contrast than the selective erase (SE) method by selectively turning-on cells to be sustained (sustained) in the sustain period in the sustain period.

도 4는 도 2에 도시된 프레임 구성도에서 제 4 서브필드 기간에 플라즈마 디스플레이 패널의 각 전극에 인가되는 파형을 나타내는 도면이다.FIG. 4 is a diagram illustrating waveforms applied to respective electrodes of the plasma display panel in the fourth subfield period in the frame diagram shown in FIG. 2.

도 4를 참조하면, 선택적 쓰기 방식의 플라즈마 디스플레이 패널은 한 프레임을 다수의 서브필드(SF)로 나눈다. 나누어진 각각의 서브필드(SF)는 다시 전화면을 초기화시키기 위한 리렛기간, 셀을 선택하기 위한 어드레스기간, 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.Referring to FIG. 4, the plasma display panel of the selective writing method divides one frame into a plurality of subfields SF. Each of the divided subfields SF is driven by being divided into a relet period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

리셋기간은 스캔전극(Y)과 서스테인전극(Z)에 인가되는 파형에 따라 셋업(Set Up)기간과, 셋다운(Set Down)기간으로 나뉜다. 셋업기간에는 모든 스캔전극(Y)들에 상승 램프파형(Ramp-Up)이 동시에 인가된다. 셋업기간에 서스테인전극(Z)과 어드레스전극(X)에는 기저전압(GND)이 인가된다. 이 상승 램프파형에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 프라이밍방전이 일어나게 된다. 프라이밍방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다.The reset period is divided into a set up period and a set down period according to waveforms applied to the scan electrode Y and the sustain electrode Z. FIG. During the setup period, the rising ramp waveform Ramp-Up is applied to all the scan electrodes Y simultaneously. The ground voltage GND is applied to the sustain electrode Z and the address electrode X during the setup period. The rising ramp waveform causes a priming discharge to occur between the scan electrode (Y) and the address electrode (X) and between the scan electrode (Y) and the sustain electrode (Z) in the cells of the full screen. Due to the priming discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y.

셋다운기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기저전압(GND) 또는 부극성의 전압값까지 떨어지는 하강 램프파형(Ramp-Down)이 스캔전극(Y)들에 동시에 인가된다. 이와 동시에, 공통전극인 서스테인전극(Z)에는 서스테인펄스의 전압값과 같은 크기의 정극성(+)의 직류전압(Vs)이 인가되고, 어드레스전극(X)에는 기저전압(0[V])이 인가된다. 하강 램프파형이 인가될 때, 스캔전극(Y)과 서스테인전극(Z) 사이에 셋다운 방전이 일어나게 된다. 이 셋다운 방전은 셋업기간에 발생된 벽전하들 중에서 어드레스 방전에 불필요한 과도한 벽전하를 소거시키게 된다.During the set-down period, after the rising ramp waveform is supplied, the ramp ramp starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and then falls to the ground voltage (GND) or the negative voltage value (Ramp-Down). It is simultaneously applied to the electrodes Y. At the same time, a positive polarity (+) DC voltage (Vs) having the same magnitude as that of the sustain pulse is applied to the sustain electrode (Z), which is a common electrode, and a ground voltage (0 [V]) to the address electrode (X). Is applied. When the falling ramp waveform is applied, a setdown discharge is generated between the scan electrode Y and the sustain electrode Z. This set-down discharge eliminates excessive wall charges unnecessary for the address discharge among the wall charges generated during the setup period.

어드레스기간에는 부극성(-)의 스캔펄스(Scan)가 스캔전극(Y)들에 순차적으로 인가됨과 동시에 스캔펄스(Scan)에 동기되어 어드레스전극(X)들에 정극성(+)의 데이터(Data)가 인가된다. 스캔펄스(Scan)와 데이터(Data)의 전압차와 리셋기간에 생성된 벽전하로 인한 벽전압이 더해지면서 데이터(Data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 한편, 서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 서스테인펄스의 전압값과 같은 크기의 정극성(+)의 직류전압(Vs)이 공급된다.In the address period, a negative scan pulse Scan is sequentially applied to the scan electrodes Y, and at the same time, positive data (+) is applied to the address electrodes X in synchronization with the scan pulse Scan. Data) is applied. As the voltage difference between the scan pulse and the data and the wall voltage due to the wall charge generated in the reset period are added, an address discharge is generated in the cell to which the data is applied. In the cells selected by the address discharge, wall charges such that discharge can occur when the sustain voltage Vs is applied are formed. On the other hand, the sustain electrode Z is supplied with the positive DC voltage Vs having the same magnitude as the voltage value of the sustain pulse during the set down period and the address period.

서스테인기간에는 스캔전극(Y)들과 서스테인전극(Z)들에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인펄스(Susy, Susz)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(Susy, Susz)가 더해지면서 매 서스테인펄스(Susy, Susz)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인(유지)방전 즉, 표시방전이 일어나게 된다.In the sustain period, sustain pulses Sus and Susz having a sustain voltage Vs are applied to the scan electrodes Y and the sustain electrodes Z alternately. The cell selected by the address discharge has a sustain voltage between the scan electrode (Y) and the sustain electrode (Z) whenever the sustain pulse (Susy, Susz) is applied as the wall voltage and sustain pulses (Susy, Susz) are added. Discharge), that is, display discharge.

한편, 일본 특허공개공보 특개평(特開平) 제2001-135238호는 플라즈마 디스프레이 패널(PDP) 내에 봉입된 방전가스 중 크세논(Xe)의 함량을 5% 이상으로 증가시킴로써 종래의 저밀도 Xe 패널에 비하여 구동전압이 높지만 휘도를 더 높일 수 있는 플라즈마 디스플레이 패널을 개시하고 있다. 그런데 고밀도 Xe 패널은 Xe의 함량이 증가할수록 어드레스기간의 지터(Jitter)값이 증가하여 어드레스 방전이 불안정해지는 문제점이 있다.On the other hand, Japanese Patent Application Laid-Open No. 2001-135238 discloses that the xenon (Xe) content of the discharge gas enclosed in the plasma display panel (PDP) is increased to 5% or more to provide a conventional low density Xe panel. Compared to this, a plasma display panel having a higher driving voltage but higher luminance is disclosed. However, in the high density Xe panel, as the content of Xe increases, the jitter value of the address period increases, so that address discharge becomes unstable.

어드레스 방전이 불안정해지면 서스테인 기간에 서스테인 방전을 일으킬 셀이 선택되지 않거나, Xe의 함량을 증가시킴으로 인해서 높아진 구동전압에 의해 서스테인 기간에 서스테인 방전이 발생되지 않아야 할 셀이 선택되는 등의 오방전(miss writing)이 발생하게 된다.If the address discharge becomes unstable, the cell may not be selected in the sustain period, or the cell may not be selected in the sustain period due to the increased driving voltage due to the increase of Xe content. writing) occurs.

도 5a 내지 도 5d는 오방전이 발생될 수 있는 서브필드를 나타내는 도면이다.5A to 5D are diagrams illustrating subfields in which mis-discharge may occur.

도 5a 내지 도 5d를 참조하면, 플라즈마 디스플레이 패널의 표시품질을 떨어뜨리는 오방전은 한 프레임을 구성하는 다수의 서브필드들(SF) 중에서 이전 서브필드들(SF)에서는 방전이 발생되지 않다가 특정 계조값을 표현하기 위해 방전이 발생되는 서브필드들(SF)에서 발생된다. 이러한 특정 계조값을 표현하는 서브필드들(SF)은 "16"의 계조값을 표현하는 제 5 서브필드(SF4)와, "32"의 계조값을 표현하는 제 6 서브필드(SF5)와, "64"의 계조값을 표현하는 제 7 서브필드(SF6) 및 "128"의 계조값을 표현하는 제 8 서브필드(SF7)이다. Referring to FIGS. 5A to 5D, the misdischarge that degrades the display quality of the plasma display panel may not be discharged in the previous subfields SF among the plurality of subfields SF constituting one frame. It is generated in the subfields SF in which the discharge is generated to represent the gray scale value. The subfields SF expressing the specific grayscale value include the fifth subfield SF4 representing the grayscale value of "16", the sixth subfield SF5 representing the grayscale value of "32", The seventh subfield SF6 representing the grayscale value of "64" and the eighth subfield SF7 representing the grayscale value of "128".

이러한 특정 계조값들은 이전 서브필드들(SF)에서 방전이 발생되지 않아 프라이밍 전하가 없는 상태에서 어드레스 방전을 일으켜야 하므로 어드레스 방전이 불안정해지게 된다. 어드레스 방전이 불안정해지면 서스테인 기간에 서스테인 방전을 일으킬 셀의 선택이 안되는 현상이 발생하여 표시화상에서 흑점(Black noise)이 나타나 플라즈마 디스플레이 패널의 표시품질을 떨어뜨리는 문제가 있다. Since the specific grayscale values do not generate discharge in the previous subfields SF and thus need to generate an address discharge in a state where there is no priming charge, the address discharge becomes unstable. If the address discharge becomes unstable, a phenomenon in which a cell which causes sustain discharge cannot be selected in the sustain period occurs, and black noise appears in the display image, thereby degrading the display quality of the plasma display panel.

이러한 문제점을 해결하기 위해 플라즈마 디스플레이 패널의 구동전압을 높이면 어드레스 방전은 안정화 되지만 높아진 구동전압에 의해 서스테인 기간에 서스테인 방전이 발생되지 않아야 할 셀이 선택되고 이 선택된 셀들이 방전을 일으켜 플라즈마 디스플레이 패널의 표시품질을 떨어뜨리는 문제가 있다. In order to solve this problem, when the driving voltage of the plasma display panel is increased, the address discharge is stabilized, but the cell to which the sustain discharge is not generated in the sustain period is selected by the increased driving voltage, and the selected cells cause the discharge to display the plasma display panel. There is a problem of degrading quality.

따라서, 본 발명의 목적은 표시품질을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다. Accordingly, an object of the present invention is to provide a method for driving a plasma display panel which can improve display quality.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 다수의 스캔전극, 서스테인전극 및 어드레스전극이 형성되며 한 프레임기간을 다수의 서브필드들로 나누어 화상을 표시하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 한 프레임기간 내에 배치된 서브필드들 중에서 특정계조를 표현할 때 방전이 일어나지 않는 n-1 번째(단 n은 3 이상의 양의 정수) 서브필드와 방전이 일어나는 n 번째 서브필드 사이에 적어도 하나의 프라이밍 서브필드를 배치한다. In order to achieve the above object, a plasma display panel driving method according to an exemplary embodiment of the present invention includes a plurality of scan electrodes, a sustain electrode, and an address electrode formed thereon, and displays an image by dividing a frame period into a plurality of subfields. In the driving method of a display panel, n-1 th (where n is a positive integer greater than or equal to 3) subfields in which no discharge occurs when expressing a specific gray level among subfields arranged within the one frame period and nth where discharge occurs At least one priming subfield is disposed between the subfields.

삭제delete

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법의 상기 프라이밍 서브필드는 리셋 기간, 어드레스 기간 및 서스테인 기간으로 분할되어 구동되는 것을 특징으로 한다.The priming subfield of the plasma display panel driving method according to an exemplary embodiment of the present invention is divided into a reset period, an address period, and a sustain period.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 서스테인 기간의 서스테인 방전을 통해 상기 플라즈마 디스플레이 패널 내부에 프라이밍 벽전하를 생성하는 것을 특징으로 한다.A method of driving a plasma display panel according to an exemplary embodiment of the present invention is characterized in that priming wall charges are generated inside the plasma display panel through sustain discharge during the sustain period.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 프라이밍 서브필드의 상기 서스테인 기간이 "5"이하의 계조값을 표현하도록 설정되는 것을 특징으로 한다.The method of driving a plasma display panel according to an exemplary embodiment of the present invention is characterized in that the sustain period of the priming subfield is set to express a gray scale value of "5" or less.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 다수의 서브필드의 기간에 상기 다수의 스캔전극에 인가되는 스캔펄스가 상기 스캔전극에 순차적으로 인가되는 것을 특징으로 한다.The driving method of the plasma display panel according to an exemplary embodiment of the present invention is characterized in that scan pulses applied to the plurality of scan electrodes are sequentially applied to the scan electrodes in the period of the plurality of subfields.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 프라이밍 서브필드 기간에 상기 다수의 스캔전극에 인가되는 스캔펄스가 적어도 두개의 스캔전극에 동시에 인가되는 것을 특징으로 한다.The method of driving a plasma display panel according to an exemplary embodiment of the present invention is characterized in that scan pulses applied to the plurality of scan electrodes are simultaneously applied to at least two scan electrodes in the priming subfield period.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 프라이밍 서브필드 기간에 상기 다수의 스캔전극에 인가되는 스캔펄스가 상기 스캔전극 중 기수번째 스캔전극에 동시에 인가되고, 상기 기수번째 스캔전극들에 인가된 후 상기 스캔전극 중 우수번째 스캔전극에 동시에 인가되는 것을 특징으로 한다.In the method of driving a plasma display panel according to an exemplary embodiment of the present invention, scan pulses applied to the plurality of scan electrodes in the priming subfield period are simultaneously applied to the odd scan electrodes of the scan electrodes, and the odd scan electrodes. After being applied to, it is characterized in that it is applied simultaneously to the even-numbered scan electrode of the scan electrode.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 프라이밍 서브필드 기간에 상기 다수의 스캔전극에 인가되는 스캔펄스가 상기 다수의 스캔전극에 동시에 인가되는 것을 특징으로 한다.In the method of driving a plasma display panel according to an exemplary embodiment of the present invention, scan pulses applied to the plurality of scan electrodes in the priming subfield period are simultaneously applied to the plurality of scan electrodes.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법의 상기 한 프레임은 1/60초의 기간인 것을 특징으로 한다.The one frame of the method of driving a plasma display panel according to an embodiment of the present invention is characterized in that the period of 1/60 seconds.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법의 상기 한 프레임은 1/50초의 기간인 것을 특징으로 한다.The one frame of the plasma display panel driving method according to an embodiment of the present invention is characterized in that the period of 1/50 seconds.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will be apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 첨부된 도 6 내지 도 12를 참조하여 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 상세히 살펴보기로 한다.Hereinafter, a driving method of the plasma display panel according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 6 to 12.

도 6는 본 발명의 실시 예에 따른 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.6 is a perspective view illustrating a discharge cell structure of a three-electrode AC surface discharge plasma display panel according to an exemplary embodiment of the present invention.

도 6을 참조하면, 본 발명의 실시 예에 따른 3극 전류 교류 면방전형 플라즈마 디스플레이 패널의 방전셀은 상부기판(110)상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(118) 상에 형성되어진 어드레스전극(X)을 구비한다.Referring to FIG. 6, the discharge cells of the three-pole current alternating current surface discharge plasma display panel according to an exemplary embodiment of the present invention may include a scan electrode Y and a sustain electrode Z formed on the upper substrate 110, and a lower substrate. An address electrode X formed on 118 is provided.

스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(112Y, 112Z)과, 투명전극(112Y, 112Z)의 선폭보다 작은 선폭을 가지며 투명 전극의 일측 가장자리에 형성되는 금속버스전극(113Y, 113Z)을 포함한다. 투명전극(112Y, 112Z)의 재질로는 통상 인듐틴옥사이드(Indium-Tin-Oxide:ITO)가 이용된다. 금속버스전극(113Y, 113Z)의 재질로는 통상 크롬(Cr)등의 금속이 이용된다. 이러한 금속버스전극(113Y, 113Z)은 저항이 높은 투명전극(112Y, 112Z)에 의한 전압 강하를 줄이는 역할을 한다.Each of the scan electrode Y and the sustain electrode Z has a line width smaller than that of the transparent electrodes 112Y and 112Z and the transparent electrodes 112Y and 112Z, and the metal bus electrodes 113Y, which are formed at one edge of the transparent electrode, respectively. 113Z). Indium tin oxide (ITO) is generally used as a material of the transparent electrodes 112Y and 112Z. As a material of the metal bus electrodes 113Y and 113Z, a metal such as chromium (Cr) is usually used. The metal bus electrodes 113Y and 113Z serve to reduce voltage drop caused by the transparent electrodes 112Y and 112Z having high resistance.

스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(110)에는 상부 유전체층(114)과 보호막(116)이 적층된다. 상부 유전체층(114)에는 가스방전 이온화 (플라즈마) 방전시 발생된 하전입자(벽전하)들이 축적된다. 보호막(116)은 가스방전이온화(플라즈마) 방전시 발생된 하전입자들의 스퍼터링으로부터 상부 유전체층(114)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보하막(116)으로는 통상 산화마그네슘(MgO)이 이용된다. An upper dielectric layer 114 and a passivation layer 116 are stacked on the upper substrate 110 having the scan electrode Y and the sustain electrode Z side by side. In the upper dielectric layer 114, charged particles (wall charges) generated during gas discharge ionization (plasma) discharge are accumulated. The passivation layer 116 protects the upper dielectric layer 114 from sputtering of charged particles generated during gas discharge ionization (plasma) discharge and increases emission efficiency of secondary electrons. As the lower layer 116, magnesium oxide (MgO) is usually used.

어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 어드레스전극(X)이 형성된 하부기판(118) 상에는 하부 유전체층(122)과 격벽(124)이 형성된다. 하부 유전체층(122)과 격벽(124)의 표면에는 형광체층(126)이 형성된다. The address electrode X is formed in the direction crossing the scan electrode Y and the sustain electrode Z. The lower dielectric layer 122 and the partition wall 124 are formed on the lower substrate 118 on which the address electrode X is formed. The phosphor layer 126 is formed on the surfaces of the lower dielectric layer 122 and the partition wall 124.

격벽(124)은 어드레스전극(X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(126)은 가스방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B)중 어느 하나의 가시광을 발생하게 된다. 상부 및 하부 기판(110, 118)과 격벽(124) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스가 주입된다.The partition wall 124 is formed in parallel with the address electrode X to physically distinguish the discharge cells, and prevent the ultraviolet rays and the visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 126 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). An inert mixed gas such as He + Xe, Ne + Xe or He + Xe + Ne for discharging is injected into the discharge space provided between the upper and lower substrates 110 and 118 and the partition wall 124.

도 7은 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에 따른 프레임 구성도이다.7 is a frame diagram illustrating a method of driving a plasma display panel according to an exemplary embodiment of the present invention.

도 7을 참조하면, 본 발명의 실시 에에 따른 플라즈마 디스플레이 패널은 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 예를 들어, 265 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 한 프레임 기간(16.67ms)은 8개의 서브필드(Sub Field:SF)와 8개의 서브필드들(SF)의 사이에 형성되어 프라이밍 방전을 발생시키는 적어도 하나의 프라이밍 서브필드(Priming Sub Field:PSF)로 나누어 진다. 8개의 서브필드들(SF) 및 프라이밍 서브필드들(PSF) 각각은 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방젠셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 각 서브필드(SF)의 리셋 기간 및 어드레스 기간은 도 8에 도시된 바와 같이, 각 서브필드마다 동일한 반면에, 서스테인 기간 및 그 방전횟수는 각 서브필드에서 2n(단, n=0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 다수의 서브필드들(SF) 사이에 형성되는 프라이밍 서브필드들(PSF)의 리셋 기간, 어드레스 기간 및 서스테인 기간과 서스테인 방전횟수는 모두 동일하게 설정된다. 이와 같이 서스테인 기간이 각각 다른 서브필드들(SF)의 조합으로 계조를 구현할 수 있게 된다.Referring to FIG. 7, the plasma display panel according to an exemplary embodiment of the present invention is driven by dividing one frame into several subfields having different emission counts in order to realize gray levels of an image. For example, when a picture is to be displayed with 265 gray levels, one frame period (16.67 ms) corresponding to 1/60 second is between 8 subfields (SF) and 8 subfields (SF). It is divided into at least one priming subfield (PSF) that is formed in the to generate a priming discharge. Each of the eight subfields SF and the priming subfields PSF is further divided into a reset period for generating a discharge uniformly, an address period for selecting a Banggen cell, and a sustain period for implementing gray levels according to the number of discharges. . The reset period and the address period of each subfield SF are the same for each subfield, as shown in FIG. 8, while the sustain period and the number of discharges thereof are 2 n (where n = 0, 1 in each subfield). , 2, 3, 4, 5, 6, 7) is increased in proportion. The reset period, the address period, the sustain period, and the sustain discharge number of the priming subfields PSF formed between the plurality of subfields SF are all set equally. As such, gray scales can be implemented by combining subfields SF having different sustain periods.

이러한 ADS(Adress Display separated) 구동방법을 주로 이용하는 플라즈마 디스플레이 패널은, 고품위의 화질을 구현하기 위하여 고정세, 고휘도, 고명암비(High contrast ratio), 낮은 콘터노이즈(Contour noise) 등이 요구되고 있다. BACKGROUND ART A plasma display panel mainly using the ADS (Adress Display separated) driving method requires high definition, high brightness, high contrast ratio, low contour noise, and the like to realize high quality image quality.

이와 같은 플라즈마 디스플레이 패널의 ADS 구동방법은 어드레스 기간에 방전에 의해 선택되는 방전셀의 발광여부에 따라 선택적 소거(SE) 방식과 선택적 쓰기(SW) 방식으로 나뉜다.The ADS driving method of the plasma display panel is classified into a selective erase (SE) method and a selective write (SW) method according to whether or not the discharge cells are lighted by the discharge in the address period.

선택적 소거(SE) 방식의 구동방법은 리셋 기간에 전 화면을 라이팅 방전시킴으로써 턴-온(Turn-On) 시킨 후, 어드레스 기간에 방전셀들을 선택적으로 턴-오프(Turn-Off) 시킨다. 이어서, 서스테인 기간에는 어드레스 기간에 선택되지 않은 방전셀들을 서스테인(유지)방전 시킴으로써 화상을 표시하게 된다. 이러한 선택적 소거(SE) 방식은 각 프레임 또는 각 서브필드마다 비표시 기간인 전면 라이팅 기간에 전면이 켜지게 되므로 콘트라스트가 낮아지는 단점이 있어 활용도가 높지 못하다. In the selective erase (SE) driving method, the entire screen is turned on by writing and discharging the entire screen in the reset period, and then the discharge cells are selectively turned off in the address period. Subsequently, in the sustain period, an image is displayed by sustaining (holding) the discharge cells not selected in the address period. The selective erasing (SE) method has a disadvantage in that contrast is lowered because the front surface is turned on in the front lighting period, which is a non-display period for each frame or each subfield, and thus the utilization is not high.

선택적 쓰기(SW) 방식의 구동방법은 리셋 기간에서 전 화면을 턴-오프(Turn-Off) 시킨 후, 어드레스 기간에 서스테인 기간에 서스테인(유지)방전 시킬 방전셀들을 선택적으로 방전시켜 턴-온(Turn-On) 시킨다. 이어서, 서스테인 기간에는 어드레스 기간에 어드레스 방전에 의해 선택된 방전셀들을 서스테인(유지)방전 시킴으로써 화상을 표시하게 된다. 이러한 선택적 쓰기(SW) 방식은 서스테인 기간에 서스테인(유지)방전 시킬 셀들을 어드레스 기간에 선택적으로 턴-온(Turn-On) 시키는 방식으로 선택적 소거(SE) 방식에 비해 콘트라스트가 높은 장점이 있다. In the selective write (SW) driving method, all screens are turned off in a reset period, and then discharge cells are selectively discharged in a sustain period in an address period to turn on. Turn-On). Subsequently, in the sustain period, an image is displayed by sustaining (holding) the discharge cells selected by the address discharge in the address period. The selective write (SW) method has a higher contrast than the selective erase (SE) method by selectively turning-on cells to be sustained (sustained) in the sustain period in the sustain period.

도 9는 제 1 프라이밍 서브필드 및 제 5 서브필드 기간에 플라즈마 디스플레이 패널의 각 전극에 인가되는 파형을 나타내는 도면이다.9 is a diagram illustrating waveforms applied to respective electrodes of the plasma display panel in the first priming subfield and the fifth subfield period.

도 9를 참조하면, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 한 프레임을 다수의 서브필드(SF)와 프라이밍 서브필드(PSF)로 나누고, 이 다수의 서브필드(SF) 중 오방전이 발생될 수 있는 서브필드(SF)의 앞에 프라이밍 서브필드(PSF)를 배치시킨다.Referring to FIG. 9, a plasma display panel according to an embodiment of the present invention divides one frame into a plurality of subfields SF and a priming subfield PSF, and mis-discharge may be generated among the plurality of subfields SF. The priming subfield PSF is placed in front of the possible subfield SF.

각각의 서브필드(SF) 및 프라이밍 서브필드(PSF)는 다시 전화면을 초기화시키기 위한 리렛기간, 셀을 선택하기 위한 어드레스기간, 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다. 프라이밍 서브필드(PSF)는 한 프레임기간 내에 배치된 서브필드들 중에서 특정계조를 표현할 때 방전이 일어나지 않는 n-1 번째(단 n은 3 이상의 양의 정수) 서브필드와 방전이 일어나는 n 번째 서브필드 사이에 적어도 하나 이상 배치된다. Each subfield SF and priming subfield PSF are driven by being divided into a relet period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell. The priming subfield PSF is an n-1 th subfield (where n is a positive integer of 3 or more) in which no discharge occurs when expressing a specific gray scale among subfields arranged within one frame period, and the n th subfield in which discharge occurs. At least one is disposed between.

리셋기간은 스캔전극(Y)과 서스테인전극(Z)에 인가되는 파형에 따라 셋업(Set Up)기간과, 셋다운(Set Down)기간으로 나뉜다. 셋업기간에는 모든 스캔전극(Y)들에 상승 램프파형(Ramp-Up)이 동시에 인가된다. 셋업기간에 서스테인전극(Z)과 어드레스전극(X)에는 기저전압(GND)이 인가된다. 이 상승 램프파형에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 프라이밍방전이 일어나게 된다. 프라이밍방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다.The reset period is divided into a set up period and a set down period according to waveforms applied to the scan electrode Y and the sustain electrode Z. FIG. During the setup period, the rising ramp waveform Ramp-Up is applied to all the scan electrodes Y simultaneously. The ground voltage GND is applied to the sustain electrode Z and the address electrode X during the setup period. The rising ramp waveform causes a priming discharge to occur between the scan electrode (Y) and the address electrode (X) and between the scan electrode (Y) and the sustain electrode (Z) in the cells of the full screen. Due to the priming discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y.

셋다운기간에는 상승 램프파형이 공공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 기저전압(GND) 또는 부극성의 전압값까지 떨어지는 하강 램프파형(Ramp-Down)이 스캔전극(Y)들에 동시에 인가된다. 이와 동시에, 공통전극인 서스테인전극(Z)에는 서스테인펄스의 전압값과 같은 크기의 정극성(+)의 직류전압(Vs)이 인가되고, 어드레스전극(X)에는 기저전압(0[V])이 인가된다. 하강 램프파형이 인가될 때, 스캔전극(Y)과 서스테인전극(Z) 사이에 셋다운 방전이 일어나게 된다. 이 셋다운 방전은 셋업기간에 발생된 벽전하들 중에서 어드레스 방전에 불필요한 과도한 벽전하를 소거시키게 된다.In the set-down period, after the rising ramp waveform is applied to the public, the falling ramp waveform (Ramp-Down) begins to fall from the positive voltage lower than the peak voltage of the rising ramp waveform to the ground voltage (GND) or the negative voltage value. It is simultaneously applied to the scan electrodes (Y). At the same time, a positive polarity (+) DC voltage (Vs) having the same magnitude as that of the sustain pulse is applied to the sustain electrode (Z), which is a common electrode, and a ground voltage (0 [V]) to the address electrode (X). Is applied. When the falling ramp waveform is applied, a setdown discharge is generated between the scan electrode Y and the sustain electrode Z. This set-down discharge eliminates excessive wall charges unnecessary for the address discharge among the wall charges generated during the setup period.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 제 1 내지 제 8 서브필드(SF1∼SF8)의 어드레스기간에 도 10에 도시된 바와 같이, -Vy의 값을 가지는 부극성(-)의 스캔펄스(Scan)가 스캔전극(Y)들에 순차적으로 인가됨과 동시에 스캔펄스(Scan)에 동기되어 어드레스전극(X)들에 정극성(+)의 데이터(Data)가 인가된다. 스캔펄스(Scan)와 데이터(Data)의 전압차와 리셋기간에 생성된 벽전하로 인한 벽전압이 더해지면서 데이터(Data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 한편, 서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 서스테인펄스의 전압값과 같은 크기의 정극성(+)의 직류전압(Vs)이 공급된다.In the method of driving a plasma display panel according to an exemplary embodiment of the present invention, as shown in FIG. 10 in the address period of the first to eighth subfields SF1 to SF8, a negative polarity (−) having a value of −Vy is shown. The scan pulse Scan is sequentially applied to the scan electrodes Y, and at the same time, positive data (+) is applied to the address electrodes X in synchronization with the scan pulse Scan. As the voltage difference between the scan pulse and the data and the wall voltage due to the wall charge generated in the reset period are added, an address discharge is generated in the cell to which the data is applied. In the cells selected by the address discharge, wall charges such that discharge can occur when the sustain voltage Vs is applied are formed. On the other hand, the sustain electrode Z is supplied with the positive DC voltage Vs having the same magnitude as the voltage value of the sustain pulse during the set down period and the address period.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 제 1 및 제 2 프라이밍 서브필드(PSF1, PSF2)의 어드레스 기간에 도 11에 도시된 바와 같이, -Vy의 값을 가지는 부극성(-)의 스캔펄스(Scan)가 기수번째 스캔전극(Y)들에 동시에 인가되고, 기수번째 스캔전극(Y)들에 동시에 인가된 후 우수번째 스캔전극(Y)들에 동시에 인가된다. 이러한 기수 및 우수번째 스캔전극(Y)들에 -Vy의 값을 가지는 부극성(-)의 스캔펄스(Scan)가 인가됨과 동시에 스캔펄스(Scan)에 동기되어 어드레스전극(X)들에 정극성(+)의 데이터(Data)가 인가된다. In the method of driving a plasma display panel according to an exemplary embodiment of the present invention, as shown in FIG. 11 in the address periods of the first and second priming subfields PSF1 and PSF2, a negative polarity (−) having a value of −Vy is shown. Scan pulses of are simultaneously applied to the odd scan electrodes (Y), are simultaneously applied to the odd scan electrodes (Y) and then applied to the even scan electrodes (Y) at the same time. A negative scan pulse Scan having a value of -Vy is applied to the odd and even scan electrodes Y, and a positive polarity is applied to the address electrodes X in synchronization with the scan pulse Scan. Positive data is applied.

스캔펄스(Scan)와 데이터(Data)의 전압차와 리셋기간에 생성된 벽전하로 인한 벽전압이 더해지면서 데이터(Data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 한편, 서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 서스테인펄스의 전압값과 같은 크기의 정극성(+)의 직류전압(Vs)이 공급된다.As the voltage difference between the scan pulse and the data and the wall voltage due to the wall charge generated in the reset period are added, an address discharge is generated in the cell to which the data is applied. In the cells selected by the address discharge, wall charges such that discharge can occur when the sustain voltage Vs is applied are formed. On the other hand, the sustain electrode Z is supplied with the positive DC voltage Vs having the same magnitude as the voltage value of the sustain pulse during the set down period and the address period.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 전술한 제 1 및 제 2 프라이밍 서브필드(PSF1, PSF2)의 어드레스 기간에 스캔전극(Y)에 인가되는 스캔펄스(Scan)를 도 12에 도시된 바와 같이, 모든 스캔전극(Y)들에 동시에 인가할 수 있다. 모든 스캔전극(Y)들에 -Vy의 값을 가지는 부극성(-)의 스캔펄스(Scan)가 인가됨과 동시에 스캔펄스(Scan)에 동기되어 어드레스전극(X)들에 정극성(+)의 데이터(Data)가 인가된다. 스캔펄스(Scan)와 데이터(Data)의 전압차와 리셋기간에 생성된 벽전하로 인한 벽전압이 더해지면서 데이터(Data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 한편, 서스테인전극(Z)에는 셋다운기간과 어드레스기간 동안에 서스테인펄스의 전압값과 같은 크기의 정극성(+)의 직류전압(Vs)이 공급된다.In the method of driving a plasma display panel according to an exemplary embodiment of the present invention, a scan pulse applied to the scan electrode Y in the address periods of the first and second priming subfields PSF1 and PSF2 described above is illustrated in FIG. 12. As shown, it can be applied to all the scan electrodes (Y) at the same time. A negative scan pulse (-) having a value of -Vy is applied to all the scan electrodes (Y) and at the same time, the positive electrode (+) is applied to the address electrodes (X) in synchronization with the scan pulse (Scan). Data is applied. As the voltage difference between the scan pulse and the data and the wall voltage due to the wall charge generated in the reset period are added, an address discharge is generated in the cell to which the data is applied. In the cells selected by the address discharge, wall charges such that discharge can occur when the sustain voltage Vs is applied are formed. On the other hand, the sustain electrode Z is supplied with the positive DC voltage Vs having the same magnitude as the voltage value of the sustain pulse during the set down period and the address period.

서스테인기간에는 스캔전극(Y)들과 서스테인전극(Z)들에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인펄스(Susy, Susz)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(Susy, Susz)가 더해지면서 매 서스테인펄스(Susy, Susz)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인(유지)방전 즉, 표시방전이 일어나게 된다.In the sustain period, sustain pulses Sus and Susz having a sustain voltage Vs are applied to the scan electrodes Y and the sustain electrodes Z alternately. The cell selected by the address discharge has a sustain voltage between the scan electrode (Y) and the sustain electrode (Z) whenever the sustain pulse (Susy, Susz) is applied as the wall voltage and sustain pulses (Susy, Susz) are added. Discharge), that is, display discharge.

제 1 내지 제 8 서브필드들(SF)은 각각의 서브필드(SF)의 계조값에 따라 서스테인 기간에 스캔전극(Y)과 서스테인전극(Z)에 인가되는 서스테인(유지) 펄스(Susy, Susz)의 수가 다르지만 프라이밍 서브필드들(PSF)은 서스테인 기간에 인가되는 서스테인 펄스(Susy, Susz)의 수가 같게 설정된다. The first to eighth subfields SF are sustain (sustain) pulses Sus and Susz applied to the scan electrode Y and the sustain electrode Z in the sustain period according to the gray value of each subfield SF. ), The priming subfields PSF are set equal to the number of sustain pulses Susy and Susz that are applied in the sustain period.

이러한 프라이밍 서브필드들(PSF)의 서스테인 기간에 인가되는 서스테인 펄스(Susy, Susz)의 수는 1∼5의 계조를 표현하도록 설정된다. 프라이밍 서브필드(PSF)의 서스테인 기간에 인가되는 서스테인 펄스(Susy, Susz)가 1∼5의 계조를 표현하도록 설정되는 것은 프라이밍 서브필드(PSF) 다음에 위치하는 서브필드(SF)의 어드레스 기간 중 오방전을 방지하도록 프라이밍 벽전하를 형성하기 위함이다. 또한, 프라이밍 서브필드(PSF) 다음에 위치하는 서브필드(SF)의 계조에 영향을 미치지 않게하기 위해 저계조인 1∼5의 계조를 표현하도록 설정된다.The number of sustain pulses Susy and Susz applied to the sustain periods of the priming subfields PSF is set to represent gray levels of 1 to 5. The sustain pulses Susy and Susz applied in the sustain period of the priming subfield PSF are set to express gray scales of 1 to 5 of the address periods of the subfield SF located after the priming subfield PSF. This is to form a priming wall charge to prevent erroneous discharge. Further, in order not to affect the gradation of the subfield SF located after the priming subfield PSF, the gradation of the low gradation 1 to 5 is set.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 프라이밍 서브필드(PSF)를 오방전이 발생할 수 있는 서브필드(SF) 앞에 배치시킨다. 이러한 오방전은 한 프레임을 구성하는 다수의 서브필드들(SF) 중에서 이전 서브필드들(SF)에서는 방전이 발생되지 않다가 특정 계조값을 표현하기 위해 방전이 발생되는 서브필드들(SF)에서 발생된다. 이러한 특정 계조값을 표현하는 서브필드들(SF)은 "16"의 계조값을 표현하는 제 5 서브필드(SF4)와, "32"의 계조값을 표현하는 제 6 서브필드(SF5)와, "64"의 계조값을 표현하는 제 7 서브필드(SF6) 및 "128"의 계조값을 표현하는 제 8 서브필드(SF7)이다. In the method of driving a plasma display panel according to an exemplary embodiment of the present invention, the priming subfield PSF is disposed in front of the subfield SF in which mis-discharge may occur. In this mis-discharge, the discharge is not generated in the previous subfields SF among the plurality of subfields SF constituting one frame, but in the subfields SF where the discharge is generated to express a specific gray scale value. Is generated. The subfields SF expressing the specific grayscale value include the fifth subfield SF4 representing the grayscale value of "16", the sixth subfield SF5 representing the grayscale value of "32", The seventh subfield SF6 representing the grayscale value of "64" and the eighth subfield SF7 representing the grayscale value of "128".

이러한 특정 계조값들은 이전 서브필드들(SF)에서 방전이 발생되지 않아 프라이밍 전하가 없는 상태에서 어드레스 기간에 어드레스 방전을 일으켜야 하므로 어드레스 방전이 불안정해지게 된다. Since the specific grayscale values do not generate discharge in the previous subfields SF and thus need to generate an address discharge in the address period in the absence of the priming charge, the address discharge becomes unstable.

본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 오방전이 발생할 수 있는 서브필드(SF)인 제 5 서브필드(SF5) 또는 제 7 서브필드(SF7)앞에 제 1 프라이밍 서브필드(PSF1) 및 제 2 프라이밍 서브필드(PSF2)를 배치시켜 이러한 프라이밍 서브필드들(PSF) 기간의 프라이밍 방전을 통해 프라이밍 벽전하를 형성하여 제 5 서브필드(SF5) 및 제 7 서브필드(SF7)의 어드레스 기간 중 어드레스 방전을 안정화 시킬 수 있다. According to an embodiment of the present invention, a driving method of a plasma display panel includes a first priming subfield PSF1 in front of a fifth subfield SF5 or a seventh subfield SF7 which is a subfield SF in which misdischarge may occur. The second priming subfield PSF2 is disposed to form priming wall charges through the priming discharges during the priming subfields PSF, and thus, during the address periods of the fifth subfield SF5 and the seventh subfield SF7. Address discharge can be stabilized.

전술에서는 프라이밍 서브필드(PSF)가 제 5 및 제 7 서브필드(SF5, SF7) 앞에 배치되는 것으로 설명되었으나, 제 5 및 제 7 서브필드(SF5, SF7) 뿐만아니라 오방전이 발생될 수 있는 서브필드(SF) 앞에 하나의 프라이밍 서브필드(PSF)가 배치될 수 도 있고, 오방전이 발생될 수 있는 모든 서브필드(SF) 앞에 다수의 프라이밍 서브필드들(PSF)이 배치될 수 도 있다.Although the priming subfield PSF has been described as being disposed before the fifth and seventh subfields SF5 and SF7, not only the fifth and seventh subfields SF5 and SF7 but also a subfield in which an erroneous discharge may occur. One priming subfield PSF may be disposed in front of the SF, or a plurality of priming subfields PSF may be disposed in front of all subfields SF in which an erroneous discharge may occur.

전술한 일반적인 플라즈마 디스플레이 패널의 구동방법에서는 어드레스 기간 중 어드레스 방전을 안정화 시키기 위해 구동전압을 높여야 했지만 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 한 프레임의 기간 중 적어도 하나의 프라이밍 서브필드(PSF)를 배치시켜 구동전압의 상승없이도 어드레스 기간 중 어드레스 방전을 안정화 시킬 수 있다. 그리고 휘도를 높여 표시품질 향시키기 위해 Xe의 함량을 5%이상 증가시킨 플라즈마 디스플레이 패널에도 Xe의 함량을 증가시킴으로 인해서 높아진 구동전압에 의해 발생될 수 있는 오방전을 방지하여 플라즈마 디스플레이 패널의 표시품질을 향상시킬 수 있다.In the above-described driving method of the plasma display panel, the driving voltage has to be increased to stabilize the address discharge during the address period. However, the driving method of the plasma display panel according to the embodiment of the present invention includes at least one priming subfield of the frame period. By disposing the PSF, the address discharge can be stabilized during the address period without raising the driving voltage. In addition, the plasma display panel, which has increased the Xe content by 5% or more, to improve the display quality by increasing the brightness, prevents misdischarges caused by the increased driving voltage, thereby improving the display quality of the plasma display panel. Can be improved.

전술에서는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 한 프레임을 1/60초에 해당하는 기간기간(16.67ms)으로 설정하고, 이 한 프레임을 8개의 서브필드로 나누어 256 계조로 화상을 표시하는 방법으로 설명하였으나 한 프레임을 1/50초에 해당하는 기간기간(20ms)으로 설정하는 구동방법에서도 적용할 수 있다. 또한, 한 프레임을 8개 이상의 서브필드로 분할하는 구동방법에서도 적용할 수 있다. 그리고 계조표현을 256 계조보다 낮거나 높게하는 구동방법에서도 적용할 수 있다.In the above-described method of driving a plasma display panel according to an embodiment of the present invention, one frame is set to a period (16.67 ms) corresponding to 1/60 second, and the one frame is divided into eight subfields and the image is divided into 256 gray levels. Although the method is described as a method of displaying, the present invention can also be applied to a driving method for setting one frame to a period of 20 ms corresponding to 1/50 second. The present invention can also be applied to a driving method for dividing one frame into eight or more subfields. The present invention can also be applied to a driving method in which the gradation expression is lower or higher than 256 gradations.

상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 특정계조의 표현시 이전 서브필드 즉, n-1 번째(단 n은 3 이상의 양의 정수) 서브필드의 방전없이 방전이 일어나는 n 번째 서브필드 앞에 프라이밍 서브필드를 배치시켜 n 번째 서브필드가 개시되기 전에 셀 내에 프라이밍 벽전하를 생성하여 서브필드(SF)의 어드레스 방전을 안정화시켜 오방전을 방지할 수 있으며, 그 결과 플라즈마 디스플레이 패널의 표시품질을 향상시킬 수 있다. As described above, the driving method of the plasma display panel according to the embodiment of the present invention is to discharge without discharging the previous subfield, i.e., the n-th (where n is a positive integer greater than or equal to 3) when expressing a specific gradation. The priming subfield may be placed in front of the nth subfield to occur to generate priming wall charges in the cell before the nth subfield is started, thereby stabilizing address discharge of the subfield SF, thereby preventing mis-discharge. The display quality of the display panel can be improved.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 일반적인 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.1 is a perspective view showing a discharge cell structure of a typical three-electrode AC surface discharge type plasma display panel.

도 2는 일반적인 플라즈마 디스플레이 패널의 구동방법에 따른 프레임 구성도이다.2 is a frame diagram illustrating a driving method of a general plasma display panel.

도 3은 도 2에 도시된 프레임 구성도에 따라 각 서브필드에 인가되는 파형을 나타내는 도면이다.FIG. 3 is a diagram illustrating waveforms applied to each subfield according to the frame diagram shown in FIG. 2.

도 4는 도 2에 도시된 프레임 구성도에서 제 4 서브필드 기간에 플라즈마 디스플레이 패널의 각 전극에 인가되는 파형을 나타내는 도면이다.FIG. 4 is a diagram illustrating waveforms applied to respective electrodes of the plasma display panel in the fourth subfield period in the frame diagram shown in FIG. 2.

도 5a 내지 도 5d는 오방전이 발생될 수 있는 서브필드를 나타내는 도면이다.5A to 5D are diagrams illustrating subfields in which mis-discharge may occur.

도 6는 본 발명의 실시 예에 따른 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.6 is a perspective view illustrating a discharge cell structure of a three-electrode AC surface discharge plasma display panel according to an exemplary embodiment of the present invention.

도 7은 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에 따른 프레임 구성도이다.7 is a frame diagram illustrating a method of driving a plasma display panel according to an exemplary embodiment of the present invention.

도 8은 도 7에 도시된 프레임 구성도에 따라 각 서브필드에 인가되는 파형을 나타내는 도면이다.FIG. 8 is a diagram illustrating waveforms applied to each subfield according to the frame diagram shown in FIG. 7.

도 9는 제 1 프라이밍 서브필드 및 제 5 서브필드 기간에 플라즈마 디스플레이 패널의 각 전극에 인가되는 파형을 나타내는 도면이다.9 is a diagram illustrating waveforms applied to respective electrodes of the plasma display panel in the first priming subfield and the fifth subfield period.

도 10은 일반적인 서브필드의 어드레스 기간에 스캔전극에 인가되는 스캔펄스를 나타내는 도면이다.FIG. 10 is a diagram illustrating a scan pulse applied to a scan electrode in an address period of a general subfield.

도 11 및 도 12은 프라이밍 서브필드의 어드레스 기간에 스캔전극에 인가되는 스캔펄스를 나타내는 도면이다.11 and 12 illustrate scan pulses applied to a scan electrode in an address period of a priming subfield.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10,110 : 상부기판 18,118 : 하부기판 10,110: Upper board 18,118: Lower board

Y : 스캔전극 Z : 서스테인전극Y: scan electrode Z: sustain electrode

X : 어드레스전극 12Y,12Z,112Y,112Z : 투명전극X: address electrode 12Y, 12Z, 112Y, 112Z: transparent electrode

13Y,13Z,113Y,113Z : 금속버스전극 14,114 : 상부 유전체층13Y, 13Z, 113Y, 113Z: metal bus electrode 14, 114: upper dielectric layer

16,116 : 보호막 22,122 : 하부 유전체층16,116: protective film 22,122: lower dielectric layer

24,124 : 격벽 26,126 : 형광체층24,124: partition 26,126: phosphor layer

SF : 서브필드 PSF : 프라이밍 서브필드SF: subfield PSF: priming subfield

Claims (11)

다수의 스캔전극, 서스테인전극 및 어드레스전극이 형성되며 한 프레임기간을 다수의 서브필드들로 나누어 화상을 표시하는 플라즈마 디스플레이 패널의 구동방법에 있어서,A method of driving a plasma display panel in which a plurality of scan electrodes, a sustain electrode and an address electrode are formed, and a frame period is divided into a plurality of subfields to display an image. 상기 한 프레임기간 내에 배치된 서브필드들 중에서 특정계조를 표현할 때 방전이 일어나지 않는 n-1 번째(단 n은 3 이상의 양의 정수) 서브필드와 방전이 일어나는 n 번째 서브필드 사이에 적어도 하나의 프라이밍 서브필드를 배치하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.At least one priming between the n-1 th subfield (where n is a positive integer of 3 or more) and the n th subfield in which discharge occurs when expressing a specific gradation among subfields arranged within the one frame period. A method of driving a plasma display panel, comprising subfields. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 프라이밍 서브필드는 리셋 기간, 어드레스 기간 및 서스테인 기간으로 분할되어 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the priming subfield is driven by being divided into a reset period, an address period, and a sustain period. 제 3 항에 있어서,The method of claim 3, wherein 상기 서스테인 기간의 서스테인 방전을 통해 상기 플라즈마 디스플레이 패널 내부에 프라이밍 벽전하를 생성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And priming wall charges are generated in the plasma display panel through the sustain discharge during the sustain period. 제 4 항에 있어서,The method of claim 4, wherein 상기 프라이밍 서브필드의 상기 서스테인 기간은 "5"이하의 계조값을 표현하도록 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the sustain period of the priming subfield is set to express a gray scale value of " 5 " or less. 제 1 항에 있어서,The method of claim 1, 상기 다수의 서브필드의 기간에 상기 다수의 스캔전극에 인가되는 스캔펄스는 상기 스캔전극에 순차적으로 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a scan pulse applied to the plurality of scan electrodes in the period of the plurality of subfields is sequentially applied to the scan electrodes. 제 1 항에 있어서,The method of claim 1, 상기 프라이밍 서브필드 기간에 상기 다수의 스캔전극에 인가되는 스캔펄스는 적어도 두개의 스캔전극에 동시에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a scan pulse applied to the plurality of scan electrodes in the priming subfield period is simultaneously applied to at least two scan electrodes. 제 7 항에 있어서,The method of claim 7, wherein 상기 프라이밍 서브필드 기간에 상기 다수의 스캔전극에 인가되는 스캔펄스는 상기 스캔전극 중 기수번째 스캔전극에 동시에 인가되고, 상기 기수번째 스캔전극들에 인가된 후 상기 스캔전극 중 우수번째 스캔전극에 동시에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.Scan pulses applied to the plurality of scan electrodes in the priming subfield period are simultaneously applied to the odd scan electrodes of the scan electrodes, and simultaneously applied to the even scan scan electrodes of the scan electrodes after being applied to the odd scan electrodes. A method of driving a plasma display panel, characterized in that applied. 제 7 항에 있어서,The method of claim 7, wherein 상기 프라이밍 서브필드 기간에 상기 다수의 스캔전극에 인가되는 스캔펄스는 상기 다수의 스캔전극에 동시에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a scan pulse applied to the plurality of scan electrodes in the priming subfield period is simultaneously applied to the plurality of scan electrodes. 제 1 항에 있어서,The method of claim 1, 상기 한 프레임은 1/60초의 기간인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And said one frame is a period of 1/60 second. 제 1 항에 있어서,The method of claim 1, 상기 한 프레임은 1/50초의 기간인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And said one frame is a period of 1/50 second.
KR10-2003-0054601A 2003-08-07 2003-08-07 Method for driving plasma display panel KR100511794B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0054601A KR100511794B1 (en) 2003-08-07 2003-08-07 Method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0054601A KR100511794B1 (en) 2003-08-07 2003-08-07 Method for driving plasma display panel

Publications (2)

Publication Number Publication Date
KR20050015666A KR20050015666A (en) 2005-02-21
KR100511794B1 true KR100511794B1 (en) 2005-09-05

Family

ID=37226429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0054601A KR100511794B1 (en) 2003-08-07 2003-08-07 Method for driving plasma display panel

Country Status (1)

Country Link
KR (1) KR100511794B1 (en)

Also Published As

Publication number Publication date
KR20050015666A (en) 2005-02-21

Similar Documents

Publication Publication Date Title
US7508359B2 (en) Method of driving a plasma display panel
KR100604275B1 (en) Method of driving plasma display panel
KR100524310B1 (en) Method of Driving Plasma Display Panel
KR100524309B1 (en) Driving method of plasma display panel
EP1484739A2 (en) Method for driving a three-electrode plasma display panel with application of DC voltage to address electrodes during the sustain period
US20050162350A1 (en) Method of driving a plasma display panel
KR100489276B1 (en) Driving method of plasma display panel
KR100551124B1 (en) Driving method of plasma display panel
KR100352979B1 (en) Method of Driving Plasma Display Panel in High Speed
KR100647776B1 (en) Driving method of plasma display panel
KR100511794B1 (en) Method for driving plasma display panel
KR100373528B1 (en) Method of Driving Plasma Display Panel in High Speed
KR100553934B1 (en) Method for driving plasma display panel
KR100488456B1 (en) Driving method of plasma display panel
KR100480470B1 (en) Driving method of plasma display panel
KR100492184B1 (en) Method of driving plasma display panel
KR100528694B1 (en) Method of driving plasma display panel
KR100493621B1 (en) Method of driving plasma display panel
KR100801476B1 (en) Driving method for plasma display panel and plasma display panel of using this method
KR100553931B1 (en) Method for Driving Plasma Display panel
JP2004302480A (en) Method and apparatus for driving plasma display
KR20060022594A (en) Driving method for plasma display panel
KR20040058547A (en) Method of driving plasma display panel
KR20080055235A (en) Plasma display apparatus and the mathod of the apparatus
KR20040069441A (en) Driving method of plasma display panel using selective erasing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee