KR100511468B1 - 반도체소자의 표면가공을 행하는 플라즈마처리방법 - Google Patents

반도체소자의 표면가공을 행하는 플라즈마처리방법 Download PDF

Info

Publication number
KR100511468B1
KR100511468B1 KR10-2001-0010446A KR20010010446A KR100511468B1 KR 100511468 B1 KR100511468 B1 KR 100511468B1 KR 20010010446 A KR20010010446 A KR 20010010446A KR 100511468 B1 KR100511468 B1 KR 100511468B1
Authority
KR
South Korea
Prior art keywords
plasma
vacuum vessel
silicon
aluminum
oxide film
Prior art date
Application number
KR10-2001-0010446A
Other languages
English (en)
Other versions
KR20010112055A (ko
Inventor
아라세다카오
요시가이모토히코
사이토고
사카구치마사미치
이시무라히로아키
시모무라다카히로
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR20010112055A publication Critical patent/KR20010112055A/ko
Application granted granted Critical
Publication of KR100511468B1 publication Critical patent/KR100511468B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/022—Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 질화막을 가지는 시료의 가공에 있어서 이방성의 치수 정밀도가 좋은 가공이나, 밑바탕 실리콘 산화막의 선택성이 우수한 플라즈마처리방법을 제공하는 것이다.
이를 위하여 본 발명에서는 플라즈마 에칭가공실에 있어서 불소원소를 포함하지 않은 염소가스와 알루미늄의 혼합분위기를 플라즈마화하여, 그 플라즈마를 사용하여 실리콘 질화막을 가지는 시료를 에칭처리한다.

Description

반도체소자의 표면가공을 행하는 플라즈마처리방법{PLASMA PROCESSING METHOD FOR WORKING THE SURFACE OF SEMICONDUCTOR DEVICES}
본 발명은 반도체소자의 표면가공을 행하는 플라즈마처리방법에 관한 것으로, 특히 실리콘 질화막의 에칭에 적합한 플라즈마처리방법에 관한 것이다.
반도체소자의 가공에는 플라즈마를 이용한 방법이 널리 사용되고 있다. 종래, 실리콘 질화막을 에칭하는 플라즈마로서는 미국 특허제5,756,402호에 개시되어 있는 바와 같이 불소원소를 포함하는 가스를 주성분으로 하여 수소원소를 포함하는 가스 및 산소원소를 포함하는 가스를 혼합한 가스의 플라즈마가 이용되고 있었다.
최근, 반도체소자의 고집적화에 따라 미세화가 필요하게 되었다. 이 때문에 MOS(metal 0xide Semiconductor)소자의 게이트 채널길이에 영향을 미치는 LDD(Lightly Doped, Drain, 이하 「LDD」라 약칭함) SPACER 에칭의 치수 정밀도가 중요하게 되었다. 또한 최근에는 반도체소자의 고집적화에 따라 SAC(Self Alignment Contact)기술을 적용하기 때문에, 이 LDD SPACER 을 실리콘 질화막으로 형성하는 방법이 사용되고 있다. 따라서 LDD SPACER 에칭 시에는 이방성에 치수 정밀도가 좋고, 또한 밑바탕인 실리콘 산화막과 선택성이 높은 에칭기술이 요구된다.
종래기술인 플루오르원소를 포함하는 가스를 주성분으로 하여 상기 실리콘 질화막을 에칭한 경우의 시료의 단면을 도 8에 나타낸다. 초기상태는 도 1a에 나타내는 바와 같이 반도체 기판(101)상에 실리콘 산화막인 게이트 산화막(102), 다결정 실리콘인 게이트 전극(104), 게이트 전극(104)의 마스크(106), 실리콘 산화막인 게이트 피복절연막(103)을 형성한 후, 그 위에 실리콘 질화막(105)이 형성되어 있다. 플루오르원소를 포함하는 가스를 에칭가스로서 사용한 경우에는 실리콘 질화막의 실리콘 산화막에 대한 선택비를 크게 할 수는 있으나, 도 8에 나타내는 바와 같이 등방성이 강해져 실리콘 질화막(105)에 사이드 에칭이 발생하여 게이트 전극(104) 측면의 실리콘 질화막이 가늘어져 치수 가공 정밀도가 나빠진다.
본 발명의 목적은 이들 과제를 해결하여 밑바탕 실리콘 산화막과의 선택비를 크게 함과 동시에 실리콘 질화막의 치수가공 정밀도를 향상시킬 수 있는 플라즈마처리방법을 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명의 일 실시형태에 있어서는 플루오르(또는 불소)원소를 함유하지 않은 염소가스와 같은 할로겐화원소로 에칭함으로써 실리콘 질화막의 등방적인 에칭을 방지하여 실리콘 산화막의 에칭속도를 억제하기 위하여 알루미늄을 혼합한 플라즈마로 처리한다.
이하, 본 발명의 일 실시예를 도 1 내지 도 5에 의하여 설명한다.
도 2는 본 발명을 적용하는 플라즈마처리장치의 플라즈마생성부의 상세를 예시한 도면이다. 본 실시예는 플라즈마를 생성하는 수단으로서 UHF파와 자계를 이용한 예이다. UHF파 전원(201)으로부터 동축 케이블(202), 안테나(203)와 UHF 파 투과창(예를 들면 석영평판)(204)을 거쳐 진공용기(210)에 UHF 파가 도입된다. 진공용기(210)의 안 둘레는 석영 또는 알루미나의 원통(211)으로 덮고, 진공용기 (210)의 바깥 둘레에는 진공용기(210)내에 자장을 형성하는 솔레노이드코일(205)이 설치되어 있으며, 자장과 UHF파의 상승작용을 이용하여 플라즈마(206)를 발생시키는 구조로 되어 있다. 지름 200mm의 시료(207)는 시료대(208)상에 배치되어 직류전원(213)에 의해 인가된 직류전압에 의하여 유전막(209)을 거쳐 시료대(208)에 상기 시료(207)를 정전흡착하고 있다. 시료대(208)에는 연속적 또는 주기적으로 온, 오프할 수 있는 고주파 전원(212)과 시료대(208) 온도조정을 위한 냉매온도 제어기(215)가 접속되어 있다. 또 진공용기(210)내의 플라즈마(206)에 노출되는 일부분 또는 전면에 알루미늄을 주성분으로 하는 링을 배치한다. 이 경우는 플라즈마에 전위를 부여하기 위한 어스전극을 겸하여 시료대(208)의 측면 바깥 둘레에 대향하여 순도가 높은 알루미늄링(214)이 설치되어 있다.
상기한 에칭장치를 사용하여 진공용기(210)내에 염소가스를 도입하여 진공용기(210)내에 플라즈마(206)를 발생시킴으로써 플라즈마중의 염소래디컬 및 염소이온과 알루미늄링(214)이 반응하여 AlxCly의 반응 생성물이 되어 플라즈마중에 알루미늄성분이 공급된다. 이 때 링(214)을 어스로 하고 있으므로, 플라즈마와의 사이에 이온시스를 할 수 있어 플라즈마중의 이온을 끌어 들이는 작용이 있으므로, 플라즈마중의 활성종과 또 다른 반응을 촉진할 수 있다. 이 염소성분과 알루미늄성분이 혼합된 플라즈마를 사용하여 실리콘 질화막을 에칭한 바, 실리콘 산화막에 대한 실리콘 질화막의 선택비(즉, 실리콘 질화막/실리콘 산화막)를 크게 한 상태에서 실리콘 질화막의 수직방향의 이방성 에칭이 가능한 것을 알 수 있었다.
도 1a 내지 도 1b는 가공형상을 조사한 예를 나타낸다. 도 1a에 나타내는 지름 200mm의 반도체 기판(101)상에 게이트 산화막(102), 게이트전극(104), 마스크 (106), 실리콘 산화막인 게이트 피복절연막(103)을 형성한 후, 그 위에 실리콘 질화막(105)이 형성되어 있는 시료를, 염소가스 50 내지 500㎖/분, 처리압력 0.5 내지 50.0 Pa, UHF파의 전력은 300 내지 800W, 고주파 전원(212)의 전력은 20 내지 100W이고 상기 염소가스유량, 상기 처리압력, 상기 고주파 전력을 적정화하여 처리하면, 도 1b에 나타내는 바와 같이 전극(104)측면의 실리콘 질화막이 가늘어지지 않는(t, t1치수의 차가 없는, 또는 차가 적은) 이방성 가공을 할 수 있다.
본 실시예와 같이 염소가스를 진공용기(210)에 도입하여 진공용기(210)내에 알루미늄성분을 공급함으로써 실리콘 산화막에 대한 실리콘 질화막의 선택비를 높게 하고, 실리콘 질화막을 게이트 전극 측면의 실리콘 질화막이 가늘어지지 않게 이방성 에칭이 가능하게 되어 실리콘 산화막의 치수 가공정밀도를 향상시킬 수 있다. 또한 처리압력과 고주파 전력의 조정에 의해 실리콘 산화막에 대한 실리콘 질화막의 선택비를 임의로 조정할 수 있다.
도 3은 진공용기(210)내에 염소가스 플라즈마를 발생시킨 상태에서 링(214)의 유무상태로 고주파 전력을 변화시켜 조사한 예를 나타낸다. 본 실시예에 있어서의 염소가스유량은 170 ㎖/분, 처리압력은 3.0 Pa, UHF파의 전력은 500W이다. 도 3에 있어서 링(214)이 없는 상태의 실리콘 질화막의 에칭속도를 곡선 3a로 나타내고, 실리콘 산화막의 에칭속도를 곡선 3b로 나타낸다. 링(214)을 설치한 상태의 실리콘 질화막의 에칭속도는 곡선 3c, 실리콘 산화막의 에칭속도를 곡선 3d로 나타낸다. 이 결과에 의하면, 진공용기(210)내에 알루미늄성분이 공급되면 실리콘 질화막의 에칭속도비는 거의 변화하지 않으나, 실리콘 산화막의 에칭속도를 저하시키는 효과가 있다.
이것은 실리콘 질화막과 알루미늄의 반응성생물의 반응에 의한 반응생성물보다도 실리콘 산화막과 알루미늄의 반응성생물의 반응에 의한 반응생성물의 쪽이 증발하기 어렵기 때문에 실리콘 산화막 상에 알루미늄을 포함하는 반응생성물이 부착되어 보호막의 작용을 하기 때문인 것으로 생각된다.
도 4a는 진공용기(210)내에 염소가스 플라즈마를 발생시킨 상태에서 링(214)의 유무상태로 처리압력을 변화시켜 조사한 예를 나타낸다. 이 실시예에 있어서의 염소가스는 170 ㎖/분, UHF파의 전력은 500W, 고주파 전력은 70W 이다. 도 4a에 있어서 링(214)이 없는 상태의 실리콘 질화막의 에칭속도를 곡선 4a, 실리콘 산화막의 에칭속도를 곡선 4b로 나타내고, 링(214)을 설치한 상태의 실리콘 질화막의 에칭속도는 곡선 4c, 실리콘 산화막의 에칭속도를 곡선 4d로 나타낸다. 도 4a에 나타내는 바와 같이 에칭속도는 처리압력이 높아짐에 따라 실리콘 질화막, 실리콘 산화막 모두 에칭속도가 저하하는 것을 알 수 있다. 즉, 처리압력을 증감함으로써 반응생성물의 퇴적량을 제어할 수 있고, 처리압력을 높임으로써 실리콘 산화막 상에 많은 반응생성물이 퇴적하여 실리콘 산화막의 에칭속도를 저하시킬 수 있다고 생각된다.
도 4b는 실리콘 질화막과 실리콘 산화막의 선택비를 나타내고, 링(214)이 없는 상태의 선택비를 곡선 4e, 링(214)을 설치한 상태의 선택비를 곡선 4f로 나타낸다. 이 결과에 의하면, 진공용기(210)내에 알루미늄성분이 공급되면, 처리압력 0.5 Pa 이상에서 실리콘 산화막에 대한 실리콘 산화막의 선택비를 용이하게 제어할 수 있다.
도 5a 내지 도 5b는 진공용기(210)내에 염소가스 플라즈마를 발생시키고 링(214)이 설치된 상태에서 고주파 전력을 변화시켜 조사한 예를 나타낸다. 이 실시예에 있어서의 염소가스는 170 ㎖/분, 처리압력은 1.0 Pa, UHF파의 전력은 500W이다. 도 5a에 있어서, 실리콘 질화막의 에칭속도를 곡선 5a로 나타내고, 실리콘 산화막의 에칭속도를 곡선 5b로 나타낸다. 도 5a에 나타내는 바와 같이 에칭속도는 고주파 전력이 낮아짐에 따라 실리콘 질화막, 실리콘 산화막 모두 에칭속도가 저하하는 것을 알 수 있다. 즉 고주파 전력을 증감함으로써 염소이온의 가속전압을 제어할 수 있고, 고주파 전력을 낮게 함으로써 실리콘 산화막상에의 반응생성물의 퇴적량이 증가하여 실리콘 산화막의 에칭속도를 더욱 저하시킬 수 있다고 생각된다.
도 5b는 링(214)을 설치한 상태의 선택비를 나타낸다. 이 결과에 의하면 진공용기(210)내에 알루미늄성분이 공급되면, 고주파 전력을 조정함으로써 실리콘 산화막에 대한 실리콘 질화막의 선택비를 용이하게 제어할 수 있다.
또 고주파 전력을 주기적으로 온, 오프하는 기구를 사용하여 고주파 전력의 오프시간을 조정함으로써 실리콘 산화막상에의 반응생성물의 퇴적량을 제어할 수 있어 동일한 효과가 얻어진다고 생각된다.
또한 본 발명은 상기한 실시예에 특정되는 것은 아니다. 예를 들면 상기 실시예에서는 진공용기내에 알루미늄을 주성분으로 하는 링을 설치한 상태에 대하여 설명하였으나, 다른 방법, 예를 들면 알루미늄원소를 포함하는 가스(Al(CH3)3:트리메틸알루미늄 또는 Al(C2H5)3:트리에틸알루미늄 또는 Al(CH3) 2H:디메틸알루미늄하이드라이드 등의 알루미늄 화합물가스)를 에칭가스인 염소가스와 동시에 진공용기 (210)내에 공급한다. 또는 처리실인 진공용기(210)와는 다른 별도의 영역에서 알루미늄모재를 플라즈마 또는 열처리에 의해 가스화하여 진공용기(210)내에 공급하여도 된다.
다음으로, 본 발명의 제 2 실시예를 도 6을 참조하여 설명한다. 도 6은 본 발명의 제 2 실시예를 실시하기 위한 플라즈마처리장치를 나타낸다. 본 도면에 있어서 도 2와 동일부호는 동일부재를 나타내며, 설명을 생략한다. 본 도면이 도 2와 다른 점은 알루미늄제 링(214)의 상부에 실리콘을 주성분으로 하는 링(216)을 설치한 점이다. 도 6에 나타내는 바와 같이 링(214)상에 실리콘을 주성분으로 하는 링 [이 경우, 실리콘 링(216)]을 설치한 상태에 있어서, 실리콘 산화막에 대한 실리콘 질화막의 선택비를 조사하였다. 처리조건은 염소가스는 170 ㎖/분, 처리압력은 3.0 Pa, UHF파의 전력은 500W, 고주파 전력은 70W이고, 링(216)이 없는 상태에서 선택비는 22.0인데 대하여 링(216)을 설치한 경우에는 선택비를 65.9까지 향상시킬 수 있었다. 또 본 실시예에서는 진공용기내에 실리콘을 주성분으로 하는 링을 설치한 상태에 대하여 설명하였으나, 다른 방법, 예를 들면 실리콘 원소를 포함하는 가스(SiCl4:사염화규소 등의 실리콘화합물가스)를 진공용기(210)내에 직접 공급하는 방법도 있다. 또는 진공용기(210)와는 다른 별도의 영역에서 실리콘을 플라즈마 또는 열처리에 의해 가스화하여 진공용기(210)내에 공급하여도 된다.
다음으로, 본 발명의 제 3 실시예를 도 7에 의하여 설명한다. 본 실시예가 상기 제 1 실시예와 다른 점은 에칭가스로서 염소가스를 대신하여 브롬화 수소가스를 사용한 점이다. 도 7은 진공용기(210)내에 브롬화수소 가스플라즈마를 발생시키고 링(214)의 유무에 있어서의 고주파 전력과 선택비와의 관계를 조사한 예를 나타낸다. 본 실시예에 있어서의 브롬화 수소가스유량은 200㎖/분, 처리압력은 4.0 Pa, UHF파의 전력은 500W이다. 도 7에 있어서 링(214)이 없는 상태의 실리콘 질화막과 실리콘 산화막의 선택비를 곡선 7a로 나타낸다. 링(214)을 설치한 상태의 실리콘 질화막과 실리콘 산화막의 선택비를 점 7b에 나타낸다. 이 결과에 의하면 브롬화 수소가스플라즈마중에 있더라도 진공용기(210)내에 알루미늄성분이 공급되면 실리콘 질화막과 실리콘 산화막의 선택비를 향상시키는 효과가 있는 것을 알 수 있었다. 또 요소가스를 사용한 경우에도 동일한 효과가 얻어진다고 생각된다.
이상, 이들 실시예에서는 링(214)을 어스에 접속한 경우에 대하여 설명하였으나, 전기적으로 부유시켜 플라즈마에 노출되도록 한 것에서도 동일한 효과가 얻어진다.
또 본 발명은 ECR 플라즈마방식의 장치뿐만 아니라, 반응성 이온에칭, 마그네트론에칭, 유도결합형 플라즈마에칭 등의 처리장치에 의한 처리에도 응용가능하다.
본 발명에 의하면 반도체 기판상에 형성한 실리콘 산화막 상의 실리콘 질화막의 가공에 있어서, 할로겐원소를 포함하는 가스와 알루미늄의 혼합분위기를 플라즈마화함으로써 밑바탕의 실리콘 산화막에 대한 실리콘 질화막의 선택비를 크게 할 수 있음과 동시에 치수가공 정밀도가 좋은 우수한 가공특성이 얻어진다.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 의한 플라즈마처리방법에 의한 가공 특성을 설명하는 시료의 단면도,
도 2는 본 발명의 제 1 실시예를 실시하기 위한 플라즈마처리장치를 나타내는 구성도,
도 3은 본 발명의 효과를 설명하기 위한 일 실시예로서 진공용기내에 알루미늄 유무로 각 막의 에칭속도와 고주파 전력의 관계를 나타내는 도,
도 4a, 도 4b는 본 발명의 효과를 설명하기 위한 일 실시예로서 진공용기내에 알루미늄 유무로 실리콘 산화막의 에칭속도와 처리압력의 관계를 나타내는 도,
도 5a, 도 5b는 본 발명의 일 실시예를 설명하기 위한 예로서 각 막의 에칭속도와 처리압력의 관계를 나타내는 도,
도 6은 본 발명의 제 2 실시예를 설명하기 위한 플라즈마처리장치를 나타내는 구성도,
도 7은 본 발명의 제 3 실시예를 설명하는 것으로서, 브롬화 수소가스 플라즈마를 발생시킨 상태에서 진공용기내에 알루미늄 유무로 실리콘 질화막과 실리콘 산화막의 선택비의 관계를 나타내는 도,
도 8은 종래기술의 플라즈마처리방법에 의해 가공한 경우의 예이다.

Claims (14)

  1. 진공용기와, 상기 진공용기 내에 플라즈마를 발생시키는 수단과, 상기 플라즈마에 의해 표면가공되는 시료를 설치하는 시료대와, 상기 시료대에 고주파 바이어스전압을 인가하기 위한 전원을 포함하는 플라즈마처리장치를 사용하여, 반도체 기판 위에 퇴적된 실리콘 산화막 위의 실리콘 질화막을 플라즈마 처리하는 방법으로서,
    상기 진공용기 내의 플라즈마에 노출되는 일부분 또는 전체면을, 알루미늄을 주성분으로 하는 재질로 형성하고, 상기 플라즈마 처리 압력과 상기 고주파전력을 조정하여, 염소 가스와 상기 알루미늄을 주성분으로 하는 재질로부터 플라즈마 내에 공급되는 알루미늄과의 혼합가스를 상기 진공용기에서 플라즈마화하고, 상기 플라즈마로 상기 실리콘 질화막을 상기 실리콘 산화막에 대하여 선택적으로 에칭하는 것을 특징으로 하는 플라즈마처리방법.
  2. 진공용기와, 상기 진공용기 내에 플라즈마를 발생시키는 수단과, 상기 플라즈마에 의해 표면가공되는 시료를 설치하는 전극을 구성하는 시료대와, 상기 시료대에 고주파 바이어스전압을 인가하기 위한 전원을 구비한 플라즈마처리장치를 사용하여, 상기 플라즈마처리장치에 실리콘을 설치하고, 상기 진공용기 내에서 플루오르 원소를 제외한 할로겐 원소를 포함하는 가스와 알루미늄과 실리콘의 혼합분위기를 플라즈마화하고, 상기 생성된 플라즈마를 이용하여 상기 시료의 반도체기판 위에 형성된 실리콘 산화막 위의 실리콘 질화막을 에칭하는 것을 특징으로 하는 플라즈마처리방법.
  3. 삭제
  4. 제 1항에 있어서,
    상기 플라즈마를 발생시키는 가스의 처리압력은 0.5 Pa 이상 50 Pa(파스칼)이하인 것을 특징으로 하는 플라즈마처리방법.
  5. 제 1항에 있어서,
    상기 고주파 바이어스전압은 연속적 또는 주기적으로 온, 오프하여 플라즈마를 처리하는 것을 특징으로 하는 플라즈마처리방법.
  6. 제 2항에 있어서,
    상기 실리콘은 상기 진공용기 내의 플라즈마에 노출되는 일부분이 알루미늄을 주성분으로 하는 재질로 형성되고, 이들 부분으로부터 플라즈마 내에 알루미늄이 공급되는 것을 특징으로 하는 플라즈마처리방법.
  7. 삭제
  8. 삭제
  9. 제 2항 또는 제 6항에 있어서,
    상기 알루미늄은, 상기 진공용기 내의 플라즈마에 노출되는 일부분이 실리콘을 주성분으로 하는 재질로 형성되어 이들 부분으로부터 플라즈마 내에 공급되는 것을 특징으로 하는 플라즈마처리방법.
  10. 제 2항에 있어서,
    상기 진공용기에 실리콘원소를 포함하는 가스를 공급할 수 있는 다른 영역으로부터 플라즈마 내에 실리콘을 공급하는 것을 특징으로 하는 플라즈마처리방법.
  11. 제 9항에 있어서,
    상기 알루미늄을 주성분으로 하는 재질은 진공용기 내의 어스전위에 설정되는 것을 특징으로 하는 플라즈마처리방법.
  12. 제 6항에 있어서,
    상기 실리콘을 주성분으로 하는 재질은 진공용기 내의 어스전위에 설정되는 것을 특징으로 하는 플라즈마처리방법.
  13. 삭제
  14. 제 10항 또는 제 12항에 있어서,
    상기 알루미늄은, 상기 진공용기 내의 플라즈마에 노출되는 일부분이 실리콘을 주성분으로 하는 재질로 형성되어 이들 부분으로부터 플라즈마 내에 공급되는 것을 특징으로 하는 플라즈마처리방법.
KR10-2001-0010446A 2000-06-13 2001-02-28 반도체소자의 표면가공을 행하는 플라즈마처리방법 KR100511468B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-182306 2000-06-13
JP2000182306A JP3593492B2 (ja) 2000-06-13 2000-06-13 プラズマ処理方法

Publications (2)

Publication Number Publication Date
KR20010112055A KR20010112055A (ko) 2001-12-20
KR100511468B1 true KR100511468B1 (ko) 2005-08-31

Family

ID=18683094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0010446A KR100511468B1 (ko) 2000-06-13 2001-02-28 반도체소자의 표면가공을 행하는 플라즈마처리방법

Country Status (4)

Country Link
US (3) US6617255B2 (ko)
JP (1) JP3593492B2 (ko)
KR (1) KR100511468B1 (ko)
TW (1) TW520536B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593492B2 (ja) * 2000-06-13 2004-11-24 株式会社日立製作所 プラズマ処理方法
US6678367B1 (en) * 2000-08-21 2004-01-13 SBC Properties, INC Method, system and medium for plug-and-play downloading of speed dial lists
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7951262B2 (en) 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7235491B2 (en) * 2005-05-04 2007-06-26 United Microelectronics Corp. Method of manufacturing spacer
WO2013138550A1 (en) * 2012-03-15 2013-09-19 West Virginia University Plasma-chlorinated electrode and organic electronic devices using the same
JP6078419B2 (ja) * 2013-02-12 2017-02-08 株式会社日立ハイテクノロジーズ プラズマ処理装置の制御方法、プラズマ処理方法及びプラズマ処理装置
JP6772117B2 (ja) 2017-08-23 2020-10-21 株式会社日立ハイテク エッチング方法およびエッチング装置
WO2020217266A1 (ja) 2019-04-22 2020-10-29 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
WO2021255812A1 (ja) 2020-06-16 2021-12-23 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4832787A (en) * 1988-02-19 1989-05-23 International Business Machines Corporation Gas mixture and method for anisotropic selective etch of nitride
JPH06132253A (ja) * 1992-10-15 1994-05-13 Sumitomo Metal Ind Ltd 窒化珪素膜の反応性イオンエッチング方法
JPH10209121A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd エッチング方法及びエッチング装置
KR20000006368A (ko) * 1998-06-24 2000-01-25 가나이 쓰토무 플라즈마처리장치및플라즈마처리방법
JP2001358119A (ja) * 2000-06-13 2001-12-26 Hitachi Ltd プラズマ処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077384A (en) * 1994-08-11 2000-06-20 Applied Materials, Inc. Plasma reactor having an inductive antenna coupling power through a parallel plate electrode
US5756402A (en) 1992-12-28 1998-05-26 Kabushiki Kaisha Toshiba Method of etching silicon nitride film
JP2962181B2 (ja) * 1995-02-01 1999-10-12 ヤマハ株式会社 ドライエッチング方法及び装置
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6146954A (en) * 1998-07-21 2000-11-14 Advanced Micro Devices, Inc. Minimizing transistor size in integrated circuits
US6287974B1 (en) * 1999-06-30 2001-09-11 Lam Research Corporation Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate
US6180533B1 (en) * 1999-08-10 2001-01-30 Applied Materials, Inc. Method for etching a trench having rounded top corners in a silicon substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4832787A (en) * 1988-02-19 1989-05-23 International Business Machines Corporation Gas mixture and method for anisotropic selective etch of nitride
JPH06132253A (ja) * 1992-10-15 1994-05-13 Sumitomo Metal Ind Ltd 窒化珪素膜の反応性イオンエッチング方法
JPH10209121A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd エッチング方法及びエッチング装置
KR20000006368A (ko) * 1998-06-24 2000-01-25 가나이 쓰토무 플라즈마처리장치및플라즈마처리방법
JP2001358119A (ja) * 2000-06-13 2001-12-26 Hitachi Ltd プラズマ処理方法

Also Published As

Publication number Publication date
TW520536B (en) 2003-02-11
US20040175940A1 (en) 2004-09-09
JP3593492B2 (ja) 2004-11-24
US20060048892A1 (en) 2006-03-09
KR20010112055A (ko) 2001-12-20
US6617255B2 (en) 2003-09-09
JP2001358119A (ja) 2001-12-26
US20010055885A1 (en) 2001-12-27
US7098138B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
KR101800649B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP3122601B2 (ja) プラズマ成膜方法及びその装置
US6716758B1 (en) Aspect ratio controlled etch selectivity using time modulated DC bias voltage
TWI460784B (zh) 在晶圓上提供一層電漿蝕刻的設備
JP2918892B2 (ja) プラズマエッチング処理方法
US5597438A (en) Etch chamber having three independently controlled electrodes
US7364956B2 (en) Method for manufacturing semiconductor devices
KR100428889B1 (ko) 플라즈마에칭방법
KR940008021A (ko) 전자기 고주파(rf) 커플링을 사용하는 플라즈마 반응기 및 방법
US20060048892A1 (en) Plasma processing method for working the surface of semiconductor devices
US20050112891A1 (en) Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
US6475918B1 (en) Plasma treatment apparatus and plasma treatment method
US20100081287A1 (en) Dry etching method
JP2008147659A (ja) 弾道電子ビーム促進プラズマ処理システムにおける均一性制御方法及びシステム
JP2008270833A (ja) プラズマドーピング方法及び装置
JP2003243378A (ja) 解離及びイオン化の空間的制御のためのプラズマ処理装置
EP1119033A1 (en) Plasma processing method
KR100781474B1 (ko) 산화막 에칭 방법
US20030077910A1 (en) Etching of thin damage sensitive layers using high frequency pulsed plasma
US20030153195A1 (en) Method and apparatus for providing modulated bias power to a plasma etch reactor
KR20010043995A (ko) 드라이 에칭 장치 및 반도체 장치의 제조 방법
JP3599687B2 (ja) プラズマ処理方法及び装置
US7189653B2 (en) Etching method and etching apparatus
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
KR20150027715A (ko) 플라즈마 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100817

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee