KR100511098B1 - 얕은 트렌치 아이솔레이션 구조 개선을 이용한 inwe개선 방법 - Google Patents
얕은 트렌치 아이솔레이션 구조 개선을 이용한 inwe개선 방법 Download PDFInfo
- Publication number
- KR100511098B1 KR100511098B1 KR10-2003-0049938A KR20030049938A KR100511098B1 KR 100511098 B1 KR100511098 B1 KR 100511098B1 KR 20030049938 A KR20030049938 A KR 20030049938A KR 100511098 B1 KR100511098 B1 KR 100511098B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- oxide film
- forming
- silicon
- sti
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000002955 isolation Methods 0.000 title claims abstract description 20
- 230000000694 effects Effects 0.000 title description 2
- 238000005468 ion implantation Methods 0.000 claims abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 125000005843 halogen group Chemical group 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- 125000004429 atom Chemical group 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000005452 bending Methods 0.000 abstract description 2
- 125000001475 halogen functional group Chemical group 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- -1 halo ion Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (9)
- 실리콘 기판 상에 실리콘 산화막과 실리콘 질화막을 순차적으로 형성하는 단계와,STI 포토 마스크를 이용하여 상기 실리콘 질화막, 상기 실리콘 산화막 및 상기 실리콘 기판을 소정 깊이까지 식각하는 단계와,상기 STI 포토 마스크를 제거한 다음, 실리콘 이온 주입을 실시하는 단계와,상기 STI의 코너를 굴곡지게 하기 위하여 열처리를 수행하는 단계와,실리콘 산화막을 상기 STI 내에 형성한 후, CMP와 같은 방법을 이용하여 상기 실리콘 산화막을 평탄화하는 단계와,상기 실리콘 질화막 및 상기 실리콘 산화막을 식각하여 제거하는 단계와,포토레지스트 마스크를 이용하여 N 웰 형성을 위한 이온주입을 실시하는 단계와,포토레지스트 마스크를 제거한 다음, 게이트 산화막 및 폴리 실리콘 게이트를 순차적으로 형성하는 단계와,상기 포토레지스트 마스크를 이용하여 게이트 패터닝을 실행한 다음, 포토레지스트 마스크를 제거한 후, LLD 이온 주입을 및 할로(halo) 이온주입을 실시함으로써, LDD 이온주입영역 및 할로 이온주입 영역을 형성하는 단계와,LDD 스페이서로 SiO2 막과 Si3N4 막을 증착하는 단계와,소오스/드레인 형성하는 단계와,Co 실리사이드 층을 형성하는 단계를포함하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션 구조 개선을 이용한 INWE 개선 방법.
- 제 1항에 있어서, 상기 실리콘 산화막을 약 100 Å 내지 200 Å 정도의 두께로 그리고 상기 실리콘 질화막을 대략 1400 Å 정도로 증착하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션 구조 개선을 이용한 INWE 개선 방법.
- 제 1항에 있어서, 상기 실리콘 이온 주입은 대략 5 KeV 내지 10 KeV의 에너지로 5 x 1014 내지 2 x 1015 atoms/cm2의 농도로 이온주입 각도는 약 7도로 4 회전 방식의 이온주입 방법으로 실시하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션 구조 개선을 이용한 INWE 개선 방법.
- 제 1항에 있어서, 상기 STI의 코너를 굴곡지게 하기 위하여 노에서 약 1000 ℃ 내지 l100 ℃ 정도의 온도로 1시간 내지 2시간 동안 열처리를 수행하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션 구조 개선을 이용한 INWE 개선 방법.
- 제 1항에 있어서, 상기 실리콘 산화막을 STI 내에 약 6000 Å 내지 7000 Å 정도의 두께로 형성하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션 구조 개선을 이용한 INWE 개선 방법.
- 제 1항에 있어서, 상기 LLD 이온 주입을 BF2, 5 KeV, 2 x 10 14 atoms/cm2으로 실시하고 상기 할로(halo) 이온주입을 P/30 KeV/3E13 atoms/cm2, 30도, 4 회전 방식을 이용하여 실시하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션 구조 개선을 이용한 INWE 개선 방법.
- 제 1항에 있어서, 상기 LDD 스페이서로 SiO2 막을 150 Å 정도, Si3N4 막(122)을 800 Å 정도를 증착하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션 구조 개선을 이용한 INWE 개선 방법.
- 제 1항에 있어서, 상기 소오스/드레인 이온주입을 실시한 후, 소오스/드레인 RTP 어닐링 공정을 실행하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션 구조 개선을 이용한 INWE 개선 방법.
- 제 1항에 있어서, 상기 Co 실리사이드를 형성하는 단계는Co 층을 약 120 Å 정도의 두께로 형성하는 단계와,TiN 층을 약 250 Å 정도의 두께로 형성하는 단계와,1차 RTP 어닐링을 약 470 ℃에서 약 60 초 정도 실시하는 단계와,상기 Co 층 및 상기 TiN 층을 제거한 후 2차 RTP 어닐링을 약 760 ℃에서 약 30 초 정도 실행함으로써, Co 실리사이드 층(126)을 형성하는 단계를포함하는 것을 특징으로 하는 얕은 트렌치 아이솔레이션 구조 개선을 이용한 INWE 개선 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0049938A KR100511098B1 (ko) | 2003-07-21 | 2003-07-21 | 얕은 트렌치 아이솔레이션 구조 개선을 이용한 inwe개선 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0049938A KR100511098B1 (ko) | 2003-07-21 | 2003-07-21 | 얕은 트렌치 아이솔레이션 구조 개선을 이용한 inwe개선 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050011096A KR20050011096A (ko) | 2005-01-29 |
KR100511098B1 true KR100511098B1 (ko) | 2005-08-30 |
Family
ID=37223198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0049938A KR100511098B1 (ko) | 2003-07-21 | 2003-07-21 | 얕은 트렌치 아이솔레이션 구조 개선을 이용한 inwe개선 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100511098B1 (ko) |
-
2003
- 2003-07-21 KR KR10-2003-0049938A patent/KR100511098B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20050011096A (ko) | 2005-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8076228B2 (en) | Low noise transistor and method of making same | |
JP2003188373A (ja) | 半導体装置およびその製造方法 | |
JP2003078137A (ja) | 高められたソース/ドレインをポリスペーサーを用いて形成する方法 | |
WO2009026403A2 (en) | Semiconductor device formed with source/drain nitrogen implant | |
TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
US20070105295A1 (en) | Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device | |
US6727558B1 (en) | Channel isolation using dielectric isolation structures | |
KR100511098B1 (ko) | 얕은 트렌치 아이솔레이션 구조 개선을 이용한 inwe개선 방법 | |
JPH10200097A (ja) | 半導体装置およびその製造方法 | |
KR100617051B1 (ko) | 반도체 소자의 제조방법 | |
KR100519507B1 (ko) | 반도체 소자의 제조방법 | |
KR100449324B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100418571B1 (ko) | 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법 | |
KR100449323B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100459930B1 (ko) | 부분적으로 셀프 얼라인 된 살리사이드 콘택 형성 방법 | |
KR100606952B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
KR20050065229A (ko) | 모스 트랜지스터의 제조 방법 | |
KR100228334B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
KR100548524B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
JP2002094053A (ja) | 半導体装置の製造方法 | |
KR100702833B1 (ko) | 고속 트랜지스터의 제조방법 | |
KR100778862B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100382552B1 (ko) | 반도체 소자의 제조방법 | |
KR100439191B1 (ko) | 살리사이드 콘택 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 15 |