KR100505609B1 - 서어미스터를 갖는 테스트 보오드 및 그 사용방법 - Google Patents

서어미스터를 갖는 테스트 보오드 및 그 사용방법 Download PDF

Info

Publication number
KR100505609B1
KR100505609B1 KR10-1998-0025892A KR19980025892A KR100505609B1 KR 100505609 B1 KR100505609 B1 KR 100505609B1 KR 19980025892 A KR19980025892 A KR 19980025892A KR 100505609 B1 KR100505609 B1 KR 100505609B1
Authority
KR
South Korea
Prior art keywords
test
board
semiconductor device
socket
predetermined wiring
Prior art date
Application number
KR10-1998-0025892A
Other languages
English (en)
Other versions
KR20000004456A (ko
Inventor
성승민
조언호
김대환
심현섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1998-0025892A priority Critical patent/KR100505609B1/ko
Publication of KR20000004456A publication Critical patent/KR20000004456A/ko
Application granted granted Critical
Publication of KR100505609B1 publication Critical patent/KR100505609B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

패키지화 된 반도체 소자의 테스트 공정에서, 핸들러의 고장 또는 작업자의 실수로 온도를 잘못 설정하고 테스트를 수행함으로써 야기되는 반도체 소자의 신뢰도 저하 문제를 억제할 수 있는 테스트 보오드 및 이를 이용한 테스트 환경내의 온도 모니터링 방법에 관해 개시한다. 본 발명은 테스트 보오드의 사용하지 않는 콘택홀에 온도 변화에 민감한 저항 특성을 갖는 서어미스터를 장착하고 테스트 프로그램을 통해 이곳에 전압을 인가하고 전류값을 측정하여 테스트 환경내의 온도조건을 효과적으로 모니터링 할 수 있다.

Description

서어미스터를 갖는 테스트 보오드 및 그 사용방법
본 발명은 반도체 소자의 패키징(packaging) 공정에 관한 것으로, 더욱 상세하게는 패키징이 완료된 반도체 소자에 대한 테스트(test) 공정에 관한 것이다.
외부 환경으로부터 칩(chip)을 보호할 수 있는 패키징(packaging)이 완료된 반도체 소자의 불량 유무(有無)를 전기적인 테스트를 통해 판정하고, 선별해내는 테스트 공정에서는, 약 25℃ 정도의 상온에서 뿐만 아니라 영하 0℃ 이하에서부터 75℃정도의 고온에서도 개별 반도체 소자에 대한 테스트를 수행한다. 이때, 상온보다 낮은 온도에서 수행되는 테스트를 콜드 테스트(cold test)라 하고, 상온보다 높은 온도에서 수행되는 테스트를 핫 테스트(hot test)라 하고, 상온에서 수행되는 테스트를 룸 테스트(room test)라 한다. 이때, 각 단계별로 적정한 온도가 보장되어 있어야만 한다. 그러나, 가끔 핸들러(handler) 내부에서 적정온도를 점검하는 온도 감지 센서(sensor)의 이상으로 인해 핸들러가 외부로는 적정온도를 표시하고 있지만 실제 내부에서는 표시하는 온도와는 다른 온도를 유지하는 경우가 많이 있다. 또한, 테스트를 수행하는 작업자(operator)의 실수로 인해 온도를 정확하게 맞추지 못하고 테스트를 수행하는 경우도 있는데, 양자 모두 최종 사용자가 반도체 소자를 사용할 때, 반도체 소자의 신뢰도에 대단히 악영향을 미치는 요소이다.
도 1은 일반적인 테스트 환경에서의 온도 모니터링 방법을 설명하기 위해 도시한 개략도이다.
도 1을 참조하면, 테스터(100)는 컴퓨터를 이용하여 패키지화 된 반도체 소자에 전압, 전류, 클락(clock)등을 인가하여 반도체 소자의 전기적인 기능을 점검하는 장비이다. 핸들러(handler, 102)는 테스트를 위한 반도체 소자를 로딩(loading)하고 테스트가 진행중에 온도와 같은 환경을 제어(control)하고, 테스트가 끝난 반도체 소자를 점검 결과별로 분류하는 장비이다. 개별 반도체 소자는 소켓이 있는 테스트 보오드(test board, 104)에 장착되어 테스트가 진행되고, 테스트 보오드(104)는 신호 케이블(106)을 통해 전기적인 테스트 결과를 테스터(100)와 주고받는다. 또한 핸들러(102)와 테스터(100)는 통신 프로토클(protocol, 108)을 통하여 테스트 결과 및 테스트 시작/종료 등을 나타내는 신호를 서로 주고받는다.
상술한 종래기술에서는 통신 프로토클(108)의 일종인 범용 인터페이스 버스(GPIB: General Purpose Interface Bus)를 통해 핸들러(102) 내부의 온도를 모니터링(monitoring)하였다. 그러나, 테스터(100) 및 핸들러(102)의 기종이 다양화됨에 따라 통신 프로토클(108)로 범용 인터페이스 버스(GPIB)를 사용하지 않는 경우에는, 이 방식이 통용되지 않고 테스터(100)나 핸들러(102)같은 시스템 전체가 다운(down)되기 때문에 호환성에 많은 애로점이 있다. 그 외에 반도체 소자의 특성중에서 디램(DRAM)과 같은 반도체 소자에서는 온도에 매우 민감하게 반응하는 스테틱 리프레쉬(static refresh)와 같은 특성을 온도별로 측정해 이를 테스트 프로그램에서 제어(control)하는 방법이 소개되었다. 여기서 스테틱 리프레쉬 특성은 디램 소자가 동작하지 않는 상태에서 전 메모리 셀(memory cell)이 유효 데이터를 유지할 수 있는 시간을 가리킨다. 하지만, 동일 디램(DRAM) 중에서도 스테틱 리프레쉬(static refresh) 특성은 제조 환경에 따라 많은 편차를 가질 수 있으므로 안정적인 방법이 아니다. 또한, 스테틱 리프레쉬(static refresh)와 같은 온도에 민감한 특성이 없는 로직(logic), 바이폴라(bipolar), 리니어(Linear)와 같은 반도체 소자의 테스트에는 이러한 방법을 응용할 수 없는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 온도 감지 특성이 안정적인 서어미스터(thermistor)를 장착하고 이를 테스트 프로그램(test program)을 통해 제어하여 온도 변화를 안정적으로 모니터링 함으로써 상술한 문제점을 해결할 수 있는 반도체 소자의 테스트 보오드(test board)를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 테스트 보오드를 이용한 반도체 소자의 테스트 온도 모니터링(monitoring) 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 소정의 배선이 구성된 인쇄회로 기판(PCB) 형태의 소켓 보오드(socket board)와, 상기 소정의 배선과 연결된 상기 소켓 보오드 상부에 구성되어 패키지화(packaging) 된 반도체 소자가 삽입되어 반도체 소자의 외부리드(external lead)가 1:1로 연결되어 테스트가 수행되는 소켓(Socket)과, 상기 소정의 배선과 연결된 소켓 보오드 표면에 구성되고 상기 소정의 배선에 대한 연결상태를 확인하고 외부 부품을 장착할 수 있도록 구성된 소켓 보오드의 콘택홀과, 상기 콘택홀 중에서 패키지의 외부리드와 1:1로 대칭이 되지 않고 사용하지 않는 2개 콘택홀에 연결된 서어미스터(Thermistor)를 구비하는 것을 특징으로 하는 반도체 소자의 테스트 보오드(Test board)를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 콘택홀의 개수는 상기 소켓에서 패키지의 외부리드와 1:1로 대응되는 핀의 개수보다 많고, 소켓보오드는 하부에 포고유닛(pogo unit)을 포함하는 하이픽스 보오드(High Fix)와 연결되는 것이 적합하다.
상기 하이픽스 보오드는 패키지화 된 반도체 소자의 병렬 테스트를 위해 상기 소켓보오드가 복수개 연결되도록 구성된 것이 적합하다.
바람직하게는, 상기 소정의 배선은 소켓과 연결된 복수의 배선을 상기 포고 유닛에 연결하도록 구성된 것이 적합하고, 상기 두 개의 콘택홀은 적어도 한 개의 접지라인(ground line)과 연결된 콘택홀을 포함하는 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 소정의 배선이 구성된 인쇄회로 기판(PCB) 형태의 소켓 보오드(socket board)와, 상기 소정의 배선과 연결된 상기 소켓 보오드 상부에 구성되어 패키지화(packaging) 된 반도체 소자가 삽입되어 반도체 소자의 복수개의 외부리드(external lead)가 1:1로 연결되어 테스트가 수행되는 소켓(Socket)과, 상기 소정의 배선과 연결된 소켓 보오드 표면에 구성되고 상기 소정의 배선에 대한 연결상태를 확인하고 외부 부품을 장착할 수 있도록 구성된 콘택홀과, 상기 콘택홀 중에서 패키지의 외부리드와 1:1로 대칭이 되지 않고 사용하지 않는 2개 콘택홀에 연결된 서어미스터(Thermistor)를 구비하는 테스트 보오드를 이용한 반도체 소자의 테스트 온도 모니터링 방법에 있어서, 상기 서어미스터를 구비하는 반도체 소자의 테스트 보오드를 핸들러(Handler)에 장착하는 단계와, 상기 테스트 보오드가 장착된 분위기를 일정온도로 조절하는 단계와, 상기 핸들러로 패키지화 된 반도체 소자를 로딩하는 단계와, 상기 로딩된 반도체 소자를 온도 감지 루틴(Routine)이 추가된 테스트 프로그램으로 테스트하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 테스트 온도 모니터링 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 온도 감지루틴은 상기 서어미스터가 설치된 콘택홀에 전압을 인가하고 전류를 측정하는 루틴인 것이 적합하고, 측정된 결과가 요구되는 값의 범위와 일치하지 않으면 테스트를 중단하는 기능을 갖도록 설계된 것이 적합하다.
본 발명에 따르면, 어떠한 종류의 반도체 소자든지 테스트 보오드에 서어미스터를 장착하여 테스트 환경의 온도값을 안정되게 테스트 프로그램을 이용하여 모니터링 함으로써 잘못된 온도에서 테스트가 수행되어 반도체 소자의 신뢰도가 떨어지는 문제점을 미연에 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2 내지 도 5는 본 발명에 의한 패키지화 된 반도체 소자의 테스트 보오드 및 이를 이용한 테스트 온도 모니터링 방법을 설명하기 위해 도시한 도면들이다.
도 2는 본 발명에 의한 반도체 소자의 테스트 보오드가 테스터(tester)와 연결된 상태를 도시한 평면 개략도이다.
도 2를 참조하면, 패키지화 된 개별 반도체 소자는 소켓(socket, 206)에 끼워지고, 소켓(206)은 소켓 보오드(204)에 있는 배선과 연결되어 있고, 복수개(도면에서는 32개)의 소켓 보오드(204)는 동시에 복수개의 반도체 소자를 동시에 테스트할 수 있는 하이픽스(high Fix) 보오드(202)에 포고 유닛(pogo unit)을 통해 연결된다. 또한, 하이픽스 보오드(202)는 유니버셜 형태(Universal type)의 마더 보오드(Mother board, 200)를 통해 테스터(tester)와 최종적으로 연결된다. 여기서 마더 보오드(200)는 반도체 소자의 종류에 관계없이 공통적으로 통용되며, 단지 테스트되는 반도체 소자의 종류가 바뀔 때마다 배선이 다르게 구성된 하이픽스 보오드(202)만 변경되어 테스트가 진행된다.
도 3은 상기 도 2의 A부분인 한 개의 소켓 보오드에 대한 평면도이다. 본 발명에 의한 테스트 보오드의 구성은, ①소정의 배선(210)이 형성된 인쇄회로 기판(PCB) 형태의 소켓 보오드(204)와, ②상기 소정의 배선(210)과 연결된 상기 소켓 보오드(204)의 상부에 구성되어 패키지화 된 반도체 소자가 삽입되어 반도체 소자의 외부소자가 1:1로 연결되어 테스트가 수행되는 소켓(206)과, ③ 상기 소정의 배선(210)과 연결된 소켓 보오드(204) 표면에 구성되고 상기 소정의 배선에 대한 연결상태를 확인하고 외부 부품을 장착(mounting)할 수 있도록 구성된 소켓 보오드의 콘택홀(218, 220)과, ④ 상기 콘택홀 중에서 패키지의 외부리드와 1:1로 대칭이 되지 않고 사용하지 않는 2개 콘택홀(222)에 연결된 서어미스터(224)를 포함하여 구성된다. 여기서 참조부호 218은 접지(ground)를 위한 콘택홀이고, 220은 패키지의 외부리드와 연결 가능한 배선을 위한 콘택홀을 가리킨다. 따라서, 본 발명에서는 이러한 콘택홀 중에서 사용하지 않는 여분의 콘택홀(Not connect contact hole, 222)과 접지를 위한 콘택홀(218)에 온도에 변화에 민감한 저항 특성을 갖는 서어미스터(224)를 연결하고, 테스트 프로그램을 통하여 전압을 인가하고, 전류를 측정하여 서어미스터(224)의 저항값을 읽음으로써 테스트 환경의 온도를 모니터링 할 수 있다. 도면에서 참조부호 214는 패키지화 된 반도체 소자가 소켓(206)에 삽입될 때, 단선결함(short defect)을 방지하기 위한 절연물질이고, 216은 소켓에서 패키지의 외부리드와 접촉되는 도전부를 가리킨다.
도 4는 상기 도 2에서 마더 보드를 제외한 A부분에 대한 단면도이다. 참조부호는 도 3에 나타난 참조부호와 동일하며, 결국 패키지화 된 반도체 소자(226)는 소켓(206), 소켓보오드(204)를 통해 하이픽스 보오드(202)의 포고유닛(228)에 연결된다. 여기서 패키지의 형상을 SO(Small Outline)형으로 도시하였으나 이는 다른 형태의 패키지 형태로 응용할 수 있다.
따라서, 본 발명에 의한 테스트 보오드를 이용하여 테스트 환경의 온도를 모니터링(monitoring)하는 방법은, 상기 서어미스터(224)를 구비하는 반도체 소자의 테스트 보오드를 핸들러(Handler)에 장착한다. 그리고 상기 테스트 보오드가 장착된 분위기를 일정온도, 예컨대 룸(room)/핫(hot)/콜드(cold) 테스트의 온도중의 하나로 조절한다. 이어서 상기 핸들러로 패키지화 된 반도체 소자(226)를 로딩(loading) 한다. 마지막으로 상기 로딩된 반도체 소자(226)를 온도 감지 루틴(Routine)이 추가된 테스트 프로그램으로 테스트한다. 이때, 테스트 보오드의 서어미스터(224)가 있는 콘택홀(222, 218)은 테스터(tester)의 채널(channel)과 연결된 상태이다. 그후, 온도 감지 루틴이 추가된 테스트 프로그램, 예컨대 전압을 인가하고 전류를 측정하는 프로그램을 테스터에서 작동시켜 서어미스터(226)의 저항값을 환산한다. 그후 환산된 저항값이 원하는 온도에 적합한 저항값인가를 서로 비교하여 요구하는 범위(expected range)이면 테스트를 계속 진행하고, 요구하는 범위에서 벗어나면 테스트를 중단할 수 있도록 테스트 프로그램을 설계(programming)한다.
도 5는 상술한 테스트 보오드와 온도 모니터링 방법을 사용하여 서어미스터의 저항값을 읽었을 때의 그래프이다.
도 5를 참조하면, 일반적으로 서어미스터는 온도가 올라갈수록 저항이 커지는 특성을 가지고 있다. V=IR 공식에서 저항(R)이 커지면 전류(I)는 작아지고, 저항이 커지면 반대로 전류는 커지게 된다. 따라서, 테스트 보오드에 각각 200Ω(#1, #2)과 1000Ω(#3,#4)의 서어미스터를 연결하고 온도감지 루틴이 있는 테스트 프로그램에서 3V의 전압을 인가하여 매 10℃ 마다 변화하는 전류값을 측정한 결과이다. 즉, 그림에서 Y축은 전류(mA)값을 X축은 온도(℃) 및 시료(samples)를 각각 나타낸다. 그래프에 나타난 결과에 의하면, 핫(Hot) 온도에서는 10℃의 온도 변화에 따라 4∼5mA의 전류차가 발생하고, 룸(room) 이하의 온도에서는 약 1mA 정도의 전류 차이가 발생하여 온도가 올라가면 갈수록 전류의 변화폭이 큰 것을 알 수 있다.
따라서 콜드/룸/핫 온도를 5℃/25℃/75℃에서 테스트하는 일반적인 반도체 제품(Commercial semiconductor products)에서는 테스트 보오드에 서어미스터를 장착하고 테스트 프로그램으로 여기에 전압을 인가하고 전류값을 읽어서 테스트 환경의 온도를 모니터링하면 핸들러의 작동 에러(error) 및 작업자의 실수로 온도를 적정하게 유지하지 않고 테스트를 수행하여 반도체 소자의 신뢰도를 떨어뜨리는 문제를 해결할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 어떠한 종류의 반도체 소자든지 테스트 보오드에 서어미스터를 장착하여 테스트 환경의 온도값을 안정되게 테스트 프로그램을 이용하여 모니터링 함으로써 잘못된 온도에서 테스트가 수행되어 반도체 소자의 신뢰도가 떨어지는 문제점을 미연에 방지할 수 있다.
도 1은 일반적인 테스트 환경에서의 온도 모니터링 방법을 설명하기 위해 도시한 개략도이다.
도 2 내지 도 5는 본 발명에 의한 패키지화 된 반도체 소자의 테스트 보오드 및 이를 이용한 테스트 온도 모니터링 방법을 설명하기 위해 도시한 도면들이다.
* 도면의 주요부분에 대한 부호의 설명 *
200: 마더 보오드(mother board), 202: 하이픽스 보오드(high fix board),
204: 소켓 보오드, 206: 소켓(socket),
210: 배선, 214: 절연물질,
216: 소켓의 리드 접촉부, 218: 접지라인 콘택홀,
220: 콘택홀, 222: 사용하지 않는 콘택홀,
224: 서어미스터(thermistor), 226: 반도체 소자,
228: 포고 유닛(pogo unit).

Claims (10)

  1. 소정의 배선이 구성된 인쇄회로 기판(PCB) 형태의 소켓 보오드(socket board);
    상기 소정의 배선과 연결된 상기 소켓 보오드 상부에 구성되어 패키지화(packaging) 된 반도체 소자가 삽입되어 반도체 소자의 외부리드(external lead)가 1:1로 연결되어 테스트가 수행되는 소켓(Socket);
    상기 소정의 배선과 연결된 소켓 보오드 표면에 구성되고 상기 소정의 배선에 대한 연결상태를 확인하고 외부 부품을 장착할 수 있도록 구성된 소켓 보오드의 콘택홀; 및
    상기 콘택홀 중에서 패키지의 외부리드와 1:1로 대칭이 되지 않고 사용하지 않는 2개 콘택홀에 연결된 서어미스터(Thermistor)를 구비하는 것을 특징으로 하는 반도체 소자의 테스트 보오드(Test board).
  2. 제 1항에 있어서,
    상기 콘택홀의 개수는 상기 소켓에서 패키지의 외부리드와 1:1로 대응되는 핀의 개수보다 많은 것을 특징으로 하는 반도체 소자의 테스트 보오드(Test board).
  3. 제 1항에 있어서,
    상기 소켓보오드는 하부에 하이픽스 보오드(High Fix)와 연결된 것을 특징으로 하는 반도체 소자의 테스트 보오드(Test board).
  4. 제 3항에 있어서,
    상기 하이픽스 보오드는 패키지화 된 반도체 소자의 병렬 테스트를 위해 상기 소켓보오드가 복수개 연결되도록 구성된 것을 특징으로 반도체 소자의 테스트 보오드(Test board).
  5. 제 1항에 있어서,
    상기 하이픽스 보오드는 소켓보오드와의 연결을 위해 내부에 포고유닛(pogo unit)을 갖는 것을 특징으로 하는 반도체 소자의 테스트 보오드(Test board).
  6. 제 5항에 있어서,
    상기 소정의 배선은 소켓과 연결된 복수의 배선을 상기 포고 유닛에 연결하도록 구성된 것을 특징으로 하는 반도체 패키지의 테스트 보오드(Test board).
  7. 제 1항에 있어서,
    상기 두 개의 콘택홀은 적어도 한 개의 접지라인(ground line)과 연결된 콘택홀을 포함하는 것을 특징으로 하는 반도체 패키지의 테스트 보오드(Test board).
  8. 소정의 배선이 구성된 인쇄회로 기판(PCB) 형태의 소켓 보오드(socket board)와,
    상기 소정의 배선과 연결된 상기 소켓 보오드 상부에 구성되어 패키지화(packaging) 된 반도체 소자가 삽입되어 반도체 소자의 복수개의 외부리드(external lead)가 1:1로 연결되어 테스트가 수행되는 소켓(Socket)과,
    상기 소정의 배선과 연결된 소켓 보오드 표면에 구성되고 상기 소정의 배선에 대한 연결상태를 확인하고 외부 부품을 장착할 수 있도록 구성된 콘택홀과,
    상기 콘택홀 중에서 패키지의 외부리드와 1:1로 대칭이 되지 않고 사용하지 않는 2개 콘택홀에 연결된 서어미스터(Thermistor)를 구비하는 테스트 보오드를 이용한 반도체 소자의 테스트 온도 모니터링 방법에 있어서,
    상기 서어미스터를 구비하는 반도체 소자의 테스트 보오드를 핸들러(Handler)에 장착하는 단계;
    상기 테스트 보오드가 장착된 분위기를 일정온도로 조절하는 단계;
    상기 핸들러로 패키지화 된 반도체 소자를 로딩하는 단계;
    상기 로딩된 반도체 소자를 온도 감지 루틴(Routine)이 추가된 테스트 프로그램으로 테스트하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 테스트 온도 모니터링 방법.
  9. 제 8항에 있어서,
    상기 온도 감지루틴은 상기 서어미스터가 설치된 콘택홀에 전압을 인가하고 전류를 측정하는 루틴인 것을 특징으로 하는 반도체 소자의 테스트 온도 모니터링 방법.
  10. 제 8항에 있어서,
    상기 온도 감지루틴은 측정된 결과가 요구되는 값의 범위와 일치하지 않으면 테스트를 중단하는 기능을 갖는 것을 특징으로 하는 반도체 소자의 테스트 온도 모니터링 방법.
KR10-1998-0025892A 1998-06-30 1998-06-30 서어미스터를 갖는 테스트 보오드 및 그 사용방법 KR100505609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0025892A KR100505609B1 (ko) 1998-06-30 1998-06-30 서어미스터를 갖는 테스트 보오드 및 그 사용방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0025892A KR100505609B1 (ko) 1998-06-30 1998-06-30 서어미스터를 갖는 테스트 보오드 및 그 사용방법

Publications (2)

Publication Number Publication Date
KR20000004456A KR20000004456A (ko) 2000-01-25
KR100505609B1 true KR100505609B1 (ko) 2005-11-08

Family

ID=19542277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0025892A KR100505609B1 (ko) 1998-06-30 1998-06-30 서어미스터를 갖는 테스트 보오드 및 그 사용방법

Country Status (1)

Country Link
KR (1) KR100505609B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852919B1 (ko) * 2005-11-17 2008-08-22 정재호 반도체 소자 진단을 위한 전압-전류 측정 장치
CN118501702A (zh) * 2024-07-04 2024-08-16 宁德时代新能源科技股份有限公司 电性能检测设备、电性能检测设备控制方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920008505A (ko) * 1990-10-08 1992-05-28 오오우라 히로시 Ic 시험장치
JPH05326658A (ja) * 1992-05-21 1993-12-10 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の検査方法
JPH0783996A (ja) * 1993-06-30 1995-03-31 Ando Electric Co Ltd 加熱ブロックを熱媒体とするバーンインチェンバ
JPH09152465A (ja) * 1995-11-30 1997-06-10 Ando Electric Co Ltd テストバーンイン装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920008505A (ko) * 1990-10-08 1992-05-28 오오우라 히로시 Ic 시험장치
JPH05326658A (ja) * 1992-05-21 1993-12-10 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の検査方法
JPH0783996A (ja) * 1993-06-30 1995-03-31 Ando Electric Co Ltd 加熱ブロックを熱媒体とするバーンインチェンバ
JPH09152465A (ja) * 1995-11-30 1997-06-10 Ando Electric Co Ltd テストバーンイン装置

Also Published As

Publication number Publication date
KR20000004456A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100248571B1 (ko) 프로우브 장치
US5621312A (en) Method and apparatus for checking the integrity of a device tester-handler setup
JPH10111315A (ja) プローブカードおよびこれを用いた試験装置
KR100505609B1 (ko) 서어미스터를 갖는 테스트 보오드 및 그 사용방법
US6867597B2 (en) Method and apparatus for finding a fault in a signal path on a printed circuit board
US8624615B2 (en) Isolation circuit
KR101866427B1 (ko) 반도체 소자용 테스트 소켓의 검사장치
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
CN102128991B (zh) 一种老化测试装置及测试方法
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
KR20060133242A (ko) 액정표시장치 및 이의 테스트 장치와 이의 테스트방법
US6989684B2 (en) System for and method of assessing chip acceptability and increasing yield
TWI856472B (zh) 校準系統及其校準載板
JP3667645B2 (ja) 汎用型バーンインボード
US20230273239A1 (en) Test board and method for testing semiconductor device
KR100385398B1 (ko) 접속 점검 기능을 가진 집적 회로 번인 장치, 검사용 기판 및 접속 점검 방법
KR101962684B1 (ko) 제어기용 보드 및 제어기용 보드를 테스트하기 위한 테스트 장치
JP2000012634A (ja) バーンイン試験用基板への半導体装置の供給方法
JP3783865B2 (ja) 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
KR19990046538A (ko) 전자부품의번인실온상태측정장치
KR100253278B1 (ko) 집적회로 테스트용 소켓
JP2018036221A (ja) デバイス搬送用のｉｃトレーを使用する信頼性試験ボード
KR0169815B1 (ko) 범용 번-인 기판
JPH11218560A (ja) 検査回路
JP3114655B2 (ja) 半導体集積回路のテストボード不良検出用集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee