KR100505058B1 - 반도체소자 제조용 비피에스지 패턴의 형성방법 - Google Patents
반도체소자 제조용 비피에스지 패턴의 형성방법 Download PDFInfo
- Publication number
- KR100505058B1 KR100505058B1 KR10-1998-0033323A KR19980033323A KR100505058B1 KR 100505058 B1 KR100505058 B1 KR 100505058B1 KR 19980033323 A KR19980033323 A KR 19980033323A KR 100505058 B1 KR100505058 B1 KR 100505058B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- forming
- semiconductor device
- bpsg film
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체소자 제조용 비피에스지 패턴의 형성방법에 관한 것이다.
본 발명에 따른 반도체소자 제조용 비피에스지 패턴의 형성방법은, 일련의 반도체소자 제조공정이 수행된 반도체 기판 상에 BPSG(Boron Phosphorus Silicate Glass)막을 형성하는 단계, 상기 BPSG막을 소정온도에서 리플로우(Reflow)하는 단계, 상기 리플로우된 반도체 기판을 산소분위기에서 쿨링(Cooling)하는 단계, 상기 세정된 반도체 기판 상에 HMDS를 형성하는 단계 및 상기 반도체 기판을 사진식각하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 식각액이 BPSG막과 HMDS 사이의 들뜬공간으로 침투하여 포토레지스트 패턴이 들떠 이동하는 스웰링현상이 발생하는 것을 방지할 수 있는 효과가 있다.
Description
본 발명은 반도체소자 제조용 비피에스지 패턴의 형성방법에 관한 것으로서, 보다 상세하게는 층간절연막으로서 비피에스지막을 형성하는 과정에 포토레지스트 패턴이 이동하는 스웰링현상이 발생하는 것을 방지할 수 있는 반도체소자 제조용 비피에스지막 형성방법에 관한 것이다.
최근의 반도체 고집적회로(Ultra Large Scale Intergration) 제조공정에서는 집적도를 높이기 위해서 다수의 금속배선층이 적층된 구조를 선택하고 있으며, 상기 구조의 금속배선층의 사이 사이에는 각 금속배선층을 서로 절연시키기 위하여 층간절연막으로 비피에스지(BPSG : Boron Phosphorus Silicate Glass , 이하 BPSG라 함)막을 형성하고 있다.
그리고, 일련의 반도체소자 제조공정의 수행에 의해서 반도체 기판 상에 형성된 단차를 제거하고, 상기 일련의 반도체소자 제조공정이 수행된 반도체 기판의 소정영역과 다른 소정영역을 서로 절연시키기 위하여 층간절연막으로 상기 BPSG막을 형성하고 있다.
종래의 반도체소자 제조용 BPSG막 형성방법은, 먼저 도1에 도시된 바와 같이 일련의 반도체소자 제조공정의 수행에 의해서 단차영역이 형성된 반도체 기판 상에 산화막 내부에 일정량의 보론(Boron) 및 포스포러스(Phosphorus)가 함유된 친수성의 BPSG막을 형성한다. 상기 BPSG막 형성공정을 진행한 후, 상기 반도체 기판은 후속되는 리플로우공정의 진행을 위해서 리플로우공정설비로 이동하는 과정에 정체시간이 발생되고, 후속되는 리플로우공정의 진행을 위해서 대기하는 동안 정체시간이 발생되며, 상기 정체시간동안 BPSG막이 형성된 반도체 기판은 주변공기에 노출됨으로서 상기 BPSG마에는 히드록실기(-OH)가 형성될 수 있다.
다음으로, 상기 BPSG막이 형성된 반도체 기판을 소정온도에서 리플로우(Reflow)한다. 상기 리플로우공정은 920 ℃ 정도의 고온에서 수행되며, 상기 리플로우공정이 수행됨에 따라 BPSG막의 평탄도는 향상된다.
이어서, 상기 리플로우공정이 수행된 반도체 기판을 쿨링챔버(Cooling chamber) 내부에 투입한 후, 소정시간 대기함으로서 상기 반도체 기판의 온도를 하강시키는 쿨링공정을 수행한다. 상기 쿨링공정이 진행되는 쿨링챔버 내부로는 일정량의 질소(N2)가스가 공급될 수도 있다.
다음으로, 상기 쿨링공정이 수행된 반도체 기판을 황산(H2SO4)용액 및 과산화수소(H2O2)가 일정비율로 혼합된 케미컬(Chemical)을 이용하여 세정함으로서 상기 반도체 기판 상에 존재하는 불순물을 제거한다.
계속해서, 상기 세정공정이 수행된 반도체 기판 상에 HMDS(Hexamethyldisilazane) 즉, (CH3)3SiNHSi(CH3)3를 형성한다. 상기 HMDS는 후속되는 사진식각공정의 수행에 의해서 반도체 기판 상에 형성되는 소수성의 포토레지스트와 친수성의 상기 BPSG막이 서로 용이하게 결합할 수 있도록 접착력을 향상시키는 역할을 수행한다.
이어서, 상기 반도체 기판 상에 특정형상의 BPSG 패턴을 형성하기 위하여 상기 반도체 기판 상에 소수성의 포토레지스트를 도포한 후, 통상의 사진식각공정을 수행한다. 상기 사진식각공정은 상기 포토레지스트가 도포된 반도체 기판을 레티클(Reticle)을 사용하여 노광시키는 노광공정과 상기 노광된 포토레지스트를 현상액을 사용하여 현상하는 현상공정과 상기 현상공정의 수행에 의해서 형성된 포토레지스트 패턴을 마스크로 사용하여 상기 HMDS 및 BPSG막을 식각하는 식각공정으로 이루어진다. 상기 식각공정은 상기 HMDS 및 BPSG막을 소정깊이 습식식각하는 1차 식각공정과 상기 BPSG막을 다시 정밀하게 건식식각하는 2차 식각공정으로 구분된다.
그런데, 상기 사진식각공정의 1차 습식식각공정을 진행하는 과정에 포토레지스트 패턴이 반도체 기판에서 들떠 이동하는 스웰링(Swelling)현상이 발생하여 식각불량이 발생하는 문제점이 있었다. 이는, 반도체 기판 상에 BPSG막을 형성한 후, 곧바로 리플로우공정이 진행되지 못하고 정체시간을 가진 후 리플로우공정이 수행됨에 따라 BPSG막 상에 히드록실기(-OH)가 형성되어 있음으로 인해서 상기 BPSG막 상에 HMDS가 용이하게 흡착되지 못하여 들뜨고, 상기 들뜬공간으로 1차 습식식각공정의 식각액이 침투하여 들뜬공간을 식각하기 때문이다.
본 발명의 목적은, 반도체 기판 상에 형성된 BPSG막을 형성한 후, 정체시간을 가지는 동안 주변공기에 노출되어 BPSG막에 히드록실기가 형성됨으로서 후속 사진식각공정에서 스웰링현상이 발생하는 것을 방지할 수 있는 반도체소자의 비피에스지 패턴의 형성방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 비피에스지 패턴의 형성방법은, 일련의 반도체소자 제조공정이 수행된 반도체 기판 상에 BPSG(Boron Phosphorus Silicate Glass)막을 형성하는 단계와, 상기 BPSG막을 소정온도에서 리플로우(Reflow)하는 단계와, 상기 리플로우된 반도체 기판을 산소분위기에서 쿨링(Cooling)하는 단계와, 상기 쿨링된 반도체 기판을 세정하는 단계와, 상기 세정된 반도체 기판 상에 HMDS를 형성하는 단계와, 상기 반도체 기판을 사진식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 본 발명에 따른 반도체소자 제조용 BPSG막의 형성방법의 일 실시예를 설명하기 위한 공정도이다.
도2를 참조하면, 먼저 일련의 반도체소자 제조공정이 수행된 반도체 기판 상에 친수성의 BPSG막을 형성한다.
이어서, 상기 BPSG막이 형성된 반도체 기판을 소정시간동안 920 ℃정도의 고온으로 가열하는 리플로우공정을 수행한다. 상기 리플로우공정은 반도체 기판 상에 형성된 BPSG막의 평탄도를 향상시키기 위하여 수행된다.
다음으로, 상기 리플로우공정의 수행에 의해서 그 온도가 상승된 반도체 기판의 온도를 하강시키는 쿨링공정을 수행한다. 상기 쿨링공정은 상기 반도체 기판을 쿨링챔버 내부에 투입한 후, 상기 반도체 기판을 쿨링챔버 내부에서 소정시간동안 대기시킴으로서 이루어진다. 그리고, 상기 쿨링공정을 수행하는 동안에 쿨링챔버 내부로 일정량의 산소(O2)가스를 공급함으로서 BPSG막이 형성된 반도체 기판 상에 친수성의 산화막을 형성한다. 상기 산화막은 친수성의 BPSG막이 형성된 반도체 기판이 후속공정을 진행하기 위하여 이동 및 대기하는 과정에 주변공기에 노출되어 주변공기와 반응하여 BPSG막 상에 히드록실기가 형성되는 것을 방지한다.
계속해서, 상기 산화막이 형성된 반도체 기판 상에 존재하는 불순물을 제거하는 세정공정을 수행한다. 상기 세정공정은 후속공정으로서 상기 산화막 상에 형성되는 HMDS의 접착성을 향상시키는 역할을 수행한다.
다음으로, 상기 반도체 기판 상에 HMDS를 형성한다. 상기 HMDS는 후속되는 사진식각공정의 수행에 의해서 도포되는 소수성의 포토레지스트와 친수성의 산화막의 접착력을 향상시키는 역할을 수행한다.
마지막으로, 상기 반도체 기판 상에 소수성의 포토레지스트를 도포한 후, 통상의 사진식각공정을 수행함으로서 소정영역의 HMDS, 산화막 및 BPSG막을 식각한다. 상기 사진식각공정은 포토레지스트가 도포된 반도체 기판 상에 레티클을 위치시킨 후, 레티클을 통과한 빛을 이용하여 포토레지스트를 노광시키고, 상기 노광된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 사용하여 식각공정을 수행함으로서 BPSG 패턴이 이루어진다. 상기 식각공정은 식각액을 사용하여 HMDS, 산화막 및 BPSG막을 소정깊이 습식식각하는 1차 식각공정과 반응가스를 사용하여 BPSG막을 정밀하게 건식식각하는 2차 식각공정으로 구분되어 이루어진다.
따라서, 본 발명에 의하면 BPSG막과 HMDS막 사이에 산화막을 형성함으로서 BPSG막이 주변공기에 노출되어 BPSG막 상에 히드록실기가 형성되는 것을 방지함으로서 종래와 같이 후속 사진식각공정의 1차 습식식각공정에 사용되는 식각액이 BPSG막과 HMDS 사이의 들뜬공간으로 침투하여 스웰링현상을 유발하여 식각불량이 발생하는 것을 방지할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도1은 종래의 반도체소자 제조용 비피에스지 패턴의 형성방법을 설명하기 위한 공정도이다.
도2는 본 발명에 따른 반도체소자 제조용 비피에스지 패턴의 형성방법의 일실시예를 설명하기 위한 공정도이다.
Claims (1)
- 일련의 반도체소자 제조공정이 수행된 반도체 기판 상에 BPSG(Boron Phosphorus Silicate Glass)막을 형성하는 단계;상기 BPSG막을 소정온도에서 리플로우(Reflow)하는 단계;상기 리플로우된 반도체 기판을 산소분위기에서 쿨링(Cooling)하는 단계;상기 쿨링된 반도체 기판을 세정하는 단계;상기 세정된 반도체 기판 상에 HMDS를 형성하는 단계; 및상기 반도체 기판을 사진식각하는 단계를 포함하는 것을 특징으로 하는 반도체소자 제조용 비피에스지 패턴의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0033323A KR100505058B1 (ko) | 1998-08-17 | 1998-08-17 | 반도체소자 제조용 비피에스지 패턴의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0033323A KR100505058B1 (ko) | 1998-08-17 | 1998-08-17 | 반도체소자 제조용 비피에스지 패턴의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000014111A KR20000014111A (ko) | 2000-03-06 |
| KR100505058B1 true KR100505058B1 (ko) | 2005-10-19 |
Family
ID=19547458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0033323A KR100505058B1 (ko) | 1998-08-17 | 1998-08-17 | 반도체소자 제조용 비피에스지 패턴의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100505058B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980010625A (ko) * | 1996-07-19 | 1998-04-30 | 김광호 | 반도체 소자의 사진 식각 방법 |
-
1998
- 1998-08-17 KR KR10-1998-0033323A patent/KR100505058B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980010625A (ko) * | 1996-07-19 | 1998-04-30 | 김광호 | 반도체 소자의 사진 식각 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000014111A (ko) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030031599A (ko) | 반도체장치의 제조방법 | |
| KR0182851B1 (ko) | 레지스트 패턴의 형성방법 | |
| KR100505058B1 (ko) | 반도체소자 제조용 비피에스지 패턴의 형성방법 | |
| JP2011238795A (ja) | パターン形成方法 | |
| US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
| US5804515A (en) | Method for forming contact holes of semiconductor device | |
| US5866302A (en) | Pattern formation method | |
| KR20110077484A (ko) | 반도체 디바이스의 미세 패턴 형성 방법 | |
| KR100253392B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JPH10189731A (ja) | コンタクトホール形成方法 | |
| US7199060B2 (en) | Method for patterning dielectric layers on semiconductor substrates | |
| TWI833601B (zh) | 基底的處理方法 | |
| KR100391001B1 (ko) | 금속 배선 형성 방법 | |
| KR100870326B1 (ko) | 반도체 소자의 하드 마스크 패턴 형성방법 | |
| KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP2006148003A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100223015B1 (ko) | 구리 배선막 형성 방법 | |
| KR100198645B1 (ko) | 반도체 소자의 패턴 방법 | |
| KR100252759B1 (ko) | 반도체소자제조방법 | |
| JPS58220429A (ja) | 半導体装置の製造方法 | |
| JP2006041364A (ja) | 配線の形成方法及び、電子デバイスの製造方法 | |
| JPH05234957A (ja) | 半導体装置の製造方法 | |
| KR100281270B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR19990021583A (ko) | 반도체 장치의 패턴 형성 방법 | |
| JPH11265888A (ja) | 半導体装置の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |