KR100499372B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100499372B1
KR100499372B1 KR10-2002-0084879A KR20020084879A KR100499372B1 KR 100499372 B1 KR100499372 B1 KR 100499372B1 KR 20020084879 A KR20020084879 A KR 20020084879A KR 100499372 B1 KR100499372 B1 KR 100499372B1
Authority
KR
South Korea
Prior art keywords
sustain
electrode
discharge
pulse
scan electrode
Prior art date
Application number
KR10-2002-0084879A
Other languages
English (en)
Other versions
KR20040058570A (ko
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0084879A priority Critical patent/KR100499372B1/ko
Publication of KR20040058570A publication Critical patent/KR20040058570A/ko
Application granted granted Critical
Publication of KR100499372B1 publication Critical patent/KR100499372B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 마지막 서스테인 방전에 의해 발생된 전하를 이용하여 초기화 방전을 일으키도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간에 셀을 선택하는 단계와, 서스테인 기간에 상기 선택된 셀의 스캔전극 및 서스테인전극에 적어도 하나 이상의 서스테인 펄스를 교번적으로 공급하여 서스테인 방전을 일으키는 단계와, 상기 서스테인 기간 동안 상기 서스테인펄스 중 마지막 서스테인펄스를 상기 서스테인전극에 인가하여 일어나는 마지막 서스테인 방전에 의해 상기 셀내에 발생된 전하를 이용하여 다음 서브필드의 초기화 방전을 일으키는 단계를 포함하고, 상기 서스테인 전극에 인가되는 마지막 서스테인펄스는 상기 스캔전극 및 서스테인전극에 공급되는 서스테인 펄스의 폭보다 작은 폭을 갖는 정극성 세폭펄스가 되는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD OF DRIVING PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 마지막 서스테인 방전에 의해 발생된 전하를 이용하여 초기화 방전을 일으키도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1은 통상적으로 교류형 PDP에 매트릭스 형태로 배열되어진 방전셀 구조를 나타내는 사시도이며, 도 2는 도 1에 도시된 방전셀의 단면도를 나타낸 것이다.
도 1 및 도 2를 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
도 4은 종래 기술에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 4를 참조하면, PDP의 한 프레임에 포함되는 첫 번째 서브필드(SF1)는 리셋기간(RPD), 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다.
리셋기간(RPD)에는 스캔전극(Y)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up)시 전압이 증가하고 셋다운(Set-down) 시에는 전압이 감소하는 형태를 가진다. 셋업(Set-up)시 리셋방전이 발생되어 상부 유전층(14)에 벽전하가 형성된다. 이어서, 셋다운 시 감소하는 전압에 의해 불요의 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운(Set-down)시 서스테인전극(Z)에 정극성(+)의 직류전압을 공급한다. 이 정극성(+)의 직류전압에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운 시 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업(Set-up)시 생성된 벽전하들이 감소하게 된다.
어드레스 기간(APD)에는 스캔전극(Y)에 부극성(-)의 스캔전압(Vy)을 가지는 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(X)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
서스테인 기간(SPD)에는 시작부에서 스캔전극(Y)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀들에서 서스테인방전이 개시되게 한다. 이어서, 서스테인전극(Z)과 스캔전극(Y)에 교번적으로 서스테인전압(Vs)에 해당하는 서스테인펄스(SUSPz, SUSPy)를 공급하여 서스테인기간(SPD) 동안 서스테인방전이 유지되게 한다. 이때, 스캔전극(Y)에 마지막 서스테인 펄스(SUSPy)가 공급되는 도 4의 (A)시점에서 벽전하가 쌓이는 형태를 살펴보면, 도 4의 (A)시점에서는 스캔전극(Y)에 서스테인 펄스(SUSPy)가 인가되고 서스테인전극(Z)에 기저전위(GND)가 인가된다. 그러면, 스캔전극(Y)과 서스테인전극(Z)간의 서스테인 전압차(Vs)에 의해 스캔전극(Y)에 정극성(+)의 전압이 공급됨으로 스캔전극(Y)의 유전체층에는 도 5(a)처럼 부극성(-)의 벽전하가 쌓이게 된다. 그리고, 서스테인전극(Z)에는 스캔전극(Y)에 비해 부극성(-)의 전압이 공급되는 것과 같음으로 서스테인전극(Z)의 유전체층에는 도 5(a)처럼 정극성(+)의 벽전하가 쌓이게 된다. 또한, 어드레스전극(X)에는 기저전위(GND)가 인가되므로 서스테인전극(Z)과 마찬가지로 부극성(-)의 전압이 공급되는 것과 같음으로 어드레스전극(X)의 유전체층에는 정극성(+)의 벽전하가 쌓이게 된다.
이러한 서스테인 기간(SPD)에 이은 소거기간(EPD)에서는 서스테인전극(Z)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 소거펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지거나 방전 소거를 위해 1㎲ 정도의 짧은 펄스폭을 가지게 된다. 이러한 소거펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지된다. 즉, 서스테인전극(Z)에 서서히 변화하는 전압값을 갖는 소거펄스(EP)가 인가되면 스캔전극(Y)과 서스테인전극(Z)간에 소거방전이 일어나게 된다. 이를 자세히 설명하면, 서스테인전극(Z)에 정극성(+)의 전압이 서서히 증가하게 됨으로 서스테인전극(Z)의 유전체층에는 부극성(-)의 벽전하가 서서히 증가하게 된다. 따라서, 도 4의 (A)시점에 서스테인전극(Z)의 유전체층에 쌓여있던 정극성(+)의 벽전하는 서서히 증가하는 부극성(-)의 벽전하와 결합을 하여 점점 줄어들게 된다. 이와 마찬가지로 서스테인전극(Z)에 소거펄스(EP)가 인가되면 스캔전극(Y)의 유전체층에는 정극성(+)의 벽전하가 서서히 쌓이게 된다. 따라서, 도 4의 (A)시점에 스캔전극(Y)의 유전체층에 쌓여있던 부극성(-)의 벽전하는 서서히 증가하는 정극성(+)의 벽전하와 결합을 하여 점점 줄어들게 된다.
이후, 서스테인전극(Z)에 소거펄스(EP)가 공급된 후인 도 4의 (B)시점에서 벽전하가 쌓이는 형태를 살펴보면, 소거방전에 의해 스캔전극(Y)에는 도 5(b)처럼 부극성(-)의 벽전하가 미약하게 쌓여있게 되고, 서스테인전극(Z)에는 도 5(b)처럼 정극성(+)의 벽전하가 미약하게 쌓여있게 된다. 따라서, 이전 서브필드에서 소거방전이 완료되면 스캔전극(Y)과 서스테인전극(Z)의 벽전하는 모두 사라지거나 잔류 전하가 있더라도 미약한 양이 됨으로 다음 서브필드의 리셋기간(RPD)동안 리셋방전을 발생시키기 위해서는 높은 리셋전압을 공급해야 한다. 이러한 높은 리셋전압은 리셋기간동안 발생하지 말아야 하는 빛을 발생시켜서 콘트라스트 성능을 저하시키는 단점이 있다. 이를 자세히 설명하면, 도 4의 (A)시점에서 서스테인 방전에 의해 스캔전극(Y)에 많은 부극성(-)의 벽전하가 쌓이게 되고, 서스테인전극(Z)에도 많은 정극성(+)의 벽전하가 쌓이게 된다. 그후, 소거방전시 소거펄스(EP)에 의해 스캔전극(Y)에는 미약한 양의 부극성(-)의 벽전하가 남게 되고, 서스테인전극(Z)에도 미약한 양의 정극성(+)의 벽전하가 남게 된다. 이렇게 소거되고 남은 미약한 양의 벽전하 만으로는 다음 서브필드의 리셋기간동안 리셋방전을 발생시키데 영향을 미치지 못함으로 높은 리셋전압을 공급해야 한다. 따라서, 리셋기간동안 발생하지 말아야 하는 빛이 발생되어 콘트라스트 성능을 저하시킨다.
따라서, 본 발명의 목적은 마지막 서스테인 방전에 의해 발생된 전하를 이용하여 초기화 방전을 일으키도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간에 셀을 선택하는 단계와, 서스테인 기간에 상기 선택된 셀의 스캔전극 및 서스테인전극에 적어도 하나 이상의 서스테인 펄스를 교번적으로 공급하여 서스테인 방전을 일으키는 단계와, 상기 서스테인 기간 동안 상기 서스테인펄스 중 마지막 서스테인펄스를 상기 서스테인전극에 인가하여 일어나는 마지막 서스테인 방전에 의해 상기 셀내에 발생된 전하를 이용하여 다음 서브필드의 초기화 방전을 일으키는 단계를 포함한다.
상기 마지막 서스테인 방전에 의해 스캔전극 및 서스테인전극에 벽전하가 쌓이는 것을 특징으로 한다.
상기 스캔전극 및 서스테인전극의 벽전하에 의해 다음 서브필드의 초기화 방전시 리셋전압을 낮출 수 있는 것을 특징으로 한다.
본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인 기간동안 스캔전극에 서스테인 전압값을 갖는 제1 서스테인 펄스를 공급하는 단계와, 상기 서스테인 기간동안 서스테인전극에 상기 스캔전극과 교번적으로 상기 서스테인펄스와 동일 전압값을 가지는 제2 서스테인 펄스를 공급하는 단계와, 상기 서스테인 기간동안 상기 스캔전극에 마지막으로 인가되는 제1 서스테인펄스와 교번되게 상기 서스테인전극에 다음 서브필드의 초기화 방전을 일으키기 위해 벽전하를 강화시키는 강화펄스를 공급하는 단계를 포함한다.
상기 강화펄스는 소정의 기울기를 갖고 완만하게 상승하는 것을 특징으로 한다.
상기 강화펄스의 전압 상승시간은 10us 이하인 것을 특징으로 한다.
상기 강화펄스의 서스테인 방전에 의해 스캔전극 및 서스테인전극에 벽전하가 쌓이는 것을 특징으로 한다.
상기 스캔전극 및 서스테인전극의 벽전하에 의해 다음 서브필드의 초기화 방전시 리셋전압을 낮출 수 있는 것을 특징으로 한다.
상기 강화펄스는 스캔전극 및 서스테인전극에 공급되는 서스테인 펄스의 폭보다 작은 폭을 갖는 세폭펄스가 되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 12을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 6은 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이고, 도 7은 도 6의 파형에 의해 상부 유전층에 쌓이는 벽전하의 형태를 보여주는 도면이다.
도 6 및 도 7을 참조하면, PDP의 한 프레임에 포함되는 첫 번째 서브필드(SF1)는 리셋기간(RPD), 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다.
리셋기간(RPD)에는 스캔전극(Y)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up)시 전압이 증가하고 셋다운(Set-down) 시에는 전압이 감소하는 형태를 가진다. 셋업(Set-up)시 리셋방전이 발생되어 상부 유전층에 벽전하가 형성된다. 이어서, 셋다운 시 감소하는 전압에 의해 불요의 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운(Set-down)시 서스테인전극(Z)에 정극성(+)의 직류전압을 공급한다. 이 정극성(+)의 직류전압에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운 시 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업(Set-up)시 생성된 벽전하들이 감소하게 된다.
어드레스 기간(APD)에는 스캔전극(Y)에 부극성(-)의 스캔전압(Vy)을 가지는 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(X)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
서스테인 기간(SPD)에는 시작부에서 스캔전극(Y)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀들에서 서스테인방전이 개시되게 한다. 이어서, 서스테인전극(Z)과 스캔전극(Y)에 교번적으로 서스테인전압(Vs)에 해당하는 서스테인펄스(SUSPz, SUSPy)를 공급하여 서스테인기간(SPD) 동안 서스테인방전이 유지되게 한다. 이때, 서스테인전극(Z)에는 소거방전을 발생시키기 위한 소거펄스가 공급되는 대신에 마지막 서스테인 펄스(SUSPz)가 공급된다. 따라서, 서스테인전극(Z)에 공급된 마지막 서스테인 펄스(SUSPz)에 의한 서스테인 방전을 하게되는 (A1)시점에서의 방전형태를 살펴보면, 서스테인전극(Z)에 정극성(+)의 전압이 공급됨으로 서스테인전극(Z)의 유전체층에는 도 7(a)처럼 부극성(-)의 벽전하가 많은 양으로 쌓이게 된다. 또한, 스캔전극(Y)의 유전체층에는 도 7(a)처럼 정극성(+)의 벽전하가 많은 양으로 쌓이게 된다. 이러한 벽전하를 이용하여 다음 서브필드의 리셋기간(RPD)동안 리셋방전을 일으키는 프라이밍 효과로 이용한다. 이후 상태는 (B1)에 나타나 있고, 서스테인 방전을 한 셀의 경우와 하지 않은 셀의 경우가 발생할 수 있다. 일단, 서스테인 방전을 한 셀의 경우 도 6의 (A1)시점에서 스캔전극(Y)에 많은 정극성(+)의 벽전하를 가지고 있는 상태에서 다음 서브필드의 램프 리셋펄스가 이어진다. 이때, 램프펄스의 초기 전압은 서스테인 전압(Vs)을 사용함으로 (B1)시점에서 스캔전극(Y)과 서스테인전극(Z)간의 방전이 다시 한번 발생한다. 즉, (B1)시점에서 스캔전극(Y)에 정극성(+)의 전압이 공급됨으로 (A1)시점의 벽전하와 더해져 스캔전극(Y)의 유전체층에는 스캔전극(Y)과 서스테인전극(Z)간의 높은 전압차에 의해 도 7(b)처럼 부극성(-)의 벽전하가 많이 쌓이게 된다. 또한, 서스테인전극(Z)에는 (A1)시점의 벽전하와 더해져 스캔전극(Y)과 서스테인전극(Z)간의 높은 전압차에 의해 도 7(b)처럼 정극성(+)의 벽전하가 많이 쌓이게 된다. 따라서, 이러한 벽전하를 다음 서브필드의 리셋기간(RPD)동안 리셋방전을 발생시키는데 이용하면 리셋전압을 낮출 수 있다.
한편, 서스테인 방전을 하지 않은 셀의 경우는 (A1)시점 및 그 이전 상태에서도 방전이 발생하지 않았기 때문에 (B1)시점에서도 방전이 발생하지 않는다. 즉, 서스테인 방전을 하지 않은 셀은 종래와 같은 벽전하 상태를 유지하게 된다. 따라서, 이러한 벽전하를 다음 서브필드의 리셋기간(RPD)동안 리셋방전을 발생시키는데 이용하면 리셋전압을 낮출 수 있다.
이렇게 서스테인전극(Z)에 소거방전을 위한 소거펄스를 공급하여 벽전하를 소거시키지 않고 스캔전극(Y)과 서스테인전극(Z)에 쌓여 있는 많은 벽전하를 다음 서브필드의 리셋기간(RPD)동안 리셋방전을 발생시키는데 이용함으로써 리셋전압을 줄일 수 있다. 따라서, 리셋기간(RPD)에 발생하는 불필요한 빛을 줄일 수 있음으로 콘트라스트를 향상 시킬 수 있다. 이를 자세히 설명하면, 도 6의 (A1)시점에서 서스테인전극(Z)에 공급되는 마지막 서스테인 펄스(SUSPz)의 서스테인 방전에 의해 스캔전극(Y)에 많은 양의 정극성(+)의 벽전하가 쌓이게 되고, 서스테인전극(Z)에도 많은 양의 부극성(-)의 벽전하가 쌓이게 된다. 이러한 벽전하는 소거되지 않고 계속 유지되다가 다음 서브필드의 램프 리셋펄스가 이어진다. 램프펄스의 초기전압은 서스테인 전압(Vs)을 사용함으로 (B1)시점에서 다시한번 스캔전극(Y)과 서스테인전극(Z)간에 방전이 발생한다. 이때, (B1)시점에서는 (A1)시점의 벽전하와 더해져 스캔전극(Y)과 서스테인전극(Z)간의 높은 전압차에 의해 스캔전극(Y)에 많은 양의 부극성(-)의 벽전하가 쌓이게 되고, 서스테인전극(Z)에도 많은 양의 정극성(+)의 벽전하가 쌓이게 된다. 이러한 벽전하는 다음 서브필드의 리셋기간(RPD)동안 리셋방전을 발생시키기에 충분한 벽전하를 제공함으로 리셋전압을 낮출 수 있다. 따라서, 리셋기간(RPD)동안 발생하지 말아야 하는 빛의 양을 줄일 수 있음으로 콘트라스트 성능을 향상 시킬 수 있다.
도 8은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이고, 도 9는 도 8의 파형에 의해 상부 유전층에 쌓이는 벽전하의 형태를 보여주는 도면이다.
도 8 및 도 9를 참조하면, PDP의 한 프레임에 포함되는 첫 번째 서브필드(SF1)는 리셋기간(RPD), 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다.
리셋기간(RPD)에는 스캔전극(Y)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up)시 전압이 증가하고 셋다운(Set-down) 시에는 전압이 감소하는 형태를 가진다. 셋업(Set-up)시 리셋방전이 발생되어 상부 유전층에 벽전하가 형성된다. 이어서, 셋다운 시 감소하는 전압에 의해 불요의 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운(Set-down)시 서스테인전극(Z)에 정극성(+)의 직류전압을 공급한다. 이 정극성(+)의 직류전압에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운 시 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업(Set-up)시 생성된 벽전하들이 감소하게 된다.
어드레스 기간(APD)에는 스캔전극(Y)에 부극성(-)의 스캔전압(Vy)을 가지는 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(X)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
서스테인 기간(SPD)에는 시작부에서 스캔전극(Y)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)동안 충분히 벽전하가 형성된 방전셀들에서 서스테인방전이 개시되게 한다. 이어서, 서스테인전극(Z)과 스캔전극(Y)에 교번적으로 서스테인 전압(Vs)에 해당하는 서스테인펄스(SUSPz, SUSPy)를 공급하여 서스테인기간(SPD) 동안 서스테인방전이 유지되게 한다. 이때, 서스테인전극(Z)에는 소거방전을 발생시키기 위한 소거펄스가 공급되는 대신에 마지막 서스테인 펄스(SUSPz)가 공급할 경우 벽전하가 과하게 발생해서 오방전을 발생시킬 수 있다. 따라서, 서스테인전극(Z)에 공급되는 마지막 펄스의 상승 부분을 약간 완만하게 조정해서 방전의 세기를 줄인다. 이때, 서스테인전극(Z)에 공급된 마지막 펄스에 의해 서스테인 방전을 하게되는 (A2)시점에서의 방전형태를 살펴보면, 서스테인전극(Z)에 공급되는 마지막 펄스는 전압이 완만하게 상승하므로 급하게 상승하는 펄스보다는 벽전하가 적게 형성된다. 즉, (A2)시점에서는 서스테인전극(Z)에 약간 완만하게 상승하는 정극성(+)의 전압이 공급됨으로 서스테인전극(Z)의 유전체층에는 도 9(a)처럼 제 1 실시 예에서의 벽전하보다 적은 양의 부극성(-)의 벽전하가 쌓이게 된다. 또한, 스캔전극(Y)에도 이와 마찬가지로 도 9(a)처럼 제 1 실시 예에서 보다도 적은 양의 정극성(+)의 벽전하가 쌓이게 된다. 즉, 서브필드가 끝날때 소거방전에 의한 벽전하 소거는 없는 것이다. 이러한 벽전하를 이용하여 다음 서브필드의 리셋기간(RPD)동안 리셋방전을 일으키는 프라이밍 효과로 이용한다. 이후 상태는 (B2)에 나타나 있고, 서스테인 방전을 한 셀의 경우와 하지 않은 셀의 경우가 발생할 수 있다. 일단, 서스테인 방전을 한 셀의 경우 (A2)시점에서 스캔전극(Y)에 적당한 양의 정극성(+)의 벽전하를 가지고 있는 상태에서 다음 서브필드의 램프 리셋펄스가 이어진다. 이때, 램프펄스의 초기 전압은 서스테인 전압(Vs)을 사용함으로 (B2)시점에서 스캔전극(Y)과 서스테인전극(Z)간의 방전이 다시 한번 발생한다. 즉, (B2)시점에서 스캔전극(Y)에 정극성(+)의 전압이 공급됨으로 스캔전극(Y)의 유전체층에는 도 9(b)처럼 부극성(-)의 벽전하가 적당히 쌓이게 된다. 또한, 서스테인전극(Z)에는 도 9(b)처럼 정극성(+)의 벽전하가 적당히 쌓이게 된다. 따라서, 이러한 벽전하를 다음 서브필드의 리셋기간동안 리셋방전을 일으키는데 이용하면 이미 이전의 서브필드의 끝에서 적당한 벽전하가 쌓여 있음으로 리셋방전을 발생시키기 위한 많은 벽전하가 필요치 않음으로 리셋전압을 낮출 수 있다.
한편, 서스테인 방전을 하지 않은 셀의 경우는 (A2)시점 및 그 이전 상태에서도 방전이 발생하지 않았기 때문에 (B2)시점에서도 방전이 발생하지 않는다. 즉, 서스테인 방전을 하지 않은 셀은 종래와 같은 벽전하 상태를 유지하게 된다. 따라서, 이러한 벽전하를 다음 서브필드의 리셋기간동안 리셋방전을 발생시키는데 이용하면 리셋전압을 낮출 수 있다.
이렇게 서스테인전극(Z)에 소거방전을 위한 소거펄스를 공급하여 벽전하를 소거시키지 않고 스캔전극(Y)과 서스테인전극(Z)에 쌓여 있는 벽전하를 다음 서브필드의 리셋기간동안 리셋방전을 발생시키는데 이용함으로써 리셋전압을 줄일 수 있다. 따라서, 리셋기간에 발생하는 불필요한 빛을 줄일 수 있음으로 콘트라스트를 향상 시킬 수 있다.
도 10(a)는 도 6에서 서스테인전극에 공급되는 마지막 펄스형태를 나타내는 도면이고, 도 10(b)는 도 8에서 서스테인전극에 공급되는 마지막 펄스형태를 보여주는 도면이다.
도 10(a)와 같은 서스테인 펄스(SUSPz)가 서스테인전극(Z)의 마지막 부분에 공급되면 제 1 지점(n1)에서 강한 서스테인 방전이 발생한다. 따라서, 이러한 강한 서스테인 방전에 의해 스캔전극(Y) 및 서스테인전극(Z)에는 많은 양의 벽전하가 쌓이게 된다. 이러한 많은 양의 벽전하는 다음 서브필드의 리셋기간동안 리셋방전을 발생시키는데 도움을 주어 리셋방전을 발생시키기 위한 리셋전압을 낮출 수 있다. 그러나, 너무 많은 양의 벽전하가 쌓이게 되어 오방전을 발생시킬 수 있다. 따라서, 도 10(b)와 같은 펄스를 서스테인전극(Z)의 마지막 부분에 공급한다. 전압 상승도중 서스테인 전압(Vs) 도달 이전 시점인 제 2 지점(n2)에서 서스테인 방전보다 작은 방전을 발생시킨다. 이때의 전압 상승 시간은 1us ~ 10us 사이에서 결정할 수 있다. 따라서, 스캔전극(Y)과 서스테인전극(Z)에는 오방전을 발생시키지 않을 정도의 벽전하가 쌓이게 된다.
도 11은 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이고, 도 12는 도 11의 파형에 의해 상부 유전층에 쌓이는 벽전하의 형태를 보여주는 도면이다.
도 11 및 도 12를 참조하면, PDP의 한 프레임에 포함되는 첫 번째 서브필드(SF1)는 리셋기간(RPD), 어드레스 기간(APD) 및 서스테인 기간(SPD)으로 나뉘어 구동된다.
리셋기간(RPD)에는 스캔전극(Y)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up)시 전압이 증가하고 셋다운(Set-down) 시에는 전압이 감소하는 형태를 가진다. 셋업(Set-up)시 리셋방전이 발생되어 상부 유전층에 벽전하가 형성된다. 이어서, 셋다운 시 감소하는 전압에 의해 불요의 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운(Set-down)시 서스테인전극(Z)에 정극성(+)의 직류전압을 공급한다. 이 정극성(+)의 직류전압에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운 시 스캔전극(Y)이 서스테인전극(Z)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업(Set-up)시 생성된 벽전하들이 감소하게 된다.
어드레스 기간(APD)에는 스캔전극(Y)에 부극성(-)의 스캔전압(Vy)을 가지는 스캔펄스(SP)가 공급됨과 아울러 동시에 어드레스전극(X)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
서스테인 기간(SPD)에는 시작부에서 스캔전극(Y)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)동안 충분히 벽전하가 형성된 방전셀들에서 서스테인방전이 개시되게 한다. 이어서, 서스테인전극(Z)과 스캔전극(Y)에 교번적으로 서스테인 전압(Vs)에 해당하는 서스테인펄스(SUSPz, SUSPy)를 공급하여 서스테인기간(SPD) 동안 서스테인방전이 유지되게 한다. 이때, 서스테인전극(Z)에는 소거방전을 발생시키기 위한 소거펄스가 공급되는 대신에 마지막 서스테인 펄스(SUSPz)가 공급할 경우 벽전하가 과하게 발생해서 오방전을 발생시킬 수 있다. 따라서, 서스테인전극(Z)에 공급되는 마지막 서스테인 펄스(SUSPz)의 폭을 줄여 벽전하 형성을 작게하여 방전의 양을 조절하는 것이다. 즉, 정상적인 서스테인 펄스(SUSPz)의 폭을 t2라고 했을 때 이보다는 작은 폭(t3)을 갖는 서스테인 펄스(SUSPz)을 사용한다.(즉, t3 < t2) 서스테인 방전은 펄스폭이 작을 수록 약해짐으로 벽전하 형성이 충분하지 않게 됨으로 펄스폭을 조정해서 방전의 양을 조정할 수 있다. 이때, 서스테인전극(Z)에 공급된 정상적인 서스테인 펄스(SUSPz)의 폭(t2)보다 작은 폭(t3)을 갖는 마지막 서스테인 펄스(SUSPz)에 의해 서스테인 방전을 하게되는 (A3)시점에서의 방전형태를 살펴보면, 서스테인전극(Z)에 공급되는 마지막 서스테인 펄스(SUSPz)는 폭이 작음으로 폭이 큰 정상적인 서스테인 펄스(SUSPz)보다는 벽전하 형성이 충분하지 않게 된다. 즉, (A3)시점에서는 서스테인전극(Z)에 펄스폭이 작은 서스테인 펄스(SUSPz)가 공급됨으로 서스테인전극(Z)의 유전체층에는 도 12(a)처럼 부극성(-)의 벽전하가 충분하게 형성되지 않는다. 또한, 스캔전극(Y)에도 이와 마찬가지로 도 12(a)처럼 정극성(+)의 벽전하가 충분하게 형성되지 않는다. 이러한 벽전하를 이용하여 다음 서브필드의 리셋기간(RPD)동안 리셋방전을 일으키는 프라이밍 효과로 이용한다. 이후 상태는 (B3)에 나타나 있고, 서스테인 방전을 한 셀의 경우와 하지 않은 셀의 경우가 발생할 수 있다. 일단, 서스테인 방전을 한 셀의 경우 (A3)시점에서 스캔전극(Y)에 적당히 조정된 양의 정극성(+)의 벽전하를 가지고 있는 상태에서 다음 서브필드의 램프 리셋펄스가 이어진다. 이때, 램프펄스의 초기 전압은 서스테인 전압(Vs)을 사용함으로 (B3)시점에서 스캔전극(Y)과 서스테인전극(Z)간의 방전이 다시 한번 발생한다. 즉, (B3)시점에서 스캔전극(Y)에 정극성(+)의 전압이 공급됨으로 스캔전극(Y)의 유전체층에는 도 12(b)처럼 부극성(-)의 벽전하가 적당히 조정되어 쌓이게 된다. 또한, 서스테인전극(Z)에는 도 12(b)처럼 정극성(+)의 벽전하가 적당히 조정되어 쌓이게 된다. 따라서, 이러한 벽전하를 다음 서브필드의 리셋기간동안 리셋방전을 발생시키는데 이용하면 이미 이전의 서브필드의 끝에서 적당히 조정된 벽전하가 쌓여 있음으로 리셋방전을 발생시키기 위한 많은 벽전하가 필요치 않음으로 리셋전압을 줄일 수 있다.
한편, 서스테인 방전을 하지 않은 셀의 경우는 (A3)시점 및 그 이전 상태에서도 방전이 발생하지 않았기 때문에 (B3)시점에서도 방전이 발생하지 않는다. 즉, 서스테인 방전을 하지 않은 셀은 종래와 같은 벽전하 상태를 유지하게 된다. 따라서, 이러한 벽전하를 다음 서브필드의 리셋기간동안 리셋방전을 발생시키는데 이용하면 이미 이전의 서브필드의 끝에서 많은 벽전하가 쌓여 있음으로 리셋방전을 발생시키기 위한 많은 벽전하가 필요치 않음으로 리셋전압을 줄일 수 있다.
이렇게 서스테인전극(Z)에 소거방전을 위한 소거펄스를 공급하여 벽전하를 소거시키지 않고 스캔전극(Y)과 서스테인전극(Z)에 쌓여 있는 벽전하를 다음 서브필드의 리셋기간동안 리셋방전을 발생시키는데 이용함으로써 리셋전압을 줄일 수 있다. 따라서, 리셋기간에 발생하는 불필요한 빛을 줄일 수 있음으로 콘트라스트를 향상 시킬 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 소거펄스로 인한 소거방전 없이 마지막 서스테인 방전에 의해 발생된 전하를 다음 서브필드의 초기화 방전을 일으키도록 프라이밍 효과로 이용하고, 이러한 프라이밍 효과에 의해 다음 서브필드의 초기화 기간동안 초기화 방전을 일으키는 리셋전압을 낮춰서 초기화 기간동안 불필요한 빛의 방출을 줄일 수 있음으로 콘트라스트의 성능를 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀를 나타내는 사시도이다.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 단면도이다.
도 3은 256 계조를 구현하기 위한 8비트 디폴트 코드의 프레임 구성을 나타내는 도면이다.
도 4는 도 1에 도시된 플라즈마 디스플레이 패널의 구동 파형도이다.
도 5는 도 4의 파형에 의해 상부 유전층에 쌓이는 벽전하의 형태를 보여주는 도면이다.
도 6은 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 7은 도 6의 파형에 의해 상부 유전층에 쌓이는 벽전하의 형태를 보여주는 도면이다.
도 8은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 9는 도 8의 파형에 의해 상부 유전층에 쌓이는 벽전하의 형태를 보여주는 도면이다.
도 10(a)는 도 6에서 서스테인전극에 공급되는 마지막 펄스형태를 나타내는 도면이다.
도 10(b)는 도 8에서 서스테인전극에 공급되는 마지막 펄스형태를 보여주는 도면이다.
도 11은 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 12는 도 11의 파형에 의해 상부 유전층에 쌓이는 벽전하의 형태를 보여주는 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 18 : 하부기판
Y : 스캔전극 Z : 서스테인전극
X : 어드레스 전극 12Y, 12Z : 투명전극
13Y, 13Z : 금속버스전극 14 : 상부 유전체층
16 : 보호막 22 : 하부 유전체층
24 : 격벽 26 : 형광체층

Claims (9)

  1. 어드레스 기간에 셀을 선택하는 단계와,
    서스테인 기간에 상기 선택된 셀의 스캔전극 및 서스테인전극에 적어도 하나 이상의 서스테인 펄스를 교번적으로 공급하여 서스테인 방전을 일으키는 단계와,
    상기 서스테인 기간 동안 상기 서스테인펄스 중 마지막 서스테인펄스를 상기 서스테인전극에 인가하여 일어나는 마지막 서스테인 방전에 의해 상기 셀내에 발생된 전하를 이용하여 다음 서브필드의 초기화 방전을 일으키는 단계를 포함하고,
    상기 서스테인 전극에 인가되는 마지막 서스테인펄스는
    상기 스캔전극 및 서스테인전극에 공급되는 서스테인 펄스의 폭보다 작은 폭을 갖는 정극성 세폭펄스가 되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 마지막 서스테인 방전에 의해 스캔전극 및 서스테인전극에 벽전하가 쌓이는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2 항에 있어서,
    상기 스캔전극 및 서스테인전극의 벽전하에 의해 다음 서브필드의 초기화 방전시 리셋전압을 낮출 수 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 서스테인 기간동안 스캔전극에 서스테인 전압값을 갖는 제1 서스테인 펄스를 공급하는 단계와,
    상기 서스테인 기간동안 서스테인전극에 상기 스캔전극과 교번적으로 상기 서스테인펄스와 동일 전압값을 가지는 제2 서스테인 펄스를 공급하는 단계와,
    상기 서스테인 기간동안 상기 스캔전극에 마지막으로 인가되는 제1 서스테인펄스와 교번되게 상기 서스테인전극에 다음 서브필드의 초기화 방전을 일으키기 위해 벽전하를 강화시키는 강화펄스를 공급하는 단계를 포함하고,
    상기 강화펄스는 스캔전극 및 서스테인전극에 공급되는 서스테인 펄스의 폭보다 작은 폭을 갖는 정극성 세폭펄스가 되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 삭제
  6. 삭제
  7. 제 5 항에 있어서,
    상기 강화펄스의 서스테인 방전에 의해 스캔전극 및 서스테인전극에 벽전하가 쌓이는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 7 항에 있어서,
    상기 스캔전극 및 서스테인전극의 벽전하에 의해 다음 서브필드의 초기화 방전시 리셋전압을 낮출 수 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 삭제
KR10-2002-0084879A 2002-12-27 2002-12-27 플라즈마 디스플레이 패널의 구동방법 KR100499372B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084879A KR100499372B1 (ko) 2002-12-27 2002-12-27 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084879A KR100499372B1 (ko) 2002-12-27 2002-12-27 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20040058570A KR20040058570A (ko) 2004-07-05
KR100499372B1 true KR100499372B1 (ko) 2005-07-04

Family

ID=37350657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0084879A KR100499372B1 (ko) 2002-12-27 2002-12-27 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100499372B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4321675B2 (ja) * 2003-03-31 2009-08-26 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
KR20170003519U (ko) 2016-04-04 2017-10-13 주식회사 하미코리아 자석 부착 구조를 갖는 휴대폰 보호케이스

Also Published As

Publication number Publication date
KR20040058570A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
JP2003177704A (ja) プラズマディスプレーパネル及びその駆動方法
KR100524310B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100499372B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20040145542A1 (en) Method of driving plasma display panel
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040094493A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2005196195A (ja) プラズマディスプレイパネルの駆動方法
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100555306B1 (ko) 플라즈마 디스플레이 패널
KR100492184B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100433231B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480169B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030075337A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493974B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법
KR100493621B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널
KR100710284B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR100675323B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100452701B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489278B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090331

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee