KR100499201B1 - 디지털 증폭기 - Google Patents

Abstract

본 발명은 펄스폭 변조 스위칭 방식의 디지털 증폭기와 아날로그 증폭기를 상호 접속시킨 증폭기에 관한 것으로, 더욱 상세하게는 입력신호인 아날로그 신호를 삼각파와 비교하여 일정한 폭을 갖는 구형파인 디지털 신호로 전환하고, 디지털 신호를 논리게이트를 이용하여 지연한 후 지연된 신호를 이용하여 출력 트랜지스터의 온/오프동작 시켜 출력 트랜지스터의 동작에 의한 신호를 LC저역통과필터에 통과 시켜 아날로그 신호를 재현하는 디지털 증폭기에 관한 것으로,

디지털신호를 인가시켜 파워 모스 트랜지스터에 가해지는 부담을 줄여 파워 모스 트랜지스터의 효율저하를 방지할 수 있으며, 파워 모스 트랜지스터의 효율을 높여 열로 출력이 손실되는 것을 방지하여 방열판의 크기를 줄일 수 있고 냉각팬의 설치를 피할 수가 있어 증폭기의 부피를 줄이고 소음을 줄일수 있다. 또한, 효율이 높아 적은 소비 전력에서도 고음질을 얻을 수 있다.

Description

디지털 증폭기{DIGITAL POWER AMPLIFIER}

본 발명은 펄스폭 변조 스위칭방식의 디지털 증폭기와 아날로그 증폭기를 상호 접속시킨 증폭기에 관한 것으로, 더욱 상세하게는 입력신호인 아날로그 신호를 삼각파와 비교하여 일정한 폭을 갖는 구형파인 디지털 신호로 전환하고, 디지털 신호를 논리게이트를 이용하여 지연시킨 후 지연된 신호를 이용하여 출력 트랜지스터를 온/오프하여 출력 트랜지스터의 동작에 의한 신호를 LC저역통과필터에 통과 시켜 아날로그 신호를 재현하는 디지털 증폭기에 관한 것이다.

음향증폭기에 있어서 그 동안 높은 효율보다는 선형성이 더 강조되어 왔으며, 전력 손실을 그다지 고려하지 않아도 되는 시대적인 분위기 및 기술부족 등의 이유로 여전히 아날로그 증폭기인 선형증폭기가 그 주류를 이루고 있다. 최근까지 음향증폭기에는 선형성이 우수한 A급, B급 및 AB급 등의 아날로그 증폭기가 채용되어 왔는데, 이러한 형태의 증폭기는 대출력 증폭기를 구현할 경우, 막대한 전력 손실이 발생하여 출력되는 에너지 이외의 에너지는 모두 열로 변환되기 때문에 증폭기의 온도가 증가되어 필연적으로 방열판과 냉각용 팬을 부가하여 증폭기의 부피가 커지는 문제점이 있다.

한편, 이를 개선하기 위하여 채택하고 있는 푸시풀(Push-Pull) B급 증폭기의 경우에는 에너지 손실을 줄이기 위하여 두 개의 트랜지스터를 에미터 플로어 형태로 결합하여 사용하는데, 비교적 높은 효율을 얻을 수 있으나 신호가 작은 레벨에서 크로스오버 왜곡이 발생하는 문제점이 있다. B급 증폭기는 적당한 부궤환을 적용하는 경우, 신호가 작은 경우에 발생하는 크로스오버 왜곡은 어느 정도 개선을 할 수 있지만, 대전압 대전류를 흘려야하는 경우에 고조파 왜율이 나빠지는 것을 완전히 해결할 수는 없다. 그 이유는 B급 증폭기에 존재하는 두 개의 트랜지스터는 서로 번갈아 가면서 온/오프되기 때문에, 소전류가 흐르고 있을 경우는 온/오프가 용이하나, 대전류가 흐르고 있는 경우에는 온/오프가 빠르게 수행되기 어렵기 때문이다. 즉, B급 증폭기는 평상시에는 바이어스 전류가 전혀 흐르고 있지 않기때문에 특히 대전류 영역에서는 빠른 온/오프가 어려우므로 고조파 왜율이 나빠지는 것이다.

A급과 B급의 중간형태인 AB급 증폭기는 무신호 시에도 어느 정도의 전류가 흐르는데, 이 전류의 크기는 A급 증폭기에 비해서는 훨씬 작은 전류이며, B급에 비하면 대단히 큰 전류이다. 따라서 바이어스 전류를 많이 흘리면 흘릴수록 특성은 A급에 근사하며, 반면 바이어스 전류를 적게 흘리면 흘릴수록 특성이 B급에 근사하는 증폭기이다.

아날로그 증폭기는 구성에 따라서 여러 가지 구조를 가질 수 있지만, 여기서는 B급 증폭기를 도 1에 나타냈다.

도 1에 도시한 B급 증폭기는 약 75% 정도의 효율을 가지므로 약 25% 정도의 손실은 열로 방출된다. 그리고, 출력트랜지스터(QA,QB)에 아날로그 신호가 입력되므로 인하여 출력트랜지스터가 지속적으로 동작을 하여야 하므로 출력트랜지스터의 효율이 떨어져 더 많은 열이 발생하므로 방열판과 냉각팬이 필요하게 된다. 이러한 방열판과 냉각팬에 의하여 증폭기의 부피가 커지고 소음발생의 문제점이 있다. 그리고, 온도상승으로 인하여 증폭기의 수명단축을 초래할 수 있다. 하지만, 가장 큰 문제점은 증폭기의 효율이 나빠지는 것이다.

따라서, 본 발명의 목적은 상기의 문제점을 해결하기 위하여 제안된 것으로서, 출력트랜지스터에 신호가 계속적으로 인가되면 출력트랜지스터에 열이 발생하여 출력트랜지스터의 효율이 떨어지고 증폭기의 부피가 증가되는 것을 막기 위한 것으로서, 본 발명은 출력트랜지스터에 디지털 신호를 인가하여 출력트랜지스터에 신호가 계속적으로 인가되는 것을 방지하여 출력트랜지스터의 효율이 떨어지는 것을 막는 것이다.

상기 목적을 달성하기 위하여, 본 발명 디지털 증폭기는, 입력된 아날로그 신호를 증폭하는 증폭부와일정한 주파수를 갖는 삼각파를 발생시키는 삼각파 발진부와 증폭부의 출력 신호와 삼각파 발진부의 출력 신호를 비교하여 구형파를 출력하는 비교부와 비교부의 출력신호를 교대로 스위칭하는 제 1스위칭수단과 제 2스위칭수단으로 구성되는 스위칭부와 비교부와 스위칭부 사이에 구비되며, 스위칭부의 제 1스위칭수단과 제 2스위칭수단이 동시에 동일한 상태가 되는 것을 방지하는 제어부와 제어부에 의해 제어된 스위칭부의 출력 신호를 아날로그 신호로 변환하는 필터링부와 필터링부의 출력 신호를 부궤환하여 증폭부에 입력하는 부궤환부로 구성되는 것을 특징으로 하는 디지털 증폭기를 제공하여 달성할 수 있고,

또한, 입력된 아날로그 신호를 비반전 증폭하는 비반전 증폭부와 일정한 주파수를 갖는 삼각파를 발생시키는 삼각파 발진부와 증폭부의 출력 신호와 삼각파 발진부의 출력 신호를 비교하여 구형파를 출력하는 제 1비교부와 제 1비교부의 출력신호를 교대로 스위칭하는 제 1스위칭수단과 제 2스위칭수단으로 구성되는 제 1스위칭부와 제 1스위칭부의 제 1스위칭수단과 제 2스위칭수단이 동시에 동일한 상태가 되는 것을 방지하는 제 1제어부와 제 1제어부에 의해 제어된 제 1스위칭부의 출력 신호를 아날로그 신호로 변환하는 제 1필터링부와 제 1필터링부의 출력 신호를 부궤환하여 비반전 증폭부에 입력하는 제 1부궤환부로 제 1증폭부를 구성하고, 아날로그 신호가 반전되어 입력하고, 일정한 전압을 입력하여 아날로그 신호를 증폭하는 반전 증폭부와 반전 증폭부의 출력 신호와 제 1 증폭부의 삼각파 발진부의 출력신호를 비교하여 구형파를 출력하는 제 2비교부와 제 2비교부의 출력신호를 교대로 스위칭하는 제 3스위칭수단과 제 4스위칭수단으로 구성되는 제 2스위칭부와 제 2 스위칭부의 제 1스위칭수단과 제 2스위칭수단이 동시에 동일한 상태가 되는 것을 방지하는 제 2제어부와 제 2제어부에 의해 제어된 제 2스위칭부의 출력 신호를 아날로그 신호로 변환하는 제 2필터링부와 제 2필터링부의 출력 신호를 부궤환하여 증폭부에 입력하는 제 2부궤환부로 제 2증폭부를 구성하여, 제 1증폭부와 제 2증폭부가 부하를 중심으로 서로 대칭되어 구성되는 것을 특징으로 하는 디지털 증폭기를 제공하여 달성할 수 있다.

삭제

본 발명은 첨부한 도면을 참조하면서, 종래의 기술과 비교하여, 하기의 설명으로부터 좀더 명확하게 이해될 것이다.

도 2는 본 발명 디지털 증폭기의 구성을 나타내는 블럭도이다. 도 2를 참조하여 설명하면, 본 발명은 아날로그 신호를 증폭하는 증폭수단(10), 일정한 주파수를 갖는 신호를 발진하는 발진수단(20), 증폭된 아날로그 신호와 일정한 주파수를 갖는 신호를 입력 받아서 두 신호를 비교하여 특정한 주파수를 갖는 구형파를 출력하여 디지털신호로 전환하는 비교수단(30), 구형파를 이용하여 스위칭동작을 하는 스위칭수단(50), 스위칭수단을 제어하는 제어하는 제어수단(40), 스위칭수단 (50)을 통과하여 나온 디지털신호를 아날로그 신호로 전환하는 필터링수단(60) 및 필터링수단(60)을 통과한 출력신호를 다시 부궤한하여 오차를 줄이는 부궤한회로 (70)로 구성하는 증폭부를 구성한다. 또한, 회로를 보호하기 위하여 보호회로 (80)를 더 구성할 수 있으며, 도면에서 RL은 출력단의 부하 저항을 도시한다.

증폭수단(10)은 음성신호와 같은 아날로그 신호와 부궤환된 출력신호를 입력받아 일정한 크기로 증폭하여 비교수단(30)에 입력한다.

발진수단(20)은 약 500~1000kHz의 주파수를 갖는 삼각파를 발생하며 비교수단(30)에 입력한다.

비교수단(30)은 입력된 아날로그 신호와 삼각파를 비교하여 아날로그 신호가 삼각파의 신호보다 더 크면 비교수단(30)에서 하이(HIGH)신호를 발생시키고, 반대로 삼각파의 신호가 아날로그 신호보다 더 크면 로우(LOW)신호를 발생시켜 구형파를 만든다. 상기 구형파의 폭은 아날로그 신호의 시간에 따른 기울기의 변화로 인하여 각기 다르게 나타난다.

스위칭수단(50)은 상기 비교수단(30)에서 출력된 신호에 의해 스위칭 동작을 하는 데 각 출력 트랜지스터가 p-채널 파워 모스 트랜지스터(P-channel Power MOS Transistor)와 n-채널 파워 모스 트랜지스터(N-channel Power MOS Transistor)로 구성하여 트랜지스터가 번갈아 가면서 온상태가 된다. 그러나, 트랜지스터가 짧은 시간내에 교차하면서 스위칭 동작을 하여야 하지만, 각 트랜지스터는 온상태에서 오프상태로 혹은 오프상태에서 온상태로 상태가 변화하는 과정에서 두 개의 트랜지스터가 동시에 동일한 상태를 어느 저도 시간동안 유지하는 경우가 발생된다. 즉, 스위칭수단(50)이 짧은 시간에 교대로 스위칭 동작을 수행하므로, 두 개의 트랜지스터가 동시에 동일한 상태가 될 수 있다. 따라서, 제어수단(40)을 구성하여 제어수단(40)에서 트랜지스터의 스위칭 시간을 지연시킴으로써 스위칭수단(50)의 복수 개의 트랜지스터가 동시에 동일한 상태가 되는 것을 방지하도록 한다.

제어수단(40)은 디지털 논리게이트인 OR게이트와 AND게이트로 구성되고 또한 OR게이트에 인버터를 연결하여 구성한다. 각 OR 게이트와 AND 게이트는 비교수단(30)에서 출력된 디지털신호인 구형파를 입력신호로 하며, 그리고 각 논리게이트 중 OR 게이트는 AND 게이트의 출력신호를 입력신호로 하고 AND 게이트는 OR 게이트의 출력신호를 입력신호로 한다. 또한, 회로를 보호하기 위해 부하에 단락전류가 흐르면 제어수단(40)의 트랜지스터를 오프상태가 되도록 하는 보호회로(80)를 부하에 연결하고, 보호회로의 출력 신호를 인버터를 통하여 OR 게이트와 직접 AND 게이트의 입력신호로 한다. 상기 각 게이트는 비교수단(30)의 입력신호와 다른 게이트신호에 의하여 올바른 동작을 하므로 게이트에 입력된 신호가 다른 게이트로 입력되는 시간만큼의 지연시간이 소모되므로 스위칭수단(50)의 파워 모스 트랜지스터가 스위칭 동작 과정에서 동시에 동일한 상태가 되는 것을 방지할 수 있다. 그리고, 각각의 게이트에 신호입력을 하는 보호회로(80)는 일반적으로는 하이신호를 출력을 하고 부하에 단락전류가 흐르면 로우신호가 출력되게 구성하여 OR게이트와 AND게이트는 보호회로(80)의 입력신호와 무관하게 비교수단의 입력신호와 게이트를 통과하여 나온 신호를 가지고 제어를 할 수 있게 한다. 부하에 단락전류가 흐르면 보호회로(80)에서 각 OR게이트와 AND게이트로 로우신호가 입력되면 각 출력 트랜지스터를 오프상태로 하여 입력을 차단한다.

또한, 출력 트랜지스터의 게이트단자와 제어회로의 출력단 사이에 SCR 회로를 연결하여 파워 모스 트랜지스터의 스위칭동작을 원할히 할 수 있도록 한다. 도 3은 파워 모스 트랜지스터와 제어부 사이에 설치되는 일반적인 SCR회로의 등가회로와 일부 주변 회로를 도시한다. 싸이리스터 두개를 직렬로 연결한 구성을 지니며, 싸이리스터의 게이트단자(B)에 하이 신호가 입력되면 싸이리스터가 도통되어 파워 모스 트랜지스터(M1)가 온상태가 되어 N3를 하이 상태로 전환하며, 게이트단자(B)에 로우신호가 입력되면 싸이리스터에 역전압이 인가되고 파워 모스 트랜지스터(M1)가 오프상태가 된다. 도 3은 일반적인 SCR회로의 구성을 나타낸 것으로 도 3의 방법과 다르게 구성하여 바이어스 전압을 제어할 수도 있다. SCR회로로 제어되는 바이어스 전압을 이용하여 스위칭 수단의 파워 모스 트랜지스터(M1)의 스위칭동작을 제어한다.

필터링수단(60)은 저역통과필터로 구성하여 파워 모스 트랜지스터가 오프 상태에서 온 상태로 전환되어 저역통과필터의 코일에 전압이 인가되면 구형파가 저역통과필터에 인가되는데, 구형파는 저역통과필터의 특성에 따라 입력된 아날로그 신호와 동일한 신호로 출력을 할 수 있다. 그리고, 부하에서 출력된 아날로그 신호는 부궤환회로(70)을 통하여 다시 증폭수단(10)으로 입력되어 출력신호를 보정할 수 있다.

보호회로(80)는 부하의 양단에 과전류가 흐르면 입력을 차단하여 회로를 보호하는 역할을 하는 회로로, 제어수단(40)의 논리게이트와 연결이 되어있다. 보호회로(80)는 각 파워 모스 트랜지스터의 소스와 바이어스 전압 사이에 과전류방지저항을 설치하여 과전류방지 저항에 일정전압 이상이 검출되면 부하에 과전류가 흐르는 것으로 간주하여 보호회로(80)의 신호를 제어수단(40)에 입력하여 제어수단 (40)에서 입력을 차단할 수 있도록 구성한다. 이렇게 할 수 있는 이유는 부하의 저항이 과전류방지 저항보다 저항값이 크므로 일반적인 상태에서는 대부분의 전압이 부하에 걸리게 되어 과전류방지 저항에 걸리는 저항의 값은 미세한 크기를 갖지만, 단락상태가 되면 부하에는 전류가 무한대로 흘러 부하에 걸리는 전압은 거의 0에 가깝게 되고 대부분의 전압이 과전류방지저항에 걸리게 되므로, 과전류방지저항에서 측정된 전압이 일정한도 이상이 되면 부하에 과전류가 흐르는 것으로 간주할 수 있다. 또한, 부하에 흐르는 전류를 직접 측정하여 부하양단의 전류가 무한대로 흐를 경우에는 보호회로를 이용하여 입력을 차단할 수 있도록 구성한다. 그리고, 보호회로의 신호는 일반적으로는 제어수단(40)의 논리게이트가 보호회로의 신호와 독립적으로 동작할 수 있는 신호를 출력을 하고, 고장시에는 보호회로의 신호에 의하여 논리게이트의 출력을 0으로 만들 수 있도록 한다.

도 4a 및 도 4b는 본 발명 디지털 증폭기의 일실시예를 나타내는 회로도로서, 서로 대칭적으로 구성된다. 도 4a 및 도 4b를 참조하여 설명하면, 본 발명은 바이어스 전압의 한쪽은 +V를 걸어 주고, 반대편은 접지를 하고 +단자에 입력 아날로그 신호를 입력하고, -단자는 부궤환 신호를 입력하며, 접지를 시킨 반전 증폭기(D), 일정한 삼각파를 발생하는 삼각파발진기(A), 일정한 크기로 증폭된 입력신호와 삼각파를 비교하여 일정한 폭을 갖는 구형파로 변환하는 비교기(C), 비교기에서 나온 구형파를 딜레이 할 수 있도록 하는 제어수단으로서 하나의 OR게이트(OR1)와 하나의 AND게이트(AND1)로 구성을 하고, OR게이트에 NOT게이트(NOT1)를 접속한다. OR게이트(OR1)와 AND게이트(AND1)의 출력단에 게이트(OR1, AND1)의 출력신호가 정확하게 나타나도록 하기 위해 구성하는 SCR회로(SCR1, SCR2)가 접속된다. 게이트의 출력신호를 이용하여 스위칭을 하는 파워 모스 트랜지스터(M1,M3,M1',M3') 및 파워 모스 트랜지스터(M1,M3,M1',M3')의 스위칭 신호를 아날로그 신호로 전환을 하여 부하에 출력하는 저역통과필터(L1,C1)로 구성을 하는 제 1증폭부를 구성한다. 제 1증폭부와 동일한 구성을 하고 다만 반전증폭기(B)를 대신하여 비반전 증폭기(D)와 비교기(E)에 입력되는 별도로 삼각파 발진기를 설치하지 않고 제 1증폭부의 삼각파 발진기(A) 출력된 신호를 비교기(E)의 입력신호로 하여 제 2증폭부를 구성하여 제 1증폭부와 제 2 증폭부를 부하에 대칭으로 하여 디지털증폭기를 구성한다. 반전/비반전 증폭기(B,D)의 입력저항(R12, R12',R14)과 부궤환저항(R10,R10')을 조절하여 증폭이득을 같게 할 수 있다. 그리고, 바이어스 전압의 한쪽단자가 접지되어 있으므로 반전 증폭기(D)의 +단자에 바이어스 전압의 1/2정도 크기의 직류전압을 인가하여 증폭기의 동작특성이 잘 나타나도록 한다. 제 1증폭부와 제 2증폭부가 부하를 중심으로 대칭되게 구성한 이유는 반전 증폭기의 + 단자에 인가된 직류전압에 의하여 대칭이 되어 있지 않으면 부하에 전류가 인가가 되므로, 대칭적으로 구성하여 부하의 양단의 전위차를 제거하여 전류가 흐르지 않도록 한다. 또한, 회로가 대칭적으로 구성되어 있으므로, 회로를 구성하는 파워 모스 트랜지스터(M1, M3, M1', M3')는 부하를 중심으로 X자 형태로 M1, M3'와 M3, M1'가 동시에 구동한다.

도 5는 본 발명 디지털 증폭기의 입력신호(Vi), 출력 트랜지스터에서 발생되는 구형파(VL) 및 구형파가 저역통과 필터를 통과하여 나온 출력신호(Vo)를 측정한 도이다. 출력신호(Vo)가 입력신호(Vi)파형과 동일하게 증폭되었음이 잘 나타난다.

본 발명에 따른 디지털 증폭기는 파워 모스 트랜지스터에 디지털신호를 인가시켜 파워 모스 트랜지스터에 가해지는 부담을 줄여 파워 모스 트랜지스터의 효율저하를 방지할 수 있으며, 파워 모스 트랜지스터의 효율을 높여 열로 출력이 손실되는 것을 방지하여 방열판의 크기를 줄일 수 있고 냉각팬의 설치를 피할 수가 있어 증폭기의 부피를 줄이고 소음을 줄일수 있다. 또한, 효율이 높아 적은 소비 전력에도 고음질을 얻을 수 있다.

본 발명의 바람직한 실시례가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 오로지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해 되어져야 한다.

도 1은 종래의 B급 아날로그 증폭기의 간단한 회로도이다.

도 2는 본 발명 디지털 증폭기의 구성을 나타내는 블럭도이다.

도 3은 파워 모스 트랜지스터와 제어부사이에 설치되는 일반적인 SCR회로의 등가회로와 주변회로를 나타내는 회로도이다.

도 4a 및 4b는 본 발명 디지털 증폭기의 일실시예를 나타내는 회로도이다.

도 5는 본 발명 디지털 증폭기의 입력신호와 출력신호 그리고 스위칭수단에서 출력되는 구형파를 나타내는 입출력파형 측정도이다.

* 도면의 주요부분에 대한 설명 *

10: 입력수단 20: 발진수단

30: 비교수단 40: 제어수단

50: 스위칭수단 60: 필터링수단

70: 부궤환회로 80: 보호회로

vi: 아날로그 입력신호 RL: 부하

Claims (5)

1. 아날로그 신호를 입력받는 입력부와 소정의 비교 신호를 생성하는 비교 신호 생성부와 상기 입력부와 상기 비교 신호 생성부 신호를 비교한 후 구형파를 생성하는 비교부와 상기 비교부로부터 출력되는 상기 구형파를 각각 증폭하는 P형 및 N 형 증폭기와 상기 비교부와 상기 P형 및 N형 증폭기 사이에 구비되며, 상기 P형 및 N형 증폭기를 구동시키는 구동부와 상기 P형 및 N형 증폭기의 증폭된 출력을 아날로그 신호로 변환하는 필터링부 및 상기 필터링부의 출력신호를 부궤환하여 상기 입력부에 입력하는 부궤환부로 구비함으로써 외부에서 입력되는 아날로그 신호를 디지털 신호로 변환한 후 증폭하는 디지털 증폭기에 있어서,

   상기 구동부가

   상기 P형 및 N형 증폭기의 입력단을 각각 동일한 전압 상태로 천이시키는 로직부; 및

   상기 로직부의 출력신호의 천이에 따라 상기 P형 및 N형 증폭기를 온 오프 스위칭하는 싸이리스터로 구비되는 것을 특징으로 하는 디지털 증폭기.
2. 삭제
3. 삭제
4. 제 1항에 있어서,

   부하에 흐르는 과전류를 측정하여 상기 로직부를 차단하여 회로를 보호하는 보호회로를 더 구비하는 것을 특징으로 하는 디지털 증폭기.
5. 제 4항에 있어서,

   상기 보호회로는 상기 P형 및 N형 증폭기의 출력단과 상기 로직부의 입력단 사이에 저항을 연결하고, 상기 저항의 전압을 측정하여 상기 전압값이 임계치 이상이 되면 상기 로직부를 차단하는 것을 특징으로 하는 디지털 증폭기.