KR100498553B1 - Circuit and method for performing dual board - Google Patents
Circuit and method for performing dual board Download PDFInfo
- Publication number
- KR100498553B1 KR100498553B1 KR10-1999-0035198A KR19990035198A KR100498553B1 KR 100498553 B1 KR100498553 B1 KR 100498553B1 KR 19990035198 A KR19990035198 A KR 19990035198A KR 100498553 B1 KR100498553 B1 KR 100498553B1
- Authority
- KR
- South Korea
- Prior art keywords
- board
- master
- slave
- signal
- master board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
- H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
Abstract
본 발명은 보드 이중화 구현 회로 및 방법에 관한 것으로, 종래 기술에 있어서 이중화 보드 상호간을 감시하기 위해서는 보드 내부에 별도의 통신 칩과 통신 구동부를 구비하고, 통신케이블에 의해 두 보드를 연결해야 하기 때문에, 보드 제작시 부품이 증가하여 이를 처리해야 하는 중앙처리장치에 과부하가 걸릴 가능성이 있는 것은 물론, 보드의 제작비용이 증가하고, 중앙처리장치의 처리속도에 비해 통신속도가 떨어져 실시간의 감시가 이루어지지 않는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 마스터 보드로 설정될 경우 슬레이브 보드에 일정 주기로 분주된 클럭을 상태신호로 출력하고, 슬레이브 보드로 설정될 경우 마스터 보드에서 출력된 상태신호를 입력받아 이의 주기(또는 타이밍)를 분석하여 상기 마스터 보드의 이상 동작 유무를 판단하고, 그 판단 결과에 따라 보드의 동작상태를 제어하는 중앙처리장치와; 상기 중앙처리장치로 입출력되는 상태신호에 대해 잡음의 영향을 배제하여 상태신호가 안정적으로 입출력될 수 있도록 하는 입출력 버퍼부와; 상기 입출력 버퍼부를 통해 상태신호가 마스터 보드 및 슬레이브 보드 상호간에 실시간 입출력되도록 양 보드를 연결하는 이중화 신호선으로 구성하여, 이중화 보드를 신호선으로 연결하여 프로그램된 클럭신호를 상태신호로 출력함으로써, 통신용 부품이 별도로 필요하지 않아 보드 제작시 비용이 절감되고, 통신선을 이용하는 것보다는 빠른 속도로 보드 상호간의 감시가 가능한 고신뢰도의 보드를 구현하는 효과가 있다.The present invention relates to a board redundancy implementation circuit and method, and in the prior art, in order to monitor the duplex boards, a separate communication chip and a communication driver are provided inside the board, and two boards must be connected by a communication cable. In addition, there is a possibility of overloading the central processing unit that has to deal with the increase of parts when manufacturing the board, and the manufacturing cost of the board increases, and the communication speed is lower than the processing speed of the central processing unit. There was a problem. Therefore, the present invention has been created to solve the above-mentioned conventional problems, and when it is set as a master board, outputs a clock divided by a certain period to the slave board as a status signal, and when it is set as a slave board, it is output from the master board. A central processing unit which receives a status signal and analyzes a period (or timing) thereof to determine whether there is an abnormal operation of the master board, and controls an operation state of the board according to the determination result; An input / output buffer unit configured to stably input / output the state signal by excluding the influence of noise on the state signal input / output to the central processing unit; The communication component is composed of a redundant signal line connecting both boards such that the state signal is inputted and outputted in real time between the master board and the slave board through the input / output buffer unit. Since it is not required separately, cost is reduced when manufacturing the board, and it is effective to implement a high-reliability board that can monitor each other at a high speed rather than using a communication line.
Description
본 발명은 현장계기의 이상 유무를 감시하는 계기감시용 보드의 신뢰성을 높이기 위한 회로 및 방법에 관한 것으로, 특히 이중으로 구성된 계기감시용 보드의 통신을 위한 회로 구성을 간단히 하고 상호간의 동작상태를 실시간으로 감시함으로써, 보드의 제작비용을 절감하고, 보드의 신뢰성을 향상시킬 수 있도록 하는 보드 이중화 구현 회로 및 방법에 관한 것이다.The present invention relates to a circuit and a method for improving the reliability of the instrument monitoring board for monitoring the abnormality of the field instrument, in particular, to simplify the circuit configuration for communication of the instrument monitoring board consisting of a dual and real-time operation state between each other The present invention relates to a board redundancy implementation circuit and method for reducing the manufacturing cost of a board and improving the reliability of the board.
도1은 종래 보드 이중화 구현 회로의 구성을 보인 블록도로서, 이에 도시된 바와 같이, 현장 계기(3)의 상태를 공통으로 입력받아 현장 계기(3)의 이상유무를 판단하는 계기감시용 보드(1,2)와; 상기 각 계기감시용 보드(1,2)로부터 상태신호를 입력받아 이들의 동작 이상 유무를 판단하고, 그에 따라 정상인 보드에 의해 현장 계기(3)를 감시할 수 있도록 제어하는 이중화 보드 제어기(4)로 구성된 것으로, 그 동작 및 작용을 설명하면 다음과 같다. 1 is a block diagram showing the configuration of a conventional board redundancy implementation circuit, as shown in the figure, the instrument monitoring board for judging whether there is an abnormality of the field instrument (3) by receiving the state of the field instrument (3) in common ( 1,2); Redundant board controller (4) for receiving the status signals from each of the instrument monitoring boards (1, 2) to determine whether there is an operation abnormality, and accordingly to monitor the field instrument (3) by a normal board It is composed of, the operation and operation will be described as follows.
전원이 인가되면, 이중화 보드 제어기(4)는 각 계기감시용 보드(1,2)로부터 정상상태에 있음을 알리는 상태신호를 입력받아, 상기 두 보드(1,2) 중에 어느 한 보드에 의해 현장 계기(3)를 먼저 감시하도록 결정한다When the power is applied, the redundant board controller 4 receives a status signal from each of the instrument monitoring boards 1 and 2 indicating that the device is in a normal state, and is selected by one of the two boards 1 and 2 in the field. Decide to monitor the instrument (3) first
이에 따라, 제 1보드(1)가 현장 계기(3)를 감시하기 위해 먼저 동작(run)한다고 가정하면, 상기 제 1보드(1)는 마스터(Master) 보드로 설정되고, 이에 반해 대기(standby)중인 제 2보드(2)는 슬레이브(Slave) 보드로 설정된다. Accordingly, assuming that the first board 1 first runs in order to monitor the field instrument 3, the first board 1 is set as a master board, whereas standby The second board 2 is set as a slave board.
이때, 상기 이중화 보드 제어기(4)는 상기 마스터 보드로부터 소정시간 동안 상태신호가 입력되지 않으면, 상기 마스터 보드에 이상이 있는 것으로 판단하여 그 설정을 대기상태로 바꾸고, 슬레이브 보드를 마스터로 설정하여 이를 동작시킨다. At this time, if the status signal is not input from the master board for a predetermined time, the redundant board controller 4 determines that there is an error in the master board, changes its setting to a standby state, and sets the slave board as a master. Operate.
즉, 상기 이중화 보드 제어기(4)는 상기 이중화된 계기감시용 보드(1,2)의 상태신호를 감시하고, 이에 따라 두 보드(1,2)의 동작을 제어하여, 어느 한 보드에 이상이 발생하더라도 정상적으로 현장 계기(3)를 감시할 수 있도록 한다. That is, the redundant board controller 4 monitors the state signals of the redundant instrument monitoring boards 1 and 2, and controls the operation of the two boards 1 and 2, thereby causing an abnormality in any one board. The field instrument (3) can be monitored normally even if it occurs.
한편, 도2는 종래 보드 이중화 구현 회로의 다른 구성을 보인 블록도로서, 이에 도시된 바와 같이, 상태신호를 출력하여 이를 상대측 보드로 직접 전송하거나 상대측 보드로부터 상태신호를 입력받아 상대측 보드의 이상 유무를 검출하는 계기감시용 보드(1,2)를 통신케이블에 의해 상호 연결하여 구성된 것으로, 상기 각 계기 감시용 보드(1,2)의 내부 구성예는 도3에 잘 도시되어 있다. On the other hand, Figure 2 is a block diagram showing another configuration of a conventional board redundancy implementation circuit, as shown in this, by outputting a status signal directly to the other side board or receiving the status signal from the other side board, whether there is an abnormality of the other side board Instrument monitoring boards 1 and 2 for detecting the interconnection are configured by a communication cable, and the internal configuration of each of the instrument monitoring boards 1 and 2 is well illustrated in FIG.
즉, 도3은 상기 각 이중화 보드의 내부 구성을 보인 블록도로서, 각 보드(1,2)는 내부의 제어회로(1b)를 구동하기 위한 제어신호 및 자신의 동작 여부를 표시하는 상태신호를 출력하고, 상대측 보드로부터 수신된 상태신호를 분석하여 정상동작 여부를 판단함으로써, 그에 따른 보드(1,2)의 동작을 제어하는 중앙처리장치(1a)와; 상기 중앙처리장치(1a)에서 출력된 상태신호를 상대측 보드로 전송할 수 있도록 통신 프로토콜(RS-232, RS-422 등)에 의해 아날로그 신호로 변환하거나, 상대측 보드로부터 입력받은 아날로그 신호를 상기 중앙처리장치(1a)에 입력할 수 있는 디지털 상태신호로 변환하는 통신 칩(1c)과; 상기 통신 칩(1c)을 통해 변환된 신호를 적절한 레벨로 구동하여 통신케이블(5)을 통해 출력하는 통신 구동부(1d)로 구성된 것으로, 이에 따른 동작을 설명하면 다음과 같다. That is, FIG. 3 is a block diagram showing the internal configuration of each of the redundant boards, wherein each board 1, 2 is a control signal for driving the internal control circuit 1b and a status signal indicating whether or not it operates. A central processing unit (1a) for controlling the operation of the boards (1, 2) according to the output and analyzing the state signals received from the counterpart boards to determine whether they are in normal operation; To convert the status signal output from the central processing unit 1a to the counter board to an analog signal by a communication protocol (RS-232, RS-422, etc.), or to convert the analog signal received from the counter board to the central board. A communication chip 1c for converting into a digital state signal input to the device 1a; It consists of a communication driver (1d) for driving the signal converted through the communication chip (1c) to the appropriate level and output through the communication cable (5), the operation according to this is as follows.
먼저, 현장 계기(3)를 감시하기 위해 구동되는 보드를 제 1보드(1)라고 가정하면, 상기 제 1보드(1)는 마스터 보드가 되고, 제 2보드(2)는 슬레이브 보드가 된다. First, assuming that the board driven to monitor the field instrument 3 is the first board 1, the first board 1 becomes the master board, and the second board 2 becomes the slave board.
이에 따라, 마스터 보드의 중앙처리장치(1a)는 자신의 상태가 정상임을 알리는 상태신호를 출력하고, 이는 통신칩(1c)에서 아날로그 신호로 변환되어 통신 구동부(1d)와 통신케이블(5)을 통해 대기상태로 설정된 슬레이브 보드로 전송된다. Accordingly, the central processing unit 1a of the master board outputs a state signal indicating that its state is normal, which is converted into an analog signal by the communication chip 1c to connect the communication driver 1d and the communication cable 5 to each other. It is transmitted to the slave board set to the standby state through.
상기 상태신호를 입력받은 상기 슬레이브 보드는 상태 신호를 수신하면 상기 마스터 보드가 정상적으로 동작하고 있는 것으로 판단하고, 상태 신호를 수신하지 못하면, 상기 마스터 보드에 이상이 있는 것으로 판단하여 마스터와 슬레이브의 역할을 전환한다. When the slave board receives the status signal, the slave board determines that the master board is operating normally. If the slave board does not receive the status signal, the slave board determines that there is an error in the master board. Switch.
즉, 상기 마스터 보드에 이상이 있는 것으로 판단되면, 상기 슬레이브 보드는 상기 마스터 보드를 슬레이브로 설정하여 대기상태에 있게 한 후, 자신은 마스터 보드로 동작하여 현장 계기(3)를 감시하게 된다. That is, when it is determined that there is an error in the master board, the slave board sets the master board as a slave to be in a standby state, and then it operates as a master board to monitor the field instrument 3.
그러나, 상기에서와 같이 종래의 기술에 있어서, 이중화 보드 상호간에 감시를 하기 위해서는 보드 내부에 별도의 통신 칩과 통신 구동부를 구비하고, 통신케이블에 의해 두 보드를 연결해야 하기 때문에, 보드 제작시 부품이 증가하여 이를 처리해야 하는 중앙처리장치에 과부하가 걸릴 가능성이 있는 것은 물론, 보드의 제작비용이 증가하고, 중앙처리장치의 처리속도에 비해 통신속도가 떨어져 실시간의 감시가 이루어지지 않는 문제점이 있었다. However, in the prior art as described above, in order to monitor the redundant boards, a separate communication chip and a communication driver are provided inside the board, and two boards must be connected by a communication cable. This increases the possibility of overloading the central processing unit to handle this, as well as an increase in the manufacturing cost of the board, and has a problem that the real-time monitoring is not performed because the communication speed is lower than the processing speed of the central processing unit. .
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 이중화 보드 상호간에 전달되는 상태신호로 프로그램된 분주신호를 사용하고, 두 이중화 보드를 간단한 신호선(2라인)으로 연결함으로써, 보드에 사용되는 부품을 줄여 제작비용을 절감하고, 상태신호를 통신프로토콜에 맞게 변환하지 않고 분주된 클럭을 상태신호로 전송하여, 실시간 감시가 이루어질 수 있도록 하는 보드 이중화 구현 회로 및 방법을 제공함에 그 목적이 있다.Therefore, the present invention was created to solve the above-mentioned conventional problems, by using a divided signal programmed as a status signal transmitted between the redundant boards, and by connecting the two redundant boards with a simple signal line (two lines), It reduces the manufacturing cost by reducing the parts used on the board, and provides a board redundancy implementation circuit and method for real time monitoring by transmitting a divided clock as a status signal without converting the status signal to the communication protocol. There is a purpose.
이와 같은 목적을 달성하기 위한 본 발명은 마스터 보드로 설정될 경우 슬레이브 보드에 일정주기로 분주된 클럭을 상태신호로 출력하고, 슬레이브 보드로 설정될 경우 마스터 보드로부터 상기와 같은 상태신호를 입력받아 마스터 보드의 이상 유무를 판단하여, 그 판단 결과에 따라 보드의 동작상태를 제어하는 중앙처리장치와; 상기 중앙처리장치로 입출력되는 상태신호에 대해 잡음의 영향을 배제하여 상태신호가 안정적으로 입출력될 수 있도록 하는 입출력 버퍼부와; 상기 입출력 버퍼부를 통해 상태신호가 마스터 보드 및 슬레이브 보드 상호간에 실시간 입출력되도록 양 보드를 연결하는 이중화 신호선을 포함하여 구성한 것을 특징으로 한다.In order to achieve the above object, the present invention outputs a clock divided by a certain period to a slave board as a status signal when the master board is set, and receives the above status signals from the master board when the master board is set as a slave board. A central processing unit for determining an abnormality of and controlling an operation state of the board according to the determination result; An input / output buffer unit configured to stably input / output the state signal by excluding the influence of noise on the state signal input / output to the central processing unit; And a redundant signal line connecting both boards such that the state signal is inputted and outputted in real time between the master board and the slave board through the input / output buffer unit.
또한, 본 발명은 현장 계기를 감시중인 마스터 보드로부터 이중화 신호선을 통해 상태신호를 입력받는 제 1단계와; 상기 제 1단계에서 입력받은 상태신호의 타이밍 또는 주기를 분석하여 마스터 보드의 이상유무를 판단하는 제 2단계와; 상기 제 2단계에서 마스터 보드가 정상동작 하지 않는다고 판단될 경우 슬레이브 보드가 마스터 보드로 되어 현장 계기를 감시하도록 하는 제 3단계로 이루어진 것을 특징으로 한다. In addition, the present invention comprises a first step of receiving a status signal from the master board monitoring the field instrument through the redundant signal line; A second step of determining whether there is an abnormality of the master board by analyzing a timing or a period of the state signal received in the first step; In the second step, if it is determined that the master board does not operate normally, the slave board becomes a master board.
이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the operation and effect of an embodiment of the present invention will be described in detail.
도4는 본 발명에 의한 이중화 보드의 구성을 보인 블록도로서, 종래의 각 보드가 통신케이블(RS-232,RS422)에 의해 연결된 것에 반해, 본 발명에서는 2라인만으로 구성된 이중화 신호선에 의해 연결되어 있다. Figure 4 is a block diagram showing the configuration of a redundant board according to the present invention, while each conventional board is connected by a communication cable (RS-232, RS422), in the present invention is connected by a redundant signal line consisting of only two lines have.
이와 같은 연결이 가능하도록 하는 각 보드(10,20)의 내부 구성은 도5에 도시한 바와 같다. An internal configuration of each board 10 and 20 to enable such a connection is shown in FIG. 5.
즉, 마스터 보드로 설정될 경우 슬레이브 보드에 일정 주기로 분주된 클럭을 상태신호로 출력하고, 슬레이브 보드로 설정될 경우 마스터 보드에서 출력된 상태신호를 입력받아 이의 주기(또는 타이밍)를 분석하여 상기 마스터 보드의 이상 동작 유무를 판단하는 것은 물론, 상기 판단 결과에 따라 보드의 동작상태를 제어하는 중앙처리장치(10a)와; 상기 중앙처리장치(10a)로 입출력되는 상태신호에 대해 잡음의 영향을 배제하여 상태신호가 안정적으로 입출력될 수 있도록 하는 입출력 버퍼부(10c)와; 상기 입출력 버퍼부(10c)를 통해 상태신호가 보드(10,20) 상호간에 실시간 입출력되도록 양 보드를 연결하는 이중화 신호선(40)으로 구성한 것으로, 이의 동작 및 작용을 도6의 동작흐름도를 참조하여 설명하면 다음과 같다. That is, when it is set as a master board, a clock divided by a certain period is outputted as a status signal, and when it is set as a slave board, it receives the status signal output from the master board and analyzes the period (or timing) thereof to analyze the master. A central processing unit (10a) for determining whether there is an abnormal operation of the board, and controlling the operation state of the board according to the determination result; An input / output buffer unit (10c) for stably inputting / outputting the state signal by excluding noise from the state signal inputted / outputted to the central processing unit (10a); The redundant signal line 40 is connected to both boards such that the state signals are inputted and outputted in real time between the boards 10 and 20 through the input / output buffer unit 10c. The explanation is as follows.
일단, 각 보드(10,20)에 전원이 인가되면 먼저 동작할 보드가 결정되는 데, 여기서 먼저 동작(Run)되는 보드를 마스터(Master) 보드라 하고, 마스터 보드가 동작되는 동안 대기상태(Standby)에 있는 보드를 슬레이브(Slave) 보드라고 한다. Once power is applied to each of the boards 10 and 20, a board to be operated first is determined. Here, a board to be run first is called a master board, and a standby state is performed while the master board is operating. The board in) is called the slave board.
본 발명의 실시예에서는 제 1보드(10)를 마스터 보드로, 제 2보드(20)를 슬레이브 보드라고 가정한다. In the embodiment of the present invention, it is assumed that the first board 10 is a master board and the second board 20 is a slave board.
이에 따라, 마스터 보드는 자신이 정상상태에 있을 경우, 현장 계기(30)를 감시하면서 슬레이브 보드로 상태신호를 출력한다. Accordingly, when the master board is in the normal state, the master board outputs a status signal to the slave board while monitoring the field instrument 30.
여기서, 상태신호는 일정 주기로 분주된 클럭신호로 출력하게 되는 데, 이를 입력받은 슬레이브 보드는 자신이 발생시키는 클럭과 마스터 보드로부터 입력받은 상태신호의 주기 및 타이밍을 비교함으로써, 마스터 보드에 이상이 있는 지를 판단한다. Here, the status signal is output as a clock signal divided by a predetermined period, the slave board receives the input by comparing the period and the timing of the status signal received from the master board and the clock generated by the master board, Judge.
이때, 상기 슬레이브 보드에서 상기 마스터 보드의 정상동작 유무를 판단하는 과정을, 도7의 동작흐름도 및 도8의 타이밍도를 참조하여 더 상세히 설명한다. In this case, a process of determining whether the master board is in normal operation in the slave board will be described in more detail with reference to the operation flowchart of FIG. 7 and the timing diagram of FIG. 8.
일단, 마스터 보드에서 출력되는 상태신호는, 도8의 (a)와 같이, 프로그램에 의해 발생하는 소정주기로 분주된 클럭신호로 출력되고, 슬레이브 보드는 (b)와 같이 마스터 보드로부터 입력받은 신호의 1/4 분주에 해당하는 클럭신호를 자체적으로 출력하여 상기 마스터 보드의 클럭신호와 비교하게 된다. First, the state signal output from the master board is output as a clock signal divided by a predetermined period generated by a program as shown in FIG. 8 (a), and the slave board of the signal received from the master board as shown in (b). The clock signal corresponding to the quarter division is outputted by itself and compared with the clock signal of the master board.
이때, 상기 슬레이브 보드의 중앙처리장치(10)에서는 상기 마스터 보드의 상태신호를 입력받아, 자신이 발생한 클럭에 의해 2주기 단위로 상기 마스터 보드에서 출력된 상태신호를 검사하여 이상유무를 판단한다. At this time, the central processing unit 10 of the slave board receives the status signal of the master board, and determines whether there is an abnormality by checking the status signal output from the master board in units of two cycles by the clock generated by the slave board.
즉, 상기 슬레이브 보드에서 발생된 클럭의 2주기 후의 하강에지 또는 상승에지에서 상기 마스터 보드의 상태신호가 변화(0에서 1로, 혹은 1에서 0으로)하는 지 검사하고, 이때 상기 마스터 보드에서 상태변화가 발생하지 않으면 상기 마스터 보드에 이상이 있는 것으로 판단한다. That is, it is checked whether the state signal of the master board changes (from 0 to 1, or from 1 to 0) at the falling edge or rising edge after two cycles of the clock generated from the slave board, and at this time, the state at the master board If no change occurs, it is determined that there is an error in the master board.
여기서, 상기 마스터 보드에서 출력된 상태신호는 이중화 신호선(40)을 통해 상기 슬레이브 보드로 전송되므로, 통신 칩과 통신구동부를 이용할 때와는 달리 실시간 감시가 가능하다. Here, since the state signal output from the master board is transmitted to the slave board through the redundant signal line 40, it is possible to monitor in real time unlike when using a communication chip and a communication driver.
상기 슬레이브 보드가 상기 마스터 보드에 이상이 있는 것으로 판단하면, 상기 슬레이브 보드의 중앙처리장치(10)는 대기중이던 상기 슬레이브 보드를 새로운 마스터 보드로 설정하여 이를 동작시키고, 상기 마스터 보드는 슬레이브 보드로써 대기상태로 설정한다. If the slave board determines that the master board has an abnormality, the CPU 10 of the slave board sets the slave board as a new master board to operate it, and the master board stands by as the slave board. Set to state.
이상에서 설명한 바와 같이 본 발명은 이중화 보드를 신호선으로 연결하여 프로그램된 클럭신호를 중앙처리장치에서 상태신호로 출력함으로써, 통신용 부품이 별도로 필요하지 않아 보드 제작시 비용이 절감되고, 통신선을 이용하는 것보다는 빠른 속도로 보드 상호간의 감시가 가능한 고신뢰도의 이중화 보드를 구현하는 효과가 있다.As described above, the present invention outputs a clock signal programmed by connecting a duplex board to a signal line as a state signal at the central processing unit, thereby eliminating the need for communication components, thereby reducing the cost of manufacturing the board, rather than using a communication line. It is effective to implement a high-reliability redundant board that can monitor each other at high speed.
도1은 종래 보드 이중화 구현 회로의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional board redundancy implementation circuit.
도2는 종래 보드 이중화 구현 회로의 다른 구성을 보인 블록도.Figure 2 is a block diagram showing another configuration of a conventional board redundancy implementation circuit.
도3은 도2에서 각 단일 보드의 내부 구성을 보인 블록도.Figure 3 is a block diagram showing the internal configuration of each single board in Figure 2.
도4는 본 발명 보드 이중화 구현 회로의 구성을 보인 블록도.Figure 4 is a block diagram showing the configuration of the board redundancy implementation circuit of the present invention.
도5는 도4에서 각 단일 보드의 내부 구성을 보인 블록도.5 is a block diagram showing the internal configuration of each single board in FIG.
도6은 본 발명 보드 이중화 구현 방법의 동작과정을 보인 동작흐름도.Figure 6 is a flow chart showing the operation of the board redundancy implementation method of the present invention.
도7은 도6에서 대기상태인 보드가 동작중인 보드를 감시하는 동작과정을 보인 동작흐름도.FIG. 7 is a flowchart illustrating an operation of monitoring a board in which a board in standby state is operating in FIG. 6; FIG.
도8은 도7에서 대기상태인 보드가 동작중인 보드의 정상동작 여부를 판단하는 타이밍도.FIG. 8 is a timing diagram for determining whether a board in standby state in FIG. 7 is operating normally. FIG.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
10 : 제 1보드 10a : 중앙처리장치10: first board 10a: central processing unit
10b : 제어회로 10c : 입출력 버퍼부10b: control circuit 10c: input / output buffer unit
20 : 제 2보드 30 : 현장계기20: second board 30: field instrument
40 : 이중화 신호선40: redundant signal line
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0035198A KR100498553B1 (en) | 1999-08-24 | 1999-08-24 | Circuit and method for performing dual board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0035198A KR100498553B1 (en) | 1999-08-24 | 1999-08-24 | Circuit and method for performing dual board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010018999A KR20010018999A (en) | 2001-03-15 |
| KR100498553B1 true KR100498553B1 (en) | 2005-07-01 |
Family
ID=19608474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0035198A KR100498553B1 (en) | 1999-08-24 | 1999-08-24 | Circuit and method for performing dual board |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100498553B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019132430A1 (en) * | 2017-12-28 | 2019-07-04 | 효성중공업 주식회사 | Method for configuring master/slave in double board, and board thereof |
-
1999
- 1999-08-24 KR KR10-1999-0035198A patent/KR100498553B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019132430A1 (en) * | 2017-12-28 | 2019-07-04 | 효성중공업 주식회사 | Method for configuring master/slave in double board, and board thereof |
| KR20190080625A (en) * | 2017-12-28 | 2019-07-08 | 효성중공업 주식회사 | Duplicated board setting method and the board thereof |
| KR102104967B1 (en) | 2017-12-28 | 2020-05-29 | 효성중공업 주식회사 | Duplicated board setting method and the board thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010018999A (en) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100498553B1 (en) | Circuit and method for performing dual board | |
| JP2010238000A (en) | Device for bus connection/disconnection of module | |
| JPH05101228A (en) | Analog switch input card system | |
| KR100508590B1 (en) | Device and method for detecting abnormality of link between main board and node of communication system | |
| US5297149A (en) | Emergency circuit for, e.g., numerical control unit | |
| JP3472891B2 (en) | Control communication system | |
| JP2508580B2 (en) | Bus termination control system | |
| KR100529008B1 (en) | apparatus for provide interruption of electric power | |
| JPH04280314A (en) | Signal output device | |
| KR100197908B1 (en) | Refrigerator tele-monitoring control system using terminal | |
| JP2000171515A (en) | Connection diagnostic circuit | |
| KR100253507B1 (en) | Intervention apparatus for joint of data joint busline | |
| JPH06311569A (en) | Repeater for communications line and communication system | |
| JPH01177630A (en) | Microcomputer device | |
| KR100634911B1 (en) | Test method and test system for control device | |
| JPS6046740B2 (en) | signal processing device | |
| JPH033020A (en) | Recognizing/preventing circuit for hit of control line | |
| JPH04137200A (en) | Sensor output signal read device | |
| JPH04134552A (en) | System bus control system | |
| JP2003058245A (en) | Monitoring and controlling device | |
| JPH11150460A (en) | Selection method and selector | |
| KR20020004735A (en) | A buffer circuit of common bus for processor board | |
| KR960028028A (en) | Time Switch Matching Device and Method for 4 Channels per Board in Signal Processing Assembly (STCA) in Electronic Switching System | |
| KR960024934A (en) | Cable Test Equipment in Data Transmission Equipment | |
| JPH0469759A (en) | Bypass control system for device selecting signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120327 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130222 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160401 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170403 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 14 |