KR100508590B1 - Device and method for detecting abnormality of link between main board and node of communication system - Google Patents
Device and method for detecting abnormality of link between main board and node of communication system Download PDFInfo
- Publication number
- KR100508590B1 KR100508590B1 KR10-1998-0037283A KR19980037283A KR100508590B1 KR 100508590 B1 KR100508590 B1 KR 100508590B1 KR 19980037283 A KR19980037283 A KR 19980037283A KR 100508590 B1 KR100508590 B1 KR 100508590B1
- Authority
- KR
- South Korea
- Prior art keywords
- link
- node
- main board
- relay
- driver
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/04—Processing captured monitoring data, e.g. for logfile generation
- H04L43/045—Processing captured monitoring data, e.g. for logfile generation for graphical visualisation of monitoring data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/06—Generation of reports
- H04L43/065—Generation of reports related to network devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Mining & Analysis (AREA)
- Environmental & Geological Engineering (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
본 발명은 통신시스템의 메인보드와 노드간 링크의 이상유무를 검출하는 장치 및 그 방법, 특히 메인보드와 노드간 링크의 이상이 발생할 때 링크의 이상이 메인보드의 문제인지 아니면 노드의 문제인지의 여부를 정확히 파악하여 표시하는 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치 및 그 방법에 관한 것으로서, 본 발명에 의한 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치 및 그 방법에 의하면 메인보드상에 드라이버와 노드의 연결을 단속하는 제 1릴레이와, 리시버의 드라이버 또는 노드로의 연결을 단속하는 제 2릴레이를 설치하여 CPU에 의해 상기 제 1, 2릴레이의 동작을 제어하여 3개의 링크를 형성하고, 각 링크마다 CPU가 루프백 테스트를 시행하므로써 메인보드와 노드간 통신시 링크에 이상이 발생했을 때 메인보드의 문제인지, 노드자체의 불량인지, 또는 노드와 접속되는 케이블 및 노드자체에 쇼트가 발생했는 지의 여부를 운용자로 하여금 쉽게 파악할 수 있도록 하는 뛰어난 효과가 있다.The present invention relates to an apparatus and method for detecting an abnormality of a link between a main board and a node of a communication system, and in particular, whether an abnormal link is a problem of a main board or a node when a link between a main board and a node occurs. The present invention relates to an apparatus for detecting abnormality of a link between a main board and a node of a communication system and to accurately identify and display a link. The present invention relates to an apparatus for detecting abnormality of a link between a main board and a node of a communication system according to the present invention. According to the present invention, the first relay for controlling the connection between the driver and the node on the motherboard and the second relay for controlling the connection between the driver and the node of the receiver are installed to control the operation of the first and second relays by the CPU. Links are formed, and the CPU performs loopback test for each link, so when a link error occurs during communication between the main board and the node, the main If the problem of de, an excellent effect that whether or not haetneun the cable and short in the node itself to be connected and that the failure of the node itself or a node fails to identify allows the operator easy.
Description
본 발명은 통신시스템의 메인보드와 노드간 링크의 이상유무를 검출하는 장치 및 그 방법에 관한 것으로, 특히 메인보드와 노드간 링크의 이상이 발생할 때 링크의 이상이 메인보드의 문제인지 아니면 노드의 문제인지의 여부를 정확히 파악하여 표시하는 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치 및 그 방법에 관한 것이다.The present invention relates to an apparatus and a method for detecting an abnormality of a link between a main board and a node of a communication system. In particular, when a link between a main board and a node occurs, the link is a problem of a main board or a node. The present invention relates to an apparatus for detecting abnormality of a link between a main board and a node of a communication system for accurately grasping and displaying a problem or a method thereof.
종래의 통신시스템에서는 메인보드가 외부장치의 통신을 위해 노드를 거치게 되고, 상기 메인보드와 노드간의 링크가 이상이 발생했을 때 소프트웨어적으로 루프백 테스트(LOOP BACK TEST)방법에 의해 링크의 이상유무를 검출하였다. 즉 메인보드에서 노드로 전기신호를 발신하고, 되돌아 오는 신호를 검출하여 링크의 이상유무를 판단하는 방식이 이용되었다.In a conventional communication system, a main board passes through a node for communication of an external device, and when a link error occurs between the main board and a node, a link back test (LOOP BACK TEST) method is used to check whether there is an abnormal link. Detected. That is, a method of transmitting an electrical signal from a main board to a node and detecting a return signal to determine whether a link is abnormal is used.
그러나, 상술한 종래의 방식은 링크의 이상유무를 검출할 수 있는 반면에, 구체적으로 메인보드의 이상인지 아니면 노드의 이상인지의 여부를 알 수 없었으므로, 링크에 이상이 발생했을 때 오류수정작업을 하는데 많은 시간이 소요된다는 문제점이 있었다. However, while the above-described conventional method can detect the abnormality of the link, it is not possible to know whether it is the abnormality of the main board or the node. Therefore, the error correction work when the abnormality of the link occurs. There was a problem that it takes a lot of time.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 통신시스템에 있어서 메인보드와 노드간의 링크에 이상이 발생했을 때 불량발생원인을 쉽게 파악할 수 있도록 하는 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치 및 그 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a main system of a communication system to easily identify the cause of a failure when an error occurs in a link between a main board and a node in a communication system. An object of the present invention is to provide an apparatus and method for detecting abnormality of a link between a board and a node.
상기와 같은 목적을 달성하기 위해 본 발명의 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치는 드라이버 및 리시버를 구비한 메인보드와, 상기 메인보드와 외부장치를 인터페이스시키는 노드간 링크의 이상유무검출장치에 있어서, 상기 드라이버와 노드의 연결을 단속하는 제 1릴레이와, 상기 리시버와 드라이버/노드의 연결을 단속하는 제 2릴레이와, 상기 제 1, 2릴레이의 구동을 제어하고, 루프백테스트를 위한 신호를 상기 드라이버에 출력하여 상기 리시버를 통해 되돌아 오는 신호를 입력받아 메인보드와 노드간 링크의 이상유무를 판단하여 이에 상응하는 구동제어신호를 출력하는 CPU와, 상기 CPU에서 구동제어신호를 입력받아 메인보드와 노드간 링크의 이상유무를 표시하는 표시부로 이루어진 것을 특징으로 한다.In order to achieve the above object, an apparatus for detecting an abnormal link between a main board and a node of a communication system of the present invention includes a main board having a driver and a receiver, and an abnormal link between a node interfacing the main board and an external device. A presence / absence detection apparatus, comprising: a first relay for controlling a connection between the driver and a node, a second relay for controlling a connection between the receiver and a driver / node, and controlling the driving of the first and second relays, and performing a loopback test. A CPU for outputting a signal to the driver and receiving a signal returned through the receiver to determine whether there is an abnormal link between a main board and a node, and outputs a corresponding drive control signal, and a drive control signal from the CPU. It is characterized by consisting of a display unit for receiving the input whether there is an abnormal link between the main board and the node.
또한, 본 발명의 통신시스템의 메인보드와 노드간 링크의 이상유무검출방법은 CPU가 메인보드 상의 드라이버와 노드의 연결을 단속하는 제 1릴레이와, 상기 메인보드상의 리시버와 드라이버/노드의 연결을 단속하는 제 2릴레이의 구동을 제어하여 테스트할 루프를 형성하고, 루프백 테스트를 수행하여 통신시스템의 메인보드와 노드간 링크의 이상유무를 검출하는 방법에 있어서, 제 1, 2릴레이를 온동작시키는 제 1단계와, 루프백테스트에 의해 링크를 검사하는 제 2단계와, 상기 제 2단계에서 링크가 정상이면 상기 제 2단계를 반복수행하고, 반면에 상기 링크가 비정상이면 제 2릴레이를 오프시키고, 루프백테스트에 의해 링크를 검사하는 제 3단계와, 상기 제 3단계에서 상기 링크가 비정상이면 제 1릴레이를 오프시키고, 루프백테스트에 의해 링크를 검사하는 제 4단계와, 상기 제 4단계에서 상기 링크가 비정상이면 표시부를 통해 메인보드의 불량을 표시하는 제 5단계로 이루어진 것을 특징으로 한다.In addition, in the communication system according to the present invention, a main board and node link detection method is a first relay for the CPU to control the connection between the driver and the node on the motherboard, the connection between the receiver and the driver / node on the motherboard A method of controlling a driving of an intermittent second relay to form a loop to be tested and performing a loopback test to detect an abnormality of a link between a main board and a node of a communication system, wherein the first and second relays are turned on. Performing a first step, a second step of checking a link by a loopback test, and repeating the second step if the link is normal in the second step, while turning off the second relay if the link is abnormal, A third step of checking the link by the loopback test; and if the link is abnormal in the third step, the first relay is turned off, and the link is closed by the loopback test. And a fourth step of checking and a fifth step of displaying a failure of the main board through the display unit if the link is abnormal in the fourth step.
이하, 본 발명의 일실시예에 의한 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치 및 방법에 대하여 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an apparatus and method for detecting an abnormality of a link between a main board and a node of a communication system according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 의한 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치에 대한 제어블록도이다.1 is a control block diagram of an apparatus for detecting an abnormality of a link between a main board and a node of a communication system according to an embodiment of the present invention.
본 발명에 적용되는 링크는 메인보드(10)와, 외부장치를 상기 메인보드(10)에 인터페이스시키는 노드(400)가 연결된 구성이고, 상기 메인보드(10)에는 CPU(100)에서 제어신호를 입력받아 외부장치와의 통신을 위한 신호로 변환하는 드라이버(200)와, 상기 노드(400)를 통해 입력되는 신호를 입력받아 CPU(100)가 인식할 수 있는 신호로 변환해주는 리시버(500)가 구성되어 있다.The link applied to the present invention has a configuration in which a main board 10 and a node 400 for interfacing an external device to the main board 10 are connected, and the main board 10 receives a control signal from the CPU 100. The driver 200 receives the input signal and converts it into a signal for communication with an external device, and the receiver 500 receives the signal input through the node 400 and converts the signal into a signal that the CPU 100 can recognize. Consists of.
한편, 본 발명의 일실시예에 의한 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치는 제 1, 2 릴레이(300,310), CPU(100) 및 표시부(600)로 구성되어 있다.Meanwhile, an apparatus for detecting an abnormality between a main board and a node in a communication system according to an embodiment of the present invention includes first and second relays 300 and 310, a CPU 100, and a display unit 600.
상기 제 1릴레이(300)는 상기 드라이버(200)와 노드(400)의 연결을 단속하는 스위칭수단으로서, 상기 CPU(100)에 의해서 동작이 제어된다.The first relay 300 is a switching means for controlling the connection between the driver 200 and the node 400, the operation of which is controlled by the CPU 100.
그리고, 상기 제 2릴레이(310)는 상기 리시버(500)의 상기 드라이버(200)로의 연결 또는 상기 노드(400)로의 연결을 단속하는 스위칭수단으로서, 상기 CPU(100)에 의해서 동작이 제어된다.In addition, the second relay 310 is a switching means for controlling the connection of the receiver 500 to the driver 200 or the connection to the node 400. The operation is controlled by the CPU 100.
또한, 상기 CPU(100)는 본 장치 전체를 제어하는 중앙처리장치로서, 상기 제 1, 2릴레이(300,310)의 구동을 제어하고, 루프백 테스트(LOOP BACK TEST)를 수행하기 위한 제어신호를 상기 드라이버(200)로 출력하여 상기 리시버(500)를 통해 되돌아 오는 신호를 입력받아 메인보드(10)와 노드(400)간 링크의 이상유무를 판단하여 이에 상응하는 구동제어신호를 상기 표시부(600)로 출력한다.In addition, the CPU 100 is a central processing unit that controls the entire apparatus, and controls the driving of the first and second relays 300 and 310, and the control signal for performing a loop back test (LOOP BACK TEST) the driver The controller 200 receives the signal returned through the receiver 500 to determine whether there is an abnormal link between the main board 10 and the node 400 and sends a corresponding drive control signal to the display unit 600. Output
상기 표시부(600)는 상기 CPU(100)에서 구동제어신호를 입력받아 메인보드(10)와 노드(400)간 링크의 이상유무를 표시하는 수단이다.The display unit 600 is a means for receiving a driving control signal from the CPU 100 to display an abnormality of a link between the main board 10 and the node 400.
상기와 같은 구성을 가지는 통신시스템의 메인보드와 노드간 링크의 이상유무검출방법에 대해 설명하기로 한다.An abnormal detection method of a link between a main board and a node of the communication system having the above configuration will be described.
도 2는 본 발명의 일실시예에 의한 통신시스템의 메인보드와 노드간 링크의 이상유무검출방법을 설명하기위한 동작플로우챠트로서, 여기서 S는 스텝(STEP)을 나타낸다. FIG. 2 is an operation flowchart illustrating a method for detecting an abnormality of a link between a main board and a node of a communication system according to an embodiment of the present invention, where S represents a step.
먼저, CPU(100)가 제 1, 2릴레이(300,310)에 구동제어신호를 출력하여 상기 제 1, 2릴레이(300,310)를 온동작시킨다(S1). 이때, 노드(400)는 드라이버(200) 및 리시버(500)에 연결되어, CPU(100)→드라이버(200)→제 1릴레이(300)→노드(400)→제 2릴레이(310)→리시버(500)→CPU(100)의 링크가 형성된다.First, the CPU 100 outputs driving control signals to the first and second relays 300 and 310 to turn on the first and second relays 300 and 310 (S1). At this time, the node 400 is connected to the driver 200 and the receiver 500, and the CPU 100 → the driver 200 → the first relay 300 → the node 400 → the second relay 310 → the receiver. (500) → A link of the CPU 100 is formed.
이어서, CPU(100)가 루프백테스트(LOOP BACK TEST)를 위해 드라이버(200)에 이에 상응하는 제어신호를 출력하고, 리시버(500)를 통해 되돌아오는 신호를 인가받아 링크의 상태를 검사하여(S2), 그 링크가 정상이면 본 스텝(S2)을 반복수행하고, 반면에, 상기 링크가 비정상이면 CPU(100)가 제 2릴레이(310)에 구동제어신호를 출력하여 상기 제 2릴레이(310)를 오프동작시킨다(S3). 이때, 노드(400)에서 리시버(500)로의 연결이 차단되어, CPU(100)→드라이버(200)→제 2릴레이(310)→리시버(500)→CPU(100)의 링크가 형성되고, 드라이버(200)는 제 1릴레이(300)를 통해 노드(400)와 연결되어 있다.Subsequently, the CPU 100 outputs a control signal corresponding to the driver 200 for a loop back test, and receives a signal returned through the receiver 500 to check a link state (S2). If the link is normal, the step S2 is repeated. If the link is abnormal, the CPU 100 outputs a drive control signal to the second relay 310 so that the second relay 310 is executed. To turn off (S3). At this time, the connection from the node 400 to the receiver 500 is cut off, and a link of the CPU 100 → the driver 200 → the second relay 310 → the receiver 500 → the CPU 100 is formed, and the driver The 200 is connected to the node 400 through the first relay 300.
그리고, CPU(100)는 루트백테스트를 위해 드라이버(200)에 이에 상응하는 제어신호를 출력하고, 리시버(500)를 통해 되돌아 오는 신호를 인가받아 링크의 상태를 검사하여(S4), 그 링크가 비정상이면 CPU(100)가 제 1릴레이(300)에 구동제어신호를 출력하여 상기 제 1릴레이(300)를 오프동작시킨다(S5). 이때, 드라이버(200) 및 리시버(500)는 노드(400)와의 연결이 모두 차단되어 CPU(100)→드라이버(200)→제 2릴레이(310)→리시버(500)→CPU(100)의 링크가 형성된다.Then, the CPU 100 outputs a control signal corresponding to the driver 200 for the root back test, and receives the signal returned through the receiver 500 to check the state of the link (S4) and the link. If is abnormal, the CPU 100 outputs a drive control signal to the first relay 300 to turn off the first relay 300 (S5). At this time, the driver 200 and the receiver 500 are all disconnected from the node 400 so that the CPU 100 → the driver 200 → the second relay 310 → the receiver 500 → the CPU 100 is linked. Is formed.
이어서, CPU(100)는 루트백테스트를 위해 드라이버(200)에 이에 상응하는 제어신호를 출력하고, 리시버(500)를 통해 되돌아 오는 신호를 인가받아 링크의 상태를 검사하여(S6), 그 링크가 비정상이면 CPU(100)는 메인보드(10)의 불량이라고 판단하여 표시부(600)에 이를 표시하고(S7), 모든동작을 종료한다. Subsequently, the CPU 100 outputs a control signal corresponding to the driver 200 for the root back test, receives a signal returned through the receiver 500 and checks the state of the link (S6). If is abnormal, the CPU 100 determines that the main board 10 is defective and displays it on the display unit 600 (S7) and ends all operations.
한편, 상기 스텝(S4)에서, 링크의 검사결과, 정상이면 CPU(100)는 노드(400)자체의 불량이라고 판단하여 표시부(600)를 통해 이를 표시하고(S8), 종료한다.On the other hand, in the step (S4), if the inspection result of the link is normal, the CPU 100 determines that the node 400 itself is defective and displays it on the display unit 600 (S8), and ends.
그리고, 상기 스텝(S6)에서, 링크의 검사결과, 정상이면 CPU(100)는 노드(400)와 접속된 케이블이나 노드(400)보드상에 쇼트가 발생하였다고 판단하여 표시부(600)를 통해 이를 표시하고(S9), 종료한다. In step S6, if the inspection result of the link is normal, the CPU 100 determines that a short has occurred on the cable connected to the node 400 or the node 400 board, and then displays the result through the display unit 600. Display (S9) and end.
상술한 바와 같이 본 발명에 의한 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치 및 그 방법에 의하면 메인보드상에 드라이버와 노드의 연결을 단속하는 제 1릴레이와, 리시버의 드라이버 또는 노드로의 연결을 단속하는 제 2릴레이를 설치하여 CPU에 의해 상기 제 1, 2릴레이의 동작을 제어하여 3개의 링크를 형성하고, 각 링크마다 CPU가 루프백 테스트를 시행하므로써 메인보드와 노드간 통신시 링크에 이상이 발생했을 때 메인보드의 문제인지, 노드자체의 불량인지, 또는 노드와 접속되는 케이블 및 노드자체에 쇼트가 발생했는 지의 여부를 운용자로 하여금 쉽게 파악할 수 있도록 하는 뛰어난 효과가 있다.As described above, according to the present invention, there is provided an apparatus for detecting an abnormal link between a main board and a node according to the present invention, and a method for detecting a link between a main board and a node. A second relay is provided to control the connection of the controller, and the CPU controls the operation of the first and second relays to form three links, and the CPU performs a loopback test for each link so that the link between the main board and the node can be used for communication. When an error occurs, it is an excellent effect that makes it easy for the operator to determine whether the main board is a problem, whether the node itself is defective, or whether a short has occurred in the cable and the node connected to the node.
도 1은 본 발명의 일실시예에 의한 통신시스템의 메인보드와 노드간 링크의 이상유무검출장치에 대한 제어블록도,1 is a control block diagram of an apparatus for detecting an abnormality of a link between a main board and a node of a communication system according to an embodiment of the present invention;
도 2는 본 발명의 일실시예에 의한 통신시스템의 메인보드와 노드간 링크의 이상유무검출방법을 설명하기위한 동작플로우챠트. 2 is an operation flowchart illustrating a method for detecting an abnormality of a link between a main board and a node of a communication system according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10 : 메인보드 100 : CPU10: motherboard 100: CPU
200 : 드라이버 300 : 제 1릴레이200: driver 300: first relay
310 : 제 2릴레이 400 : 노드310: second relay 400: node
500 : 리시버 600 : 표시부500 receiver 600 display unit
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0037283A KR100508590B1 (en) | 1998-09-10 | 1998-09-10 | Device and method for detecting abnormality of link between main board and node of communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0037283A KR100508590B1 (en) | 1998-09-10 | 1998-09-10 | Device and method for detecting abnormality of link between main board and node of communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000019277A KR20000019277A (en) | 2000-04-06 |
| KR100508590B1 true KR100508590B1 (en) | 2005-10-26 |
Family
ID=19550150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0037283A KR100508590B1 (en) | 1998-09-10 | 1998-09-10 | Device and method for detecting abnormality of link between main board and node of communication system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100508590B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100921541B1 (en) * | 2007-12-06 | 2009-10-12 | 대아티아이(주) | Protable LDTS maintenance device |
| KR101015273B1 (en) * | 2010-01-07 | 2011-02-18 | 주수영 | Sheet composition for pipe connecting, sheet using thereof and device for connecting underground pipes |
-
1998
- 1998-09-10 KR KR10-1998-0037283A patent/KR100508590B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000019277A (en) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2732674B2 (en) | Data transmission equipment | |
| KR20020022576A (en) | Failure diagnosis apparatus and failure diagnosis method of vehicular electronic control system | |
| CN111669299A (en) | Communication failure detection device | |
| KR100508590B1 (en) | Device and method for detecting abnormality of link between main board and node of communication system | |
| EP3311275B1 (en) | Control system with error detection | |
| JP4549926B2 (en) | Programmable control device | |
| JPS62276991A (en) | Testing system for measurement control system | |
| KR100353897B1 (en) | Automatic test apparatus of wireless device and control method thereof | |
| KR101003783B1 (en) | Method of Testing Navigation Digital Input Device for Integration Navigation System | |
| CN221827006U (en) | Circuit testing device | |
| JP3472891B2 (en) | Control communication system | |
| JP2008203073A (en) | Semiconductor testing device | |
| JPH08105924A (en) | Sensor action confirming method | |
| JP2835907B2 (en) | Communication error analyzer for PLC network | |
| JPH11338594A (en) | Defective contact detecting circuit | |
| JPH0847065A (en) | Remote supervisory controller | |
| KR0135389B1 (en) | Transmitter | |
| JP2000311038A (en) | Connector erroneous connection detection device | |
| JP2000171515A (en) | Connection diagnostic circuit | |
| KR19980072411A (en) | Communication line inspection device and inspection method of BUS system | |
| JPH11288311A (en) | Measuring instrument device | |
| JP2000076578A (en) | Abnormality detection method and device in dual instrumentation | |
| JP2001339413A (en) | Network system | |
| KR19980038464A (en) | Automatic fault and performance information generator for monitoring and control of synchronous transmitter | |
| JPH0611533A (en) | Fail-safe circuit of connection of a plurality of electronic circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |