KR100494532B1 - Lead frame coated with plural layer and producing procedure thereof - Google Patents
Lead frame coated with plural layer and producing procedure thereof Download PDFInfo
- Publication number
- KR100494532B1 KR100494532B1 KR10-2002-0087344A KR20020087344A KR100494532B1 KR 100494532 B1 KR100494532 B1 KR 100494532B1 KR 20020087344 A KR20020087344 A KR 20020087344A KR 100494532 B1 KR100494532 B1 KR 100494532B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- lead frame
- plating
- present
- metal substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
본 발명은 소재인 금속기판의 표면상에 하부로부터 순차적으로 복수의 금속을 일정두께로 적층함으로써, 기판 표면의 내식성을 향상시키고, 와이어 본딩시 본딩력 증가 및 몰딩시 몰딩 화합물과의 접착력을 개선하도록 한 환경 친화적 리드프레임 및 그 제조방법에 관한 것으로, 본 발명의 다층 도금한 리드프레임은 형상화 되어진 구리 또는 구리 합금으로된 금속기판층(31), 상기 금속기판층(31) 상에 형성된 니켈층(32), 상기 니켈층(32) 상에 형성된 팔라듐층(33), 상기 팔라듐층(33) 상에 형성된 은층(34), 상기 은층(34) 상에 형성된 최외각층인 금층(35)으로 구성됨을 특징으로 한다.According to the present invention, by stacking a plurality of metals sequentially from a lower portion on a surface of a metal substrate, which is a raw material, to improve corrosion resistance of the substrate surface, increase bonding strength during wire bonding and adhesion to molding compound during molding. An environmentally friendly lead frame and a method of manufacturing the same, the multi-plated lead frame of the present invention is a metal substrate layer 31 of the copper or copper alloy shaped, the nickel layer formed on the metal substrate layer 31 ( 32), a palladium layer 33 formed on the nickel layer 32, a silver layer 34 formed on the palladium layer 33, and a gold layer 35 which is an outermost layer formed on the silver layer 34. It features.
상기와 같이 구성되는 본 발명의 다층 도금한 리드프레임은 비환경친화적인 납을 사용하지 않으면서도 높은 인장성, 안정적인 납땜성 및 높은 몰딩화물과의 결합력을 나타내며, 납의 비사용으로 인해 환경친화성을 가질 뿐 아니라, 본 발명에 따른 다층 도금한 리드프레임의 제조방법은 다양한 다층 도금의 최소한의 두께만을 상기 효과를 나타낼 수 있는 도금두께를 제공함으로써 생산 원가를 줄일 수 있는 공정을 제공하는 유용한 발명이다.The multilayer plated lead frame of the present invention configured as described above exhibits high tensile properties, stable solderability, and high bonding strength without using environmentally friendly lead, and is environmentally friendly due to the non-use of lead. In addition, the method of manufacturing a multilayer plated lead frame according to the present invention is a useful invention that provides a process that can reduce the production cost by providing a plating thickness capable of exhibiting the above effect only the minimum thickness of various multilayer plating.
Description
본 발명은 다층 도금한 리드프레임 및 이의 제조방법에 관한 것으로서, 보다 자세하게는 소재인 금속기판의 표면상에 하부로부터 순차적으로 복수의 금속을 일정두께로 적층함으로써, 기판 표면의 내식성을 향상시키고, 와이어 본딩시 본딩력 증가 및 몰딩시 몰딩 화합물과의 접착력을 개선하도록 한 환경 친화적 리드프레임 및 그 제조방법에 관한 것이다.The present invention relates to a multi-plated lead frame and a method for manufacturing the same, and more particularly, by stacking a plurality of metals sequentially from the bottom to a predetermined thickness on the surface of a metal substrate, which is a raw material, to improve corrosion resistance of the substrate surface and wire The present invention relates to an environmentally friendly lead frame and a method for manufacturing the same, which improve bonding strength during bonding and improve adhesion to the molding compound during molding.
일반적으로, 리드프레임은 반도체 칩과 함께 반도체 패키지를 이루는 핵심 구조 재료로서, 반도체 패키지의 내부와 외부를 연결시켜주는 도선의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 수행한다.In general, a lead frame is a core structural material forming a semiconductor package together with a semiconductor chip, and serves as a conductor for connecting the inside and the outside of the semiconductor package and a support for supporting the semiconductor chip.
상기한 작용을 하는 리드프레임은 종래로 부터 기계적인 방법과 화학적인 방법을 이용하여 제조되고 있다. 기계적인 방법은 순차적으로 이송되는 프레스 금형장치를 이용하여 얇은 금속판의 소재를 원하는 형상으로 성형하는 것으로서, 이 방법은 주로 리드프레임을 대량 생산하는 경우에 적용하는 제조 방법이며, 반면에 화학적인 방법은 화학약품을 이용하여 소재의 국소부위를 부식시킴으로서 원하는 제품을 형성하는 화학적 식각 방법으로, 이 방법은 리드프레임을 소량, 다품종 생산하는 경우에 주로 적용하는 제조 방법이다.The lead frame having the above action has been conventionally manufactured using a mechanical method and a chemical method. The mechanical method is to mold a thin metal sheet into a desired shape by using a sequentially press mold apparatus. This method is a manufacturing method mainly applied to mass production of lead frames, whereas a chemical method Chemical etching is a chemical etching method that forms a desired product by corroding local parts of a material by using chemicals. This method is a manufacturing method that is mainly applied when a small quantity of leadframe is produced.
상기한 두 가지 제조방법 중 어느 하나의 방법에 의해 제조되든 간에 제조된 리드프레임은 그 기판에 실장되는 형태 등에 따라 다양한 구조를 가질 수 있는데, 일 예를 들어, 도 1에 일반적인 디스크리트류 리드프레임의 구조를 개략적인 평면도로 나타냈다.Regardless of the two manufacturing methods described above, the manufactured lead frame may have various structures depending on the form of the substrate mounted on the substrate, for example. The structure is shown in a schematic plan view.
도 1에 도시된 바와 같이, 리드프레임(10)은 기억소자인 반도체 칩을 장착하는 부위인 다이 패드부(11)와 와이어 본딩에 의해 칩과 연결되는 다리 부분인 리드부(12)를 포함하는 구조로 이루어진다.As shown in FIG. 1, the lead frame 10 includes a die pad portion 11, which is a portion for mounting a semiconductor chip, which is a memory device, and a lead portion 12, which is a leg portion connected to the chip by wire bonding. Made of structure.
이와 같은 구조를 가진 리드프레임은 반도체 칩과의 조립과정을 거쳐 반도체 패키지를 이루게 되며 반도체 패키지 조립과정 중 반도체 칩이 장착되는 다이 패드부(11)의 다이와 리드부(12)의 와이어 본딩(bonding)성을 좋게 하기 위하여 소정의 특성을 갖는 금속 소재를 도금하는 경우가 있으며, 또한 반도체 패키지를 완성하기 위해 수지 보호막으로 몰딩후 기판 실장을 위한 납땜성을 향상시키기 위해 몰딩의 외면에 주석/납 도금을 시행한다.A lead frame having such a structure forms a semiconductor package through an assembly process with a semiconductor chip, and wire bonding of the die and the lead unit 12 of the die pad unit 11 on which the semiconductor chip is mounted during the semiconductor package assembly process. Metallic materials with certain characteristics may be plated in order to improve the performance.In addition, tin / lead plating may be applied to the outer surface of the molding to improve solderability for substrate mounting after molding with a resin protective film to complete a semiconductor package. Do it.
그러나, 납땜성을 향상시키기 위해 사용되어지는 주석/납 도금의 주요 성분인 납은 그 폐기로 인해 생물체 축적을 일으킬 뿐 아니라 독성이 강하여 환경을 오염시키는 환경비친화적 물질로서 규제됨에 따라 그 사용이 제한되고 따라서 이를 대체하기 위한 방법의 필요성이 대두되었다.However, lead, which is a major component of tin / lead plating used to improve solderability, is not only used to cause bioaccumulation due to its disposal, but also to limit its use as it is regulated as an environmentally unfriendly material that is toxic and pollutes the environment. Therefore, there is a need for a method to replace it.
도 2는 상술한 바와 같이 종래의 기술에 따른 리드프레임의 도금층 구조를 개략적으로 도시한 것이다.Figure 2 schematically shows the plating layer structure of the lead frame according to the prior art as described above.
도 2에 도시된 바와 같이, 종래의 기술에 따른 리드프레임의 도금층 구조의 형성은 구리 또는 구리 합금으로된 금속기판(21) 위에 구리 도금으로 구리 도금층(22)을 형성하여 반도체 조립시 일어나는 열적이력에 의해 발생하는 금속의 표면확산을 방지하고, 상기 구리 도금층(22) 위에 적절한 두께의 은 도금층(23)을 적층시켜 와이어 본딩시 본딩력을 향상시키도록 하는 이중 도금층으로 구성되는 구조의 도금층을 형성하였다.As shown in FIG. 2, the formation of a plated layer structure of a lead frame according to the related art is performed by forming a copper plated layer 22 by copper plating on a metal substrate 21 made of copper or a copper alloy. Forming a plating layer having a structure consisting of a double plating layer to prevent the surface diffusion of the metal generated by the layer, and to improve the bonding strength during wire bonding by laminating a silver plating layer 23 of an appropriate thickness on the copper plating layer 22 It was.
그러나, 상기한 종래의 이중 도금층 형성의 제조방법에 따라 제조된 리드프레임은 조립이 완성된 후 납땜성을 향상시키기 위해 주석/납 도금 공정이 필히 수행되어야 하고 따라서 납의 사용에 따른 상기 환경문제를 수반하고, 또한 주석/납 도금액이 내부 리드(12)까지 침투하게 되는 경우가 빈번하게 발생되어질 뿐만 아니라 최상층의 은 도금층의 산화 또는 변색으로 인해 와이어 본딩시 본딩력이 떨어지는 문제점이 빈번하게 대두되었다.However, the lead frame manufactured according to the conventional method of manufacturing the double-plated layer formation described above, the tin / lead plating process must be performed to improve the solderability after the assembly is completed, and therefore, the environmental problems associated with the use of lead In addition, the tin / lead plating solution frequently penetrates to the inner lead 12, and the bonding strength of the uppermost silver plating layer is frequently decreased due to oxidation or discoloration of the uppermost silver plating layer.
따라서, 본 발명은 상기의 문제점을 감안하여 이루어진 것으로서, 종래 리드프레임에 있어 반도체 조립 공정 후 반드시 시행되어지는 주석/납 도금을 완전히 배제하면서도 와이어 본딩성을 우수하게 유지하는 환경 친화적 리드프레임 기질과 그 제조방법을 제공하기 위한 것이다.Accordingly, the present invention has been made in view of the above-described problems, and an environmentally friendly leadframe substrate which maintains excellent wire bonding property while completely excluding tin / lead plating necessarily performed after the semiconductor assembly process in the conventional leadframe and its It is to provide a manufacturing method.
본 발명의 또다른 목적은 상기한 환경 친화적 리드프레임을 보다 간단한 공정으로 경제적으로 제조할 수 있을 뿐만아니라, 종래의 기술이 가지고 있는 반도체 조립시 발생되는 신뢰성 문제도 해결할 수 있는 리드프레임 기질 및 그 제조방법을 제공하기 위한 것이다.It is still another object of the present invention to manufacture the above-described environmentally friendly leadframe in a simpler process economically, as well as to manufacture a leadframe substrate which can solve the reliability problem that occurs during semiconductor assembly of the prior art and its manufacture. It is to provide a method.
상기 목적을 달성하기 위한 본 발명의 다층 도금한 리드프레임은;Multi-layer plated lead frame of the present invention for achieving the above object;
형상화 되어진 구리 또는 구리 합금으로된 금속기판층(31), 상기 금속기판층(31) 상에 형성된 니켈층(32), 상기 니켈층(32) 상에 형성된 팔라듐층(33), 상기 팔라듐층(33) 상에 형성된 은층(34), 상기 은층(34) 상에 형성된 최외각층인 금층(35)으로 구성됨을 특징으로 한다.Metal substrate layer 31 made of shaped copper or copper alloy, nickel layer 32 formed on metal substrate layer 31, palladium layer 33 formed on nickel layer 32, and palladium layer ( 33 is formed of a silver layer 34 formed on the silver layer 34, the outermost layer formed on the silver layer (34).
한편, 상기 본 발명의 다른 목적을 달성하기 위한 다층 도금한 리드프레임의 제조방법은;On the other hand, the manufacturing method of the multi-layer plated lead frame for achieving another object of the present invention;
형상화 되어진 구리 또는 구리 합금으로된 금속기판층(31)의 상층부에 10~40u in의 두께로 니켈층(32)을 제1층으로 도금하여 형성하고, 상기 제1층의 상층면에 0.5~2u in의 두께로 팔라듐층(33)을 제2층으로 도금하여 형성하고, 상기 제2층의 상층면에 10~40u in의 두께로 은층(34)을 제3층으로 도금하여 형성하고, 상기 제3층의 상층면에 최외각층으로 0.1~1u in의 두께로 금층(35)을 도금하여 형성하여 제조함을 특징으로 한다.Nickel layer 32 is formed by plating the first layer with a thickness of 10 to 40 u in the upper layer of the metal substrate layer 31 of the shaped copper or copper alloy, and 0.5 to 2 u on the upper layer surface of the first layer. The palladium layer 33 is formed by plating a second layer to a thickness of in, and the silver layer 34 is formed by plating a third layer on the upper surface of the second layer at a thickness of 10 to 40 u in. The upper layer of the three layers is characterized in that the outermost layer is formed by plating the gold layer 35 to a thickness of 0.1 ~ 1u in.
본 발명의 또다른 구성에 따르면, 상기 제3층의 상층면에 최외각층으로 형성되는 금층(35)은 바람직하기로는 0.2~0.6u in의 두께로 도금하여 형성한다.According to another configuration of the present invention, the gold layer 35 formed as the outermost layer on the upper surface of the third layer is preferably formed by plating to a thickness of 0.2 ~ 0.6u in.
만일, 금층(35)이 0.1u in이하이면, 와이어 본딩성이 현저하게 감소되며, 1u in이상이면 원료의 사용량이 증가하여 경제적으로 바람직하기 못하다.If the gold layer 35 is 0.1u in or less, the wire bonding property is remarkably reduced, and in the case of 1u in or more, the amount of the raw material is increased, which is not economically desirable.
상기와 같이 구성되는 본 발명의 다층 도금한 리드프레임의 단면도를 도 3에 나타냈다.3 is a cross-sectional view of the multilayer plated lead frame of the present invention configured as described above.
상기와 같이 구성되는 본 발명에서, 본 발명의 제일층을 형성하는 니켈층은 반도체 조립시 반드시 일어나는 열적이력을 통해 발생되는 구리의 금속 확산을 방지할 뿐만 아니라 금속기판 소재인 구리의 포텐셜(Potential)이 니켈 도금층보다 높기 때문에 소재 부식을 방지해주는 역할을 수행한다. 또한 제2층인 팔라듐층은 상기 니켈층을 외부 환경으로부터 니켈의 표면부식 또는 산화를 방지하는 역활을 수행하며, 제3층인 은층은 각기 다른 금속을 적층시켜 포텐셜 베리어(Barrier)층을 변조시킴으로서 복합부식 환경에서 큰 내식성을 갖도록 할 뿐 만 아니라 연속된 각기 다른 금속으로 적층되어진 다층 도금 리드프레임의 도금층 결함인 기공이 많은(Porosity) 표면을 해소시켜 내식성 향상에 기여할 뿐 만 아니라 반도체 조립시 반도체 칩과 와이어 본딩시 본딩력을 향상시켜 주는 효과가 있다.In the present invention configured as described above, the nickel layer forming the first layer of the present invention not only prevents metal diffusion of copper generated through thermal force necessarily occurring during semiconductor assembly, but also potential of copper as a metal substrate material. Since it is higher than the nickel plated layer, it serves to prevent material corrosion. In addition, the palladium layer, which is the second layer, serves to prevent the surface corrosion or oxidation of the nickel layer from the external environment, and the silver layer, which is the third layer, modulates the potential barrier layer by stacking different metals to complex corrosion. Not only does it have great corrosion resistance in the environment, but it also contributes to the improvement of corrosion resistance by eliminating the porosity surface, which is a plating layer defect of a multi-layered lead frame laminated with different metals in succession, as well as improving semiconductor chips and wires during semiconductor assembly. When bonding, there is an effect of improving the bonding force.
또한 본 발명의 다층 도금 리드프레임은 상기 제3층인 은층 상의 최외각에 금으로 미세하게 도포함으로 외부 환경에 따른 은의 산화 또는 변색을 방지하고 반도체 조립시 은이 가지고 있는 흡습성 때문에 발생되는 몰딩시 몰딩 결합력을 저하시키는 근본적인 문제점을 개선할 수 있을 뿐 만 아니라 반도체 패키지가 사용되어지는 각종 전기, 전자 제품등에 실장되어 질때 사용되어지는 비환경친화적인 주석/납 도금없이 바로 실장할 수 있는 효과가 있다.In addition, the multi-layered lead frame of the present invention is finely coated with gold on the outermost layer on the third layer of silver to prevent oxidation or discoloration of silver due to the external environment and to improve molding bonding strength during molding generated due to hygroscopic properties of silver during semiconductor assembly. In addition to improving the fundamental problem of deterioration, there is an effect that can be directly mounted without the non-environmentally friendly tin / lead plating used when the semiconductor package is used in various electrical and electronic products.
이하, 본 발명을 실시예로 보다 자세히 설명하지만, 본 발명의 범위가 이에 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples, but the scope of the present invention is not limited thereto.
실시예 및 비교예Examples and Comparative Examples
(1) 시료 제작(1) sample preparation
본 발명에 따른 시료1 내지 12와 종래의 방법에 따른 비교예의 시료13 내지 15를 각각 다음과 같이 제작한다. 즉, 각 시료는 기계적인 방법으로 성형된 디스크리트류인 리드프레임을 사용하였으며 기본적인 전처리를 시행한 후 니켈, 팔라듐, 은, 금층을 각각 표 1에 나타난 두께로 순차적으로 적층하여 제작하였으며, 여기에서 단계별 수세와 전처리 기법은 실시예 및 비교예 공히 종래의 방법과 동일하여 하였으므로 상세한 기법은 생략한다.Samples 1 to 12 according to the present invention and samples 13 to 15 of the comparative example according to the conventional method are prepared as follows. That is, each sample used a lead frame, which is a discrete type molded by a mechanical method, and after the basic pretreatment, the nickel, palladium, silver, and gold layers were sequentially laminated to the thicknesses shown in Table 1, where water washing step by step And pretreatment techniques are the same as the conventional method in both the Examples and Comparative Examples, so detailed techniques are omitted.
(2) 금 와이어를 이용한 본딩력 실험(2) Bonding force experiment using gold wire
상기와 같이 하여 제작되어진 시료를 와이어 본딩 장비를 이용하여 와이어 본딩을 한 후, 본딩력을 확인하기 위하여 본딩 풀 테스터를 이용하여 와이어 본딩 실험을 하고 그 결과를 표 1에 나타냈다.After wire bonding of the sample produced as described above using a wire bonding equipment, a wire bonding experiment was conducted using a bonding pull tester to check the bonding force, and the results are shown in Table 1.
상기 표 1에 나타난 바와 같이 금 와이어 본딩력 실험에서 본딩력을 실험한 결과 종래의 방법으로 제조된 비교예인 시료13 내지 15의 리드프레임의 본딩력과 본 발명에따른 다층 도금을 이용하여 제작된 실시예인 시료1 내지 12의 리드프레임과의 본딩력의 차이가 없음을 알 수 있다.As shown in Table 1, the bonding force was tested in the gold wire bonding force test, and the bonding force of the lead frames of Samples 13 to 15, which are comparative examples prepared by the conventional method, was manufactured using the multilayer plating according to the present invention. It can be seen that there is no difference in bonding force from the lead frames of Samples 1 to 12 as examples.
또한, 본 실험결과로 부터 제3층인 은층과 최외각층인 금층의 두께가 두꺼울수록 본딩력이 어느 정도 우수하게 나타남을 알 수 있지만, 일정 두께 이상에서는 원하는 본딩력을 나타냄으로 두께를 적절히 조절함으로 원료의 사용량을 절감할 수 있다.In addition, from the results of this experiment, it can be seen that as the thickness of the third layer, the silver layer and the outermost layer, the thicker the bonding strength is, the better the bonding strength is. Reduce usage of
(3) 납땜성 실험(3) solderability test
본 발명이 이루고자 하는 비환경 친화적인 납의 사용을 금지하고자 상기에서 제작된 각 시료를 150℃에서 24시간 동안 열처리한 후, 온도 85℃, 상대습도 85%의 조건하에서 168시간 동안 강제 노화시킨다.In order to prevent the use of non-environmentally friendly lead to be achieved by the present invention, each sample prepared above is heat-treated at 150 ° C. for 24 hours, and then forced aging for 168 hours under conditions of 85 ° C. and 85% RH.
이렇게 처리된 시료에 대해 MIL-STD-883D의 방법에 따라 납땜성 실험을 하여 그 결과를 표 2에 나타냈다.Solderability test was carried out according to the method of MIL-STD-883D on the sample thus treated, and the results are shown in Table 2.
상기 표 2에 나타난 바와 같이, 종래의 방법에 따른 비환경적인 납의 사용을 제한하기 위해 제안된 본 발명에 따른 실시예의 각 시료에서 제3층인 은층과 최외각층인 금층의 두께가 두꺼울수록 미세하고 조밀한 조직을 형성하여 안정적인 납땜성 결과를 얻음을 알 수 있다.As shown in Table 2, the thicker the thickness of the third layer, the silver layer and the outermost layer, in each sample of the example according to the present invention, which is proposed to limit the use of non-environmental lead according to the conventional method, the finer and more dense It can be seen that the formation of a tissue yields stable solderability results.
통상적으로 납땜성 검사의 합격 판정 여부는 땜납의 덮힘 정도가 95% 이상이어야 한다.Normally, the acceptance test of the solderability test should be 95% or more of solder coverage.
(4) 몰딩화합물과의 접착성 실험(4) Adhesion Test with Molding Compound
상기에서 제작된 각 시료를 몰딩 온도 170℃에서 90초 동안 몰딩한 후, 175℃에서 6시간 동안 열처리한 후, 에폭시 몰딩화합물과 접착성 실험을 수행하여 그 결과를 표 3에 나타냈다.Each sample prepared above was molded for 90 seconds at a molding temperature of 170 ° C., and then heat-treated at 175 ° C. for 6 hours, and then carried out an adhesion test with an epoxy molding compound.
상기 표 3에 나타난 바와 같이, 종래의 방법인 비교예에 따라 제조된 시료 13 내지 15의 리드프레임은 은층으로 최외각층이 형성되어 있고 최외각층의 은의 흡습성 때문에 몰딩화합물과 리드프레임과의 들뜸 현상을 발견할 수 있었다. 또한 이러한 들뜸 현상으로 몰딩이 완료된 후 주석/납 공정에서 도금액이 침투하는 문제가 발생되어 왔다. 더욱이 몰딩화합물과 리드프레임 금속 기판과의 들뜸 현상이 있으면 불합격으로 판정되었는데, 본 발명에 따른 다층 도금의 방법으로 이를 개선할 수 있음이 상기 표를 통해서 알 수 있다.As shown in Table 3, the lead frames of Samples 13 to 15 prepared according to the comparative example, which is a conventional method, are formed of an outermost layer with a silver layer, and due to the hygroscopicity of the outermost layer, I could find it. In addition, such a lifting phenomenon has occurred a problem that the plating liquid penetrates in the tin / lead process after the molding is completed. Furthermore, if there is a lifting phenomenon between the molding compound and the lead frame metal substrate, it was determined to fail, and it can be seen from the above table that it can be improved by the method of multilayer plating according to the present invention.
상기와 같이 구성되는 본 발명의 다층 도금한 리드프레임에 의하면 종래의 방법에서 필수적으로 사용되어야 했던 비환경친화적인 납을 사용하지 않으면서도 높은 인장성, 안정적인 납땜성 및 높은 몰딩화물과의 결합력을 나타내며, 납의 비사용으로 인해 환경친화성을 가질 뿐 아니라, 본 발명에 따른 다층 도금한 리드프레임의 제조방법은 다양한 다층 도금의 최소한의 두께만을 상기 효과를 나타낼 수 있는 도금두께를 제공함으로써 생산 원가를 줄일 수 있는 공정을 제공하는 유용한 발명이다. According to the multilayered lead frame of the present invention configured as described above, it exhibits high tensile property, stable solderability, and high bonding strength without using environmentally friendly lead, which should be used in the conventional method. In addition to having environmental friendliness due to non-use of lead, the method for manufacturing a multilayer plated leadframe according to the present invention reduces the production cost by providing a plating thickness capable of exhibiting the above effect only the minimum thickness of various multilayer platings. It is a useful invention to provide a process that can.
도1은 종래의 일반적인 반도체 리드프레임의 개략적인 평면도이고,1 is a schematic plan view of a conventional general semiconductor leadframe,
도2는 종래의 도금 기술에 따른 반도체 리드프레임에 적용된 도금층의 단면을 나타낸 단면도이고,2 is a cross-sectional view showing a cross section of a plating layer applied to a semiconductor lead frame according to a conventional plating technique,
도3은 본 발명에 따라 반도체 리드프레임에 적용된 다층 도금층의 단면을 나타낸 단면도이다.3 is a cross-sectional view showing a cross section of a multilayer plating layer applied to a semiconductor lead frame according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
21,31.... 금속기판 (소재) 22.... 구리 도금 층21,31 .... metal substrate (material) 22 .... copper plating layer
23.... 은 도금 층 32.... 니켈 도금 층23 .... silver plating layer 32 .... nickel plating layer
33.... 팔라듐 도금 층 34.... 은 도금 층33 .... palladium plating layer 34 .... silver plating layer
35.... 금 도금 층35 ... gold plating layer
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0087344A KR100494532B1 (en) | 2002-12-30 | 2002-12-30 | Lead frame coated with plural layer and producing procedure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0087344A KR100494532B1 (en) | 2002-12-30 | 2002-12-30 | Lead frame coated with plural layer and producing procedure thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040060537A KR20040060537A (en) | 2004-07-06 |
| KR100494532B1 true KR100494532B1 (en) | 2005-06-13 |
Family
ID=37352420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0087344A KR100494532B1 (en) | 2002-12-30 | 2002-12-30 | Lead frame coated with plural layer and producing procedure thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100494532B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101020260B1 (en) * | 2008-09-01 | 2011-03-07 | 주식회사 티에스피 | Metal substrate for semiconductor device and plating solution and plating method for the same |
-
2002
- 2002-12-30 KR KR10-2002-0087344A patent/KR100494532B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101020260B1 (en) * | 2008-09-01 | 2011-03-07 | 주식회사 티에스피 | Metal substrate for semiconductor device and plating solution and plating method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040060537A (en) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100819800B1 (en) | Lead frame for semiconductor package | |
| KR101069198B1 (en) | Packaging component and semiconductor package | |
| US5675177A (en) | Ultra-thin noble metal coatings for electronic packaging | |
| KR0183645B1 (en) | Semiconductor leadframe having composite plating | |
| TWI323031B (en) | Leadframe comprising tin plating or an intermetallic layer formed therefrom | |
| US20130115737A1 (en) | Method of manufacturing a semiconductor device with outer leads having a lead-free plating | |
| KR100702956B1 (en) | Lead frame for semiconductor package and the method for manufacturing the same | |
| KR100379128B1 (en) | Substrate for mannfacturing the environmentally favorable semiconductor device using three element alloy | |
| KR100494532B1 (en) | Lead frame coated with plural layer and producing procedure thereof | |
| JPH1022434A (en) | Lead frame for integrated circuit and manufacture thereof | |
| KR100833934B1 (en) | Multi-layer plating lead frame and method of manufacturing the same | |
| KR100203333B1 (en) | Lead frame of multi layer plating | |
| KR100203334B1 (en) | Multi-layer plateded lead frame | |
| KR100209264B1 (en) | Semiconductor lead frame | |
| KR100231832B1 (en) | Semiconductor lead frame with multi-plating layer | |
| US20070205493A1 (en) | Semiconductor package structure and method for manufacturing the same | |
| KR100225778B1 (en) | Semiconductor package using lead frame | |
| KR100503038B1 (en) | Lead frame for semiconductor package | |
| KR100254271B1 (en) | Lead frame with multi-layer plating | |
| KR100254268B1 (en) | Lead frame for semiconductor device having multi-plated layers | |
| KR100189818B1 (en) | Lead frame | |
| KR100691338B1 (en) | Leadframe for fabricating Semiconductor Device | |
| KR100548011B1 (en) | Lead frame for a semiconductor | |
| KR100494533B1 (en) | Lead frame coated with selective softening nickel and producing procedure thereof | |
| JPH11186483A (en) | Lead frame for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120326 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150225 Year of fee payment: 10 |
|
| R401 | Registration of restoration | ||
| FPAY | Annual fee payment |
Payment date: 20150609 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |