KR100254271B1 - Lead frame with multi-layer plating - Google Patents

Lead frame with multi-layer plating Download PDF

Info

Publication number
KR100254271B1
KR100254271B1 KR1019970037258A KR19970037258A KR100254271B1 KR 100254271 B1 KR100254271 B1 KR 100254271B1 KR 1019970037258 A KR1019970037258 A KR 1019970037258A KR 19970037258 A KR19970037258 A KR 19970037258A KR 100254271 B1 KR100254271 B1 KR 100254271B1
Authority
KR
South Korea
Prior art keywords
layer
plating layer
palladium
lead frame
plating
Prior art date
Application number
KR1019970037258A
Other languages
Korean (ko)
Other versions
KR19990015275A (en
Inventor
이규한
박세철
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970037258A priority Critical patent/KR100254271B1/en
Publication of KR19990015275A publication Critical patent/KR19990015275A/en
Application granted granted Critical
Publication of KR100254271B1 publication Critical patent/KR100254271B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: A multilayer plated lead frame is provided to be capable of applying a pre-plating mode to a lead frame in which an iron-nickel series alloy is used as a substrate. CONSTITUTION: A multilayer plated lead frame includes a substrate material(31) made of iron-nickel series alloy. A palladium plated layer or a palladium alloy plated layer(32) is formed right on the substrate material(31). The palladium plated layer or the palladium alloy plated layer(32) has a strong corrosion resistance under a general environment or a chlorine environment. A copper plated layer(33), a nickel plated layer(34) and a palladium plated layer(35) are sequentially plated on the palladium plated layer or the palladium alloy plated layer(32).

Description

다층 도금 리이드 프레임Multilayer Plating Lead Frame

본 발명은 다층 도금 리이드 프레임(lead frame)에 관한 것으로서, 보다 상세하게는 반도체 팩키지의 제조에 사용되는 리이드 프레임의 기판 소재가 철-니켈계 합금인 경우에 선도금 방법이 적용될 수 있도록 내식성을 향상시킨 하지 도금층을 가진 다층 도금 리이드 프레임에 관한 것이다.The present invention relates to a multi-layered lead frame, and more particularly, to improve corrosion resistance so that the lead method can be applied when the substrate material of the lead frame used in the manufacture of a semiconductor package is an iron-nickel alloy. It relates to a multilayer plating lead frame having a base plated layer.

반도체 리이드 프레임은 반도체 칩(chip)과 함께 반도체 패키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다. 이러한 반도체 리이드 프레임은 통상적으로 스탬핑(stamping) 방식 또는 에칭(etching) 방식에 의해 의해 제조된다.The semiconductor lead frame is one of the core components of the semiconductor package together with the semiconductor chip, and serves as a lead connecting the inside and the outside of the semiconductor package and a support for the semiconductor chip. Plays a role. Such a semiconductor lead frame is typically manufactured by a stamping method or an etching method.

스탬핑 방식은 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하여 제조하는 방법으로서, 이는 리이드 프레임을 대량생산하는 경우에 주로 적용된다. 한편, 에칭 방식은 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각방법으로서, 이는 리이드 프레임을 소량생산하는 경우에 주로 적용되는 제조방법이다.The stamping method is a method of forming a thin plate material into a predetermined shape by using a press mold apparatus which is sequentially transferred, and is mainly applied to mass production of lead frames. On the other hand, the etching method is a chemical etching method for forming a product by corrosion of the local part of the material using a chemical, which is a manufacturing method mainly applied to the production of a small amount of lead frame.

도 1은 통상적인 리이드 프레임의 평면도이다.1 is a plan view of a typical lead frame.

도면을 참조하면, 리이드 프레임 유니트(11)는 패드(12)와, 이너 리이드(15) 및 아우터 리이드(16)를 구비한다. 패드(12)에는 반도체 팩키지 조립시에 반도체 칩(미도시)이 그 위에 지지된다. 다수의 이너 리이드(15)는 패드(12)에 근접한 단부들이 상호 연결된 상태로 형성된다. 참조 번호 15a는 이너 리이드(15)의 단부들이 상호 연결된 부분을 지시한다. 타이 바(tie bar,13)는 다이 패드(12)를 레일(18)에 대하여 지지하는 기능을 가진다. 반도체 팩키지 조립이 완료되면 상기 연결부(15a)와 함께 타이 바(tie bar,13)와 레일(18)은 제거된다. 또한 이너 리이드(15)와 아우터 리이드(16) 사이에는 리이드 프레임(10)의 강성을 유지할 수 있도록 댐바(17)가 형성되는데, 댐바(17)도 반도체 팩키지 조립시에는 소정 형상만을 남기고 제거된다.Referring to the drawings, the lead frame unit 11 includes a pad 12, an inner lead 15, and an outer lead 16. In the pad 12, a semiconductor chip (not shown) is supported thereon at the time of assembling the semiconductor package. The plurality of inner leads 15 are formed with ends adjacent to the pads 12 interconnected. Reference numeral 15a denotes a portion where the ends of the inner lead 15 are interconnected. The tie bar 13 has a function of supporting the die pad 12 against the rail 18. When the assembly of the semiconductor package is completed, the tie bar 13 and the rail 18 together with the connection part 15a are removed. In addition, a dam bar 17 is formed between the inner lead 15 and the outer lead 16 so as to maintain the rigidity of the lead frame 10. The dam bar 17 is also removed while leaving only a predetermined shape when assembling the semiconductor package.

이와 같은 구조를 가지는 반도체 리이드 프레임은 반도체의 다른 부품, 예를 들면 기억소자인 칩등과의 조립과정(assembly process)을 거쳐 반도체 패키지를 이루게 된다. 반도체 조립 과정에는 다이 부착 공정과 와이어 본딩 공정이 포함된다. 다이 부착 공정은 하나의 반도체 칩(다이)을 리이드 프레임의 패드에 부착시키는 공정이며, 와이어 본딩 공정은 반도체 칩의 전극과 리이드 프레임의 이너 리이드(inner lead)의 소정 부위를 연결하는 공정이다.The semiconductor lead frame having such a structure forms a semiconductor package through an assembly process with other components of the semiconductor, for example, a chip, which is a memory device. The semiconductor assembly process includes a die attach process and a wire bonding process. The die attaching process is a process of attaching one semiconductor chip (die) to a pad of the lead frame, and the wire bonding process is a process of connecting a predetermined portion of the electrode of the semiconductor chip and the inner lead of the lead frame.

상기 반도체의 조립 공정중 반도체 칩과 리이드 프레임의 이너 리이드와의 와이어 본딩성과 다이 패드부의 다이 특성을 개선하기 위하여, 다이 패드(12)와 이너 리이드(15)에 소정 특성을 갖는 금속 소재를 도금하는 경우가 많으며, 또한 몰딩 후 기판 실장을 위한 납땜성 향상을 위해 아우터 리이드(16)의 일정 부위에 솔더(Sn-Pb) 도금을 행한다. 그러나, 상기 솔더 도금 과정에 있어서 도금액이 이너 리이드(15)까지 침투하게 되는 경우가 빈번히 발생하므로, 이를 제거하기 위한 추가 공정이 필요하다.In order to improve the wire bonding between the semiconductor chip and the inner lead of the lead frame and die characteristics of the die pad part during the assembly process of the semiconductor, a metal material having predetermined characteristics is plated on the die pad 12 and the inner lead 15. In many cases, solder (Sn-Pb) plating is performed on a portion of the outer lead 16 in order to improve solderability for mounting the substrate after molding. However, since the plating solution often penetrates to the inner lead 15 in the solder plating process, an additional process for removing the plating solution is necessary.

이러한 문제점을 해결하기 위하여 제안된 것이 선도금 프레임(pre-plated frame, PPF) 방법이다. 이러한 방법은 반도체 패키지 공정전에 납 젖음성(solder wettability)이 양호한 소재를 반도체 기판에 미리 도포하여 도금층을 형성하는 것이다. PPF 도금의 한 예로서, 구리를 주성분으로 하는 소재 기판위에 중간 도금층으로서 Ni층과 Pd/Ni 합금층을 순차적으로 적층시키고, 상기 Pd/Ni 합금층 위에 Pd층이 최외곽 도금층으로 적층시킨 다층 구조의 도금층을 가진 리이드 프레임을 들 수 있다. 또다른 예로서, Fe(철)-Ni(니켈)계 합금에 구리를 도금하고, 그 위에 다시 다른 합금을 도금하는 방법이 제안되었으며, 이것의 한 예는 도 2a 및 도 2b에 도시되어있다.Proposed to solve this problem is a pre-plated frame (PPF) method. This method is to form a plating layer by applying a material having good solder wettability to the semiconductor substrate in advance before the semiconductor package process. As an example of PPF plating, a multilayer structure in which a Ni layer and a Pd / Ni alloy layer are sequentially stacked as an intermediate plating layer on a material substrate mainly composed of copper, and a Pd layer is laminated as the outermost plating layer on the Pd / Ni alloy layer. And a lead frame having a plating layer of. As another example, a method of plating copper on a Fe (iron) -Ni (nickel) -based alloy and then plating another alloy thereon has been proposed, an example of which is shown in FIGS. 2A and 2B.

도 2a 및 도 2b는 리이드 프레임의 소재위에 형성된 도금층의 구조를 도시하는 단면도이다.2A and 2B are sectional views showing the structure of a plating layer formed on the material of the lead frame.

도 2a를 참조하면, Fe-Ni 계 합금 소재(21)의 직상층에 구리 도금층(22)을 스트라이크(strike) 도금으로 적층시키고, 그 상부에 다시 니켈층(23)을 형성하며, 니켈층(23)의 상층인 최외곽층에 팔라듐층(24)을 형성한다. 이와 같은 구조를 가지는 다층 도금 구조에서는 구리 도금층(22)이 최상층의 팔라듐층(24)과 전위차를 줄일수 있으므로 내식성을 증가시키며, 니켈층(23)이 그 하층에 있는 구리가 다른 층의 금속내로 이동하는 현상인 확산을 방지하는 기능을 하게된다. 또한 최외곽측의 팔라듐층(24)은 하지 도금층을 외부 환경으로부터 보호하고, 와이어 본딩성 및 납땜성을 좋게한다.Referring to FIG. 2A, a copper plating layer 22 is laminated by strike plating on a direct layer of the Fe—Ni-based alloy material 21, and a nickel layer 23 is formed again on the nickel layer ( A palladium layer 24 is formed on the outermost layer of 23). In the multilayer plating structure having such a structure, the copper plating layer 22 reduces the potential difference with the palladium layer 24 of the uppermost layer, thereby increasing corrosion resistance, and the nickel layer 23 has copper in the lower layer into the metal of another layer. It is to prevent diffusion, which is a moving phenomenon. In addition, the outermost palladium layer 24 protects the underlying plating layer from the external environment and improves wire bonding and solderability.

도 2b를 참조하면, Fe-Ni 계 합금 소재(25)의 직상층에 구리 도금층(22)을 스트라이크 도금으로 적층시키고, 그 상부에 팔라듐 또는 팔라듐 함금층(27)을 형성하며, 다시 그 상부에 니켈층(28)과 팔라듐층(29)을 순차적으로 형성시킨다. 도 2b의 예에서는 도 2a의 예와는 달리 적층 구조의 중간부에 팔라듐 또는 팔라듐 합금층(27)이 부가되는데, 이것은 구리 도금층(26)만으로 충분한 내식성을 확보할 수 없기 때문이다.Referring to FIG. 2B, a copper plating layer 22 is laminated by strike plating on a direct layer of the Fe—Ni-based alloy material 25, and a palladium or a palladium alloy layer 27 is formed thereon, and again on top thereof. The nickel layer 28 and the palladium layer 29 are formed sequentially. In the example of FIG. 2B, unlike the example of FIG. 2A, a palladium or palladium alloy layer 27 is added to the middle portion of the laminated structure, because the copper plating layer 26 alone cannot secure sufficient corrosion resistance.

위와 같은 종래 기술의 적층 구조에는 다음과 같은 문제점들이 있다.The stack structure of the prior art as described above has the following problems.

첫째, 구리 도금층(22,26)의 두께가 낮을 경우에는 내식성이 보장될 수 없으며, 따라서 내식성을 높이기 위해서 도금 두께를 충분히 확보해야 한다. 그러나 구리 도금층의 두께가 너무 두꺼우면 석출이나 돌출과 같은 도금 결함이 발생하기 쉽고, 이러한 도금 결함이 부식의 근원으로 작용하여 내식성이 더욱 떨어지는 요인이 된다.First, when the thickness of the copper plating layers (22, 26) is low, the corrosion resistance can not be guaranteed, and therefore, the plating thickness should be sufficiently secured to increase the corrosion resistance. However, if the thickness of the copper plating layer is too thick, plating defects such as precipitation or protrusion are likely to occur, and these plating defects act as a source of corrosion, thereby further deteriorating corrosion resistance.

둘째, 구리 도금층(22,26)을 형성할 경우, 일반 환경에서는 구리가 철보다 전위차가 커서 내식성을 확보하지만, 염소 환경하에서는 내식성의 차이가 별로 없어 도금의 효과가 저하된다.Second, when the copper plating layers 22 and 26 are formed, copper has a larger potential difference than iron in general environments to secure corrosion resistance. However, in the chlorine environment, there is little difference in corrosion resistance, so the effect of plating is reduced.

본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 철-니켈계 합금을 기판의 소재로 하는 리이드 프레임에 선도금 방식을 적용할 수 있도록 내식성을 향상시킨 하지 도금층을 가지는 리이드 프레임을 제공하는 것이다.The present invention has been made to solve the above problems, an object of the present invention is a lead having a base plated layer to improve the corrosion resistance so that the lead gold method can be applied to the lead frame made of iron-nickel-based alloy as a substrate material To provide a frame.

본 발명의 다른 목적은 염소 환경하에서도 충분한 내식성이 보장되는 리이드 프레임을 제공하는 것이다.Another object of the present invention is to provide a lead frame in which sufficient corrosion resistance is ensured even under a chlorine environment.

도 1은 통상적인 리이드 프레임의 구조를 나타내는 개략적인 평면도이다.1 is a schematic plan view showing the structure of a conventional lead frame.

도 2a 및 도 2b 는 종래 기술에 따른 리이드 프레임의 다층 도금 구조를 나타내는 개략적인 단면도이다.2A and 2B are schematic cross-sectional views showing a multilayer plating structure of a lead frame according to the prior art.

도 3 및 도 4는 본 발명에 따른 리이드 프레임의 다층 도금 구조를 나타내는 개략적인 단면도이다.3 and 4 are schematic cross-sectional views showing a multi-layer plating structure of the lead frame according to the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

11. 리이드 프레임 유니트 12. 패드11.Lead frame unit 12.Pad

13. 타이바 15. 이너 리이드13. Tie bar 15. Inner lead

16.아우터 리이드 18. 레일16.Outer lead 18.Rail

21.25. 철-니켈 계 기판 22.26. 구리 도금층21.25. Iron-Nickel-Based Substrates 22.26. Copper plating layer

23.28. 니켈 도금층 24.29. 팔라듐 도금층23.28. Nickel plated layer 24.29. Palladium plating layer

31.41. 철-니켈 계 기판 32. 팔라듐 또는 팔라듐 합금 도금층31.41. Iron-nickel based substrate 32. Palladium or palladium alloy plating layer

33.43. 구리 도금층 34.44. 니켈 도금층33.43. Copper Plating Layer 34.44. Nickel plating layer

42. 금 또는 금 합금 도금층 35.45. 팔라듐 도금층42. Gold or gold alloy plated layer 35.45. Palladium plating layer

상기 목적을 달성하기 위하여, 본 발명에 따르면, 철-니켈 계 합금으로 형성된 기판 소재, 상기 기판 소재의 직상층에 형성된 팔라듐 또는 팔라듐 합금 도금층, 상기 팔라듐 또는 팔라듐 합금 도금층의 상부에 순차적으로 형성된 구리 도금층, 니켈 도금층 및 팔라듐 도금층을 구비한 다층 도금 리이드 프레임이 제공된다.In order to achieve the above object, according to the present invention, a substrate material formed of an iron-nickel-based alloy, a palladium or palladium alloy plating layer formed on the upper layer of the substrate material, the copper plating layer sequentially formed on the palladium or palladium alloy plating layer There is provided a multilayer plating lead frame having a nickel plating layer and a palladium plating layer.

본 발명의 일 특징에 따르면, 상기 기판 소재의 직상층에 형성된 상기 팔라듐 또는 팔라듐 합금 도금층의 두께는 1 마이크로 미터 미만이며, 상기 구리 도금층 및, 니켈 도금층의 두께는 각각 최소한 2 마이크로 미터 이상으로 형성된다.According to one feature of the invention, the thickness of the palladium or palladium alloy plating layer formed on the upper layer of the substrate material is less than 1 micrometer, the thickness of the copper plating layer and the nickel plating layer are each formed at least 2 micrometers or more. .

또한 본 발명에 따르면, 철-니켈 계 합금으로 형성된 기판 소재, 상기 기판 소재의 직상층에 형성된 금 또는 금 합금 합금 도금층, 상기 금 또는 금 합금 도금층의 상부에 순차적으로 형성된 구리 도금층, 니켈 도금층 및 팔라듐 도금층을 구비한 다층 도금 리이드 프레임이 제공된다.Further, according to the present invention, a substrate material formed of an iron-nickel-based alloy, a gold or gold alloy alloy plating layer formed on the upper layer of the substrate material, a copper plating layer sequentially formed on top of the gold or gold alloy plating layer, nickel plating layer and palladium A multilayer plating lead frame having a plating layer is provided.

본 발명의 다른 특징에 따르면, 상기 금 또는 금 합금 도금층의 두께는 0.2 마이크로미터 미만으로 형성되며, 상기 구리 도금층 및 니켈 도금층의 두께는 각각 최소한 2 마이크로 미터 이상으로 형성된다.According to another feature of the invention, the thickness of the gold or gold alloy plating layer is formed to less than 0.2 micrometer, the thickness of the copper plating layer and the nickel plating layer is each formed at least 2 micrometers or more.

이하 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 보다 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to an embodiment shown in the accompanying drawings.

도 3에는 본 발명에 따른 다층 도금 구조를 가지는 리이드 프레임의 개략적인 단면도가 도시되어 있다.3 is a schematic cross-sectional view of a lead frame having a multilayer plating structure according to the present invention.

도면을 참조하면, 기판 소재(31)는 철-니켈계 합금으로 제조되며, 상기 기판 소재(31)의 직상층에는 팔라듐 또는 팔라듐 합금 도금층(32)이 형성된다. 팔라듐 또는 팔라듐 합금 도금층(32)은 일반적인 환경이나 염소 환경하에서도 내식성이 크며, 기판 소재(31)의 직상층에 형성된 도금층이 실질적으로 전체 도금층의 내식성을 좌우하므로 내식성을 현저히 향상시킬 수 있다. 팔라듐 또는 팔라듐 합금 도금층(32)의 상부에는 구리 도금층(33), 니켈 도금층(34) 및, 팔라듐 도금층(35)이 차례로 도금된다.Referring to the drawings, the substrate material 31 is made of an iron-nickel-based alloy, and a palladium or palladium alloy plating layer 32 is formed on the upper layer of the substrate material 31. The palladium or palladium alloy plating layer 32 has a high corrosion resistance even in a general environment or a chlorine environment, and since the plating layer formed on the upper layer of the substrate material 31 substantially influences the corrosion resistance of the entire plating layer, the corrosion resistance can be significantly improved. The copper plating layer 33, the nickel plating layer 34, and the palladium plating layer 35 are sequentially plated on the palladium or palladium alloy plating layer 32.

팔라듐 또는 팔라듐 합금 도금층(32)은 그 두께가 1 마이크로미터 이상으로 두꺼워지면 반도체의 조립 공정시에 발생하는 응력에 의해 균열될 가능성이 있으므로, 1 마이크로미터 이하인 것이 바람직스럽다. 팔라듐 또는 팔라듐 합금 도금층(32)의 균열은 내식성을 급격히 저하시키므로, 이를 보강하기 위해서 연성이 크고 내식성도 우수한 재료인 구리를 사용하여 구리 도금층(33)을 형성한다. 구리 도금층(33)은 2 마이크로미터 이상으로 도금되는 것이 바람직스럽다. 또한 구리 도금층(33)의 상부에 형성된 니켈 도금층(34)은 그 아래에 형성된 구리 또는 철의 원소가 확산되는 것을 방지한다. 니켈 도금층(34)은 2 마이크로미터 이상으로 도금되는 것이 바람직스럽다. 물론 최외곽에 형성되는 팔라듐 도금층(35)은 종래 기술에서와 마찬가지로 하지 도금층을 외부 환경으로부터 보호하고, 와이어 본딩 및 다이 특성을 향상시키며, 납땜을 용이하게 한다.If the thickness of the palladium or palladium alloy plating layer 32 becomes thicker than 1 micrometer or more, the palladium or palladium alloy plating layer 32 may be cracked due to the stress generated during the assembly process of the semiconductor. Since the cracks of the palladium or palladium alloy plating layer 32 sharply lowers the corrosion resistance, the copper plating layer 33 is formed by using copper, which is a material having high ductility and excellent corrosion resistance. The copper plating layer 33 is preferably plated at 2 micrometers or more. In addition, the nickel plating layer 34 formed on the upper portion of the copper plating layer 33 prevents the copper or iron elements formed thereunder from diffusing. The nickel plating layer 34 is preferably plated at 2 micrometers or more. Of course, the palladium plating layer 35 formed at the outermost side protects the underlying plating layer from the external environment as in the prior art, improves wire bonding and die characteristics, and facilitates soldering.

도 4에는 본 발명에 따른 다른 실시예에 대한 단면도가 도시되어 있으며, 이것은 기판 소재(41)의 상부에 금 또는 금 합금 도금층(42)을 형성한 것이다. 금의 전기적 전위차는 크기 때문에 소재 직상층의 전위차를 크게 할 수 있으므로 도금층 최상층의 전위차를 줄일 수 있다. 따라서 금 또는 금 합금 도금층(42)을 형성할 경우 이것은 도 2의 실시예보다도 내식성이 더욱 향상된다. 금 또는 금 합금 도금층(42)의 상부에는 구리 도금층(43), 니켈 도금층(44) 및, 팔라듐 도금층(45)이 차례로 적층된다.4 is a cross-sectional view of another embodiment according to the present invention, which forms a gold or gold alloy plating layer 42 on top of a substrate material 41. Since the electrical potential difference of gold is large, the potential difference of the upper layer of the material can be increased, so that the potential difference of the uppermost layer of the plating layer can be reduced. Therefore, when the gold or gold alloy plating layer 42 is formed, the corrosion resistance is further improved than in the embodiment of FIG. The copper plating layer 43, the nickel plating layer 44, and the palladium plating layer 45 are sequentially stacked on the gold or gold alloy plating layer 42.

금 또는 금 합금 도금층(42)은 도금 두께가 0.2 마이크로미터 이하로 제한되는 것이 바람직스러우며, 이는 금 또는 금 합금 도금층(42)의 두께가 0.2 마이크로미터를 초과할 정도로 두꺼울 경우 도금층에 크랙(crack)이 발생할 가능성이 높기 때문이다. 구리 도금층(43)과 니켈 도금층(44)은 각각 2 마이크로미터 이상으로 도금되는 것이 바람직스럽다. 만일 이 도금층들의 두께가 각각 2 마이크로미터 미만일 경우에는 내식성을 기대하기 어렵다.Preferably, the gold or gold alloy plating layer 42 is limited to a plating thickness of 0.2 micrometer or less, which is cracked in the plating layer when the thickness of the gold or gold alloy plating layer 42 is thick enough to exceed 0.2 micrometer. This is because it is likely to occur. The copper plating layer 43 and the nickel plating layer 44 are preferably plated with 2 micrometers or more, respectively. If the thickness of each of these plating layers is less than 2 micrometers, it is difficult to expect corrosion resistance.

본 발명에 따른 다층 도금 구조를 가지는 리이드 프레임은 소재의 내식성이 향상될 수 있으며, 특히 일반 환경에서뿐만 아니라 염소 환경에서도 소재의 내식성이 향상될 수 있다는 장점을 가진다. 특히 기판 소재의 직상층에 팔라듐 또는 팔라듐 합금 도금층이나 금 또는 금 합금 도금층을 형성함으로써 그 위에 순차적으로 적층되는 구리 및 니켈 도금층의 두께를 얇게 하여도 내식성에 손상이 발생되지 않는다는 장점을 가지며, 그에 따라 재료의 절감 효과를 도모할 수 있다.Lead frame having a multi-layer plating structure according to the present invention can be improved in the corrosion resistance of the material, in particular in the general environment as well as chlorine environment has the advantage that the material can be improved. In particular, by forming a palladium or a palladium alloy plating layer or a gold or gold alloy plating layer on the upper layer of the substrate material, even if the thickness of the copper and nickel plating layers sequentially laminated thereon has the advantage that no damage to corrosion resistance occurs. Material savings can be achieved.

본 발명은 첨부된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예들이 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to the accompanying embodiments, which are merely exemplary and will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true scope of the invention should be defined only by the appended claims.

Claims (4)

철-니켈 계 합금으로 형성된 기판 소재,Substrate material formed of iron-nickel-based alloy, 상기 기판 소재의 직상층에 형성된 팔라듐 또는 팔라듐 합금 도금층,A palladium or palladium alloy plating layer formed on the upper layer of the substrate material, 상기 팔라듐 또는 팔라듐 합금 도금층의 상부에 순차적으로 형성된 구리 도금층, 니켈 도금층 및 팔라듐 도금층을 구비한 다층 도금 리이드 프레임.The multi-layer plating lead frame having a copper plating layer, a nickel plating layer and a palladium plating layer sequentially formed on the palladium or palladium alloy plating layer. 제 1 항에 있어서, 상기 기판 소재의 직상층에 형성된 상기 팔라듐 또는 팔라듐 합금 도금층의 두께는 1 마이크로 미터 미만이며, 상기 구리 도금층 및, 니켈 도금층의 두께는 각각 최소한 2 마이크로 미터 이상으로 형성되는 것을 특징으로 하는 다층 도금 리이드 프레임.The thickness of the palladium or palladium alloy plating layer formed on the upper layer of the substrate material is less than 1 micrometer, the thickness of the copper plating layer and the nickel plating layer is formed at least 2 micrometers, respectively. Multi-layer plating lead frame. 철-니켈 계 합금으로 형성된 기판 소재,Substrate material formed of iron-nickel-based alloy, 상기 기판 소재의 직상층에 형성된 금 또는 금 합금 도금층,Gold or gold alloy plating layer formed on the upper layer of the substrate material, 상기 금 또는 금 합금 도금층의 상부에 순차적으로 형성된 구리 도금층, 니켈 도금층 및 팔라듐 도금층을 구비한 다층 도금 리이드 프레임.A multi-layer plating lead frame having a copper plating layer, a nickel plating layer and a palladium plating layer sequentially formed on the gold or gold alloy plating layer. 제 3 항에 있어서, 상기 금 또는 금 합금 도금층의 두께는 0.2 마이크로 미터 미만으로 형성되며, 상기 구리 도금층 및 니켈 도금층의 두께는 각각 최소한 2 마이크로 미터 이상으로 형성되는 것을 특징으로 하는 다층 도금 리이드 프레임.The multi-layer plating lead frame according to claim 3, wherein the gold or gold alloy plating layer has a thickness of less than 0.2 micrometers, and the copper plating layer and the nickel plating layer have a thickness of at least 2 micrometers, respectively.
KR1019970037258A 1997-08-04 1997-08-04 Lead frame with multi-layer plating KR100254271B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970037258A KR100254271B1 (en) 1997-08-04 1997-08-04 Lead frame with multi-layer plating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970037258A KR100254271B1 (en) 1997-08-04 1997-08-04 Lead frame with multi-layer plating

Publications (2)

Publication Number Publication Date
KR19990015275A KR19990015275A (en) 1999-03-05
KR100254271B1 true KR100254271B1 (en) 2000-05-01

Family

ID=19516862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970037258A KR100254271B1 (en) 1997-08-04 1997-08-04 Lead frame with multi-layer plating

Country Status (1)

Country Link
KR (1) KR100254271B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768409A (en) * 2018-07-11 2019-05-17 启东乾朔电子有限公司 Electric connector and terminal coating

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009046A (en) * 1991-10-17 1993-05-22 이노우에 사다오 Leadframe

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009046A (en) * 1991-10-17 1993-05-22 이노우에 사다오 Leadframe

Also Published As

Publication number Publication date
KR19990015275A (en) 1999-03-05

Similar Documents

Publication Publication Date Title
KR100231828B1 (en) Multi-layer plated lead frame
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
US5889317A (en) Leadframe for integrated circuit package
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
JP3760075B2 (en) Lead frame for semiconductor packages
US5994767A (en) Leadframe for integrated circuit package and method of manufacturing the same
KR100702956B1 (en) Lead frame for semiconductor package and the method for manufacturing the same
KR100254271B1 (en) Lead frame with multi-layer plating
KR100998042B1 (en) A lead frame and the method for manufacturing semiconductor package comprising the same
KR100378489B1 (en) Ag or Ag-alloy plated Lead frame for semiconductor package and the method of manufacturing the same
KR100833934B1 (en) Multi-layer plating lead frame and method of manufacturing the same
KR100231832B1 (en) Semiconductor lead frame with multi-plating layer
KR100225778B1 (en) Semiconductor package using lead frame
KR100189818B1 (en) Lead frame
KR100203334B1 (en) Multi-layer plateded lead frame
KR20000009009A (en) Lead frame and semiconductor package using thereof
KR100548011B1 (en) Lead frame for a semiconductor
KR100209264B1 (en) Semiconductor lead frame
KR100203333B1 (en) Lead frame of multi layer plating
KR100503038B1 (en) Lead frame for semiconductor package
KR100450091B1 (en) Multiplated lead frame for semiconductor device
KR200351822Y1 (en) Semiconductor leadframe
KR100234164B1 (en) Lead frame
KR100254268B1 (en) Lead frame for semiconductor device having multi-plated layers
KR100294911B1 (en) Lead frame for a semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee