KR100378489B1 - Ag or Ag-alloy plated Lead frame for semiconductor package and the method of manufacturing the same - Google Patents
Ag or Ag-alloy plated Lead frame for semiconductor package and the method of manufacturing the same Download PDFInfo
- Publication number
- KR100378489B1 KR100378489B1 KR20010013667A KR20010013667A KR100378489B1 KR 100378489 B1 KR100378489 B1 KR 100378489B1 KR 20010013667 A KR20010013667 A KR 20010013667A KR 20010013667 A KR20010013667 A KR 20010013667A KR 100378489 B1 KR100378489 B1 KR 100378489B1
- Authority
- KR
- South Korea
- Prior art keywords
- nickel
- gold
- silver
- plating layer
- alloy
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
Description
본 발명은 반도체 패키지용 리드프레임에 관한 것으로서, 보다 상세하기로는 리드프레임의 전면에 중간도금층으로 금(Au) 또는 금 합금을 도금하고 최외곽에 은(Ag) 도금을 함으로서 리드프레임의 몰드접착력, 와이어본딩성, 내부식성 및 납땜성을 좋게하고, 제품 성형시의 크랙 발생을 방지하고, 외곽도금층의 두께를 대폭 축소함으로 인해 종래기술의 문제점인 은 마이그레이션(migration)을 방지할 수 있을 뿐만 아니라,제품제조비용을 절감한 반도체 패키지용 리드프레임에 관한 것이다.The present invention relates to a lead frame for a semiconductor package, and more specifically, to the front surface of the lead frame by plating gold (Au) or a gold alloy with an intermediate plating layer and the outermost silver (Ag) plating by the mold adhesion of the lead frame, By improving wire bonding, corrosion resistance and solderability, preventing cracks in forming the product, and greatly reducing the thickness of the outer plating layer, silver migration, which is a problem of the prior art, can be prevented. The present invention relates to a lead frame for a semiconductor package with reduced product manufacturing costs.
반도체용 리드프레임은 기본적으로 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속기판에 반도체 기억소자인 칩을 탑재하여 정적인 상태로 유지하여 주는 패드부와 와이어 본딩에 의해 반도체 칩과 연결되는 인너 리드부 및 외부 회로와의 연결을 위한 외부 리드부가 형성된 구조를 가지고 있다. 이와 같은 구조를 갖는 반도체 리드프레임은 통상 스탬핑 공정 또는 에칭 공정에 의하여 제조된다.The lead frame for semiconductor is basically connected to a semiconductor chip by a pad part and wire bonding that mounts a chip, which is a semiconductor memory element, on a metal substrate made of copper (Cu), a copper alloy, or an iron-nickel alloy and keeps it in a static state. It has a structure in which an inner lead portion is formed and an outer lead portion for connection with an external circuit. A semiconductor lead frame having such a structure is usually manufactured by a stamping process or an etching process.
한편 상기 리드프레임을 사용한 반도체 조립공정은 상기의 구조로 형성된 리드프레임의 패드부에 반도체 칩을 고착(다이본딩)시키고, 고착된 칩과 리드프레임의 이너리드를 금(Au)선 와이어로 연결하는 와이어 본딩공정을 거친 후, 와이어 본딩된 칩과 리드프레임의 인너리드부를 에폭시등의 몰딩 컴파운드로 밀봉한 후, 몰딩부의 밖으로 드러난 리드프레임의 아우터리드부에 납등을 도금하는 납땜공정으로 이루어 진다.Meanwhile, in the semiconductor assembly process using the lead frame, the semiconductor chip is fixed (die bonded) to the pad portion of the lead frame formed as described above, and the inner chip of the bonded chip and the lead frame are connected with gold (Au) wire. After the wire bonding process, the inner bonded portion of the wire-bonded chip and the lead frame is sealed with a molding compound such as epoxy, and then a soldering process is performed to plate lead or the like on the outer portion of the lead frame exposed outside the molding portion.
이러한 반도체 조립공정에 따라, 리드프레임의 각 기능부의 기능성을 좋게하기 위해 리드프레임 금속기판에 도금을 행하게 되는데, 반도체 칩이 잘 부착되고, 와이어 본딩성이 좋도록 패드부와 인너리드부 단부에는 은(Ag) 등의 금속을 도금하며, 기판 실장시 리드의 피씨비(PCB) 보드와의 납땜성 향상을 위하여 리드프레임의 아웃터 리드부에는 솔더(solder)도금 즉, 주석-납(Sn-Pb) 도금을 실시하게 된다. 그런데 아웃터 리드부에 도금되는 솔더도금은 용융온도가 낮기 때문에 300도 이상의 고온공정이 요구되는 반도체 조립공정중에 솔더 도금이 용융될 수 가 있기 때문에, 보통은 몰딩 컴파운드 몰딩후 솔더공정이 이루어 지며, 이 솔더도금은 반도체 칩의 보호를 위해 습식을 행하는 것이 통상적이다. 한편 이와같은 번거로운 과정을 생략하기 위해 반도체 조립공정 전에 리드프레임의 표면에 상기의 은(Ag)이나 솔더(solder)도금을 대체할 수 있는 물성을 가진 금속을 리드프레임 전면에 미리 도금하는 선도금방법에 의한 리드프레임(Pre-Plated Frame)이 제안되었다. 이러한 선도금 금속으로는 통상적으로 팔라듐(Pd),은(Ag), 금(Au) 도금 등의 귀금속이 사용되어 왔다. 이중, 금과 은은 전도성과 연성이 우수하여 종래에 선호되던 금속인데, 금을 사용하는 경우에는 0.5 ∼ 2㎛, 은을 사용하는 경우에는 1 ∼ 5㎛ 정도의 두께로 도금하는 것이 바람직하다. 그러나, 최근 들어 패키지가 소형화, 고집적화 (하이핀화) 되면서 마이그레이션 현상을 일으키는 금이나 은보다는 조직이 치밀하고 마이그레이션 현상이 없는 팔라듐이 최외각 도금층의 소재로서 주목받고 있다. 그런데, 이들 귀금속을 도금하는 경우에는 도금층의 평활성을 유지하고 귀금속의 사용량을 감소시키기 위하여 하지금속 및 외곽에 도금될 귀금속과의 도금 결착성이 이 좋은 금속으로 하지 도금층을 형성한 다음, 이 하지 도금층 상에 귀금속 도금을 하는 것이 일반적이다. 이때, 하지 도금층의 소재로는 통상 니켈(Ni)이 널리 사용된다.According to the semiconductor assembling process, the lead frame metal substrate is plated to improve the functionality of each functional part of the lead frame. The semiconductor chip adheres well and silver is formed at the end of the pad portion and the inner lead portion so that the wire bonding property is good. (Ag) and other metals are plated, and solder plating, that is, tin-lead (Sn-Pb) plating is applied to the outer lead portion of the lead frame to improve solderability with the PCB board of the lead when mounting the substrate. Will be performed. However, since the solder plating plated on the outer lead portion has a low melting temperature, the solder plating may be melted during the semiconductor assembly process requiring a high temperature process of 300 ° C or higher. Therefore, the soldering process is usually performed after molding compound molding. Solder plating is usually performed wet to protect the semiconductor chip. On the other hand, in order to omit such a cumbersome process, the lead gold method of pre-plating the front of the lead frame with a metal having physical properties that can replace the silver (Ag) or solder plating on the surface of the lead frame before the semiconductor assembly process Lead frame (Pre-Plated Frame) has been proposed. As such lead metals, precious metals such as palladium (Pd), silver (Ag), and gold (Au) plating have been commonly used. Of these, gold and silver are metals that have been conventionally preferred because of their excellent conductivity and ductility. If gold is used, plating is preferably performed at a thickness of about 0.5 to 2 µm, and when using silver to a thickness of about 1 to 5 µm. However, in recent years, palladium, which has a dense structure and no migration phenomenon, is attracting attention as a material of the outermost plating layer, rather than gold or silver, which causes migration as miniaturized and highly integrated (hypinned) packages. However, in the case of plating these precious metals, in order to maintain the smoothness of the plating layer and reduce the usage of the precious metals, a base plating layer is formed of a metal having a good plating binding property with the base metal and the noble metal to be plated on the outer side, and then the base plating layer It is common to perform noble metal plating on a phase. At this time, nickel (Ni) is widely used as a material of the underlying plating layer.
도 1a 내지 1c에는 종래기술에 따른 선도금 리드프레임의 적층구조가 도시되어 있다.1A to 1C show a lamination structure of a lead gold leadframe according to the prior art.
도 1a를 참조하면, 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판(11) 상부에 니켈 도금층 (12)이 3㎛ 이상의 두께로 형성되어 있고, 상기 니켈 도금층 (12) 상부에는 은(Ag) 도금층 (13)이 1㎛ 이상의 두께로 형성되어 있다. 이와 같은 적층구조를 갖는 리드프레임은 납땜성, 에폭시 수지 몰딩과의 접착력 및 와이어 본딩성은 우수하지만, 은(Ag)은 하지금속층 또는 니켈도금층위에는 도금되기 어렵기 때문에, 니켈도금층위의 은(Ag)도금층이 두꺼워지고, 은도금층이 두꺼워지면 은(Ag) 마이그레이션(migration)이 문제가 되는데, 마이그레이션(migration)이란 고온다습 분위기에서 장기간에 걸쳐 특정 금속이 접촉물질을 통해 확산되어 나가는 것을 말하는 것으로, 반도체 도선과 같은 미세한 회로에서 도선부인 리드프레임의 표면에 도금된 물질이 마이그레이션되어 절연물(에폭시)로 확산이 되면, 회로쇼트가 발생할 수 있으며, 이로인해 칩의 장기적 신뢰성이 떨어지게 된다. 그래서 일반적으로 은(Ag)도금은 마이그레이션(migration)이 발생하기 쉬운 금속으로 인식되어 있고, 반도체 업체에서는 특히 회로부에는 사용하는 것을 기피하는 경향이 있다.Referring to FIG. 1A, a nickel plating layer 12 is formed on the metal substrate 11 made of copper (Cu), a copper alloy, or an iron-nickel alloy to a thickness of 3 μm or more, and on the nickel plating layer 12. The silver (Ag) plating layer 13 is formed in the thickness of 1 micrometer or more. The lead frame having such a laminated structure has excellent solderability, adhesion to epoxy resin molding, and wire bonding, but silver (Ag) on the nickel plated layer is difficult because silver (Ag) is hardly plated on the base metal layer or nickel plated layer. If the plating layer becomes thick and the silver plating layer becomes thick, silver migration becomes a problem. Migration refers to the diffusion of a specific metal through contact materials over a long period of time in a high temperature and high humidity atmosphere. When a plated material migrates on the surface of a lead frame, which is a lead portion, and diffuses into an insulator (epoxy) in a fine circuit such as a lead wire, a short circuit may occur, thereby degrading long-term reliability of the chip. Therefore, silver (Ag) plating is generally recognized as a metal which is easy to migrate, and semiconductor companies tend to avoid using it especially in the circuit portion.
이에 상술한 문제점을 해결하기 위하여 본 출원인은 내부식성과 납땜성 및 와이어 본딩성이 개선된 리드프레임을 개시하고 있다(대한민국 특허출원공개 제99-80573호). 도 1b에는 이러한 리드프레임의 단면이 도시되어 있다.도 1b를 참조하면, 리드프레임은 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판 (21)의 상면에 니켈 또는 니켈 합금으로 이루어진 니켈 도금층 (22)이 형성되어 있고, 이 니켈 도금층 (22) 상부에 팔라듐(Pd), 금(Au), 은(Ag) 및 이들의 합금중의 적어도 하나를 사용하여 변조된 전류를 인가함으로써 도금된 0.00025 내지 0.0375㎛ ( 0.01 - 1.5마이크로인치)두께의 보호층 (23)이 형성된 적층구조를 갖고 있다.그러나 상기한 바와 같은 적층구조를 갖는 리드프레임에 있어서는 보호층 (23)으로 팔라듐(Pd)층을 형성하는 경우, 반도체 조립공정인 고온환경 조건하에서 표면에 노출된 팔라듐이 산화됨으로 인해 와이어 본딩성 및 납땜성이 저하되는 문제가 있다. 또한 보호층 (23)으로 은(Ag)을 도금하는 경우 하지도금인 니켈 도금층 (22) 위에는 은도금이 잘 안되어, 도금면이 거칠어 표면 보호층으로서의 역할을 하려면 도금두께가 두꺼워져야 한다는 문제가 있다. 또한 보호층 (23)으로 금(Au)을 사용하는 경우, 상기 은(Ag)을 도금하는 경우의 문제점과 함께, 금(Au)은 몰드와의 접착력이 은(Ag)이나 구리(Cu)에 비하여 다소 떨어지기 때문에 고신뢰성을 요하는 패키징에 적용시 반복된 열적하중에 의하여 몰드와 리드프레임간에 미세유동이 발생하여 와이어 본딩부에 크랙(힐크랙)이 발생될 수 있다는 문제점이 있다. 한편 팔라듐(Pd), 금(Au), 은(Ag)의 합금을 도금하는 경우, 상기의 문제점들을 다소 완화할 수는 있을 뿐으로, 문제점은 여전히 존재할 뿐 아니라, 양산공정에서는 보통 습식도금법을 사용하고 있는데, 습식도금에서 일관된 품질을 유지하기 위해서 도금층의 합금비를 균일하게 유지하는 위한 생산공정관리가 까다롭고 장치가 복잡하게 된다는 어려움이 있다.도 1c에 제시된 또다른 선행기술로는 미국특허 4529667호에 제시된 바와 같이 리드프레임 금속기판 (31)상에 니켈을 기초도금하여 니켈 도금층 (32)를 형성하고, 니켈 도금층 상부에 팔라듐과 은을 순차적으로 도금하여 형성된 팔라듐 도금층 (33)과 은 도금층 (34)를 구비하고 있는 리드프레임 구조가 알려져 있다.In order to solve the above problems, the present applicant discloses a lead frame having improved corrosion resistance, solderability and wire bonding (Korean Patent Application Publication No. 99-80573). 1b shows a cross section of such a leadframe. Referring to FIG. 1b, the leadframe consists of nickel or a nickel alloy on the top surface of a metal substrate 21 of copper (Cu), a copper alloy or an iron-nickel alloy. A nickel plating layer 22 is formed, and plating is performed on the nickel plating layer 22 by applying a modulated current using at least one of palladium (Pd), gold (Au), silver (Ag) and alloys thereof. It has a laminated structure in which a protective layer 23 having a thickness of 0.00025 to 0.0375 μm (0.01 to 1.5 micro inches) is formed. However, in a lead frame having the laminated structure as described above, palladium (Pd) is used as the protective layer 23. In the case of forming the layer, there is a problem in that wire bonding property and solderability are deteriorated due to oxidation of palladium exposed on the surface under high temperature environmental conditions, which is a semiconductor assembly process. In addition, when silver (Ag) is plated with the protective layer 23, there is a problem in that the plating is not well performed on the nickel plating layer 22, which is the underlying plating, and the plating thickness must be thick to serve as a surface protective layer because the plating surface is rough. In addition, when gold (Au) is used as the protective layer 23, in addition to the problem of plating the silver (Ag), gold (Au) has an adhesive strength to the mold (Ag) or copper (Cu) When compared to the packaging that requires a high degree of reliability, there is a problem that the cracks (hill cracks) may be generated in the wire bonding due to the micro-flow between the mold and the lead frame due to repeated thermal loads. On the other hand, when plating an alloy of palladium (Pd), gold (Au), and silver (Ag), the above problems can be alleviated somewhat, and the problems still exist, and in the mass production process, wet plating is usually used. However, in order to maintain a consistent quality in wet plating, production process management for maintaining a uniform alloy ratio of the plating layer is difficult, and the device is complicated. Another prior art shown in FIG. 1C is disclosed in US Patent 4529667. As shown in FIG. 5, the nickel plated layer 32 is formed by plating nickel on the lead frame metal substrate 31, and the palladium plated layer 33 and the silver plated layer 34 are formed by sequentially plating palladium and silver on the nickel plated layer. The lead frame structure provided with () is known.
그러나 이와 같이 리드프레임 보호층으로서 팔라듐과 은을 순차적으로 도금한 리드프레임은 중간 도금층인 팔라듐은 가격이 매우 비싼 금속일 뿐아니라, 고융점 금속이므로, 솔더링(soldering)시 용해속도가 상대적으로 느려, 납땜속도를 떨어 뜨리는 원인이 되며, 도금시 타금속 및 유기 불순물에 의한 전류효율 저하도가 크고, 도금시 발생된 수소로 인해 수소 취성을 가지기 쉬운 금속이라는 특징으로 인해, 도금액 관리 및 도금 공정관리가 까다롭고, 도금시 암모니아 휘발에 따른 악취가 수반되므로 고효율 배기 시스템 및 장비를 보완해야 한다는 문제점과, 동특허 명세서중에 기재된 바와 같이 두꺼운 은(Ag)도금을 할 경우, 은 마이그레이션이 발생하여 반도체 칩의 장기 신뢰성이 저하된다는 문제점이 있었다.However, the lead frame in which palladium and silver are sequentially plated as the lead frame protective layer is not only a very expensive metal but also a high melting point metal, so that the melting rate is relatively slow during soldering. It is the cause of lowering the soldering speed, and the current efficiency decreases due to other metals and organic impurities during plating, and the metal is easy to have hydrogen embrittlement due to hydrogen generated during plating. It is difficult to solve the problem of supplementing high-efficiency exhaust system and equipment because of the odor caused by volatilization of ammonia, and when silver plating is performed as described in the patent specification, silver migration occurs and There is a problem that the long-term reliability is lowered.
또한 도 1b 및 1c의 종래의 선도금방식 리드프레임의 구조와 같이 팔라듐을 보호층으로 사용하는 경우, 리드프레임 기저금속이 철-니켈 합금과 같은 철(Fe)계통의 금속기판을 사용하는 경우, 팔라듐과 철(Fe) 사이에서 전위차가 발생하여 부식전류에 의해 금속이 부식되는 갈바닉 부식이 발생하기 쉬워 리드프레임이 부식에취약하다는 문제점이 있기 때문에, 통상 팔라듐을 보호층으로 사용하는 리드프레임의 금속기판은 Cu계열에 한정된다는 문제점이 있다.In addition, when using palladium as a protective layer, as in the structure of the conventional lead metal lead frame of Figure 1b and 1c, when the lead frame base metal uses an iron (Fe) -based metal substrate, such as iron-nickel alloy, Since a potential difference occurs between palladium and iron (Fe) and galvanic corrosion, which causes corrosion of the metal due to the corrosion current, easily occurs, the lead frame is susceptible to corrosion. Therefore, a metal of a lead frame usually using palladium as a protective layer There is a problem that the substrate is limited to the Cu series.
이에 본 발명이 이루고자 하는 기술적 과제는 종래의 선도금방식 리드프레임의 문제점을 해결하고, 특히 고가의 금속인 팔라듐 도금층을 사용하지 않거나, 극소량만을 사용하여, 제품 제조비용을 절감하고, 제품 성형시의 크랙 발생을 방지하고 경박단소화, 은 마이그레이션(migration)을 방지할 수 있을 뿐만 아니라 몰드 접착력, 와이어 본딩성, 내부식성 및 납땜성이 우수하고 도금층 두께가 얇아지더라도 고온의 열적 환경하에서도 신뢰성이 저하되지 않는 반도체 패키지용 리드프레임 및 그 제조방법을 제공하는 것이다.Accordingly, the technical problem to be achieved by the present invention is to solve the problems of the conventional lead metal lead frame, and in particular, to use a very small amount of the palladium plating layer, which is an expensive metal, or to use a very small amount to reduce the manufacturing cost of the product, Not only can it prevent cracking, shorten thinning and silver migration, it also has excellent mold adhesion, wire bonding, corrosion resistance, and solderability, and it is reliable even in a high temperature thermal environment even with a thin plate layer. The present invention provides a lead frame for a semiconductor package which does not deteriorate and a method of manufacturing the same.
도 1a 내지 1c는 종래기술에 따른 반도체 리드프레임의 단면을 나타낸 도면들이고,1A to 1C are cross-sectional views of a semiconductor lead frame according to the prior art,
도 1d 및 1e는 본 발명에 따른 반도체 리드프레임의 단면을 나타낸 도면이고,1D and 1E are cross-sectional views of a semiconductor lead frame according to the present invention.
도 2 내지 6은 본 발명에 따른 리드프레임 제조시 도금과정에서 인가하는 변조된 전류의 파형을 나타낸 그래프이고,2 to 6 are graphs showing waveforms of modulated currents applied during a plating process in manufacturing a lead frame according to the present invention.
도 7은 본 발명에 따른 리드프레임의 평면도이다.7 is a plan view of a lead frame according to the present invention.
<도면의 주요 부호에 대한 간단한 설명><Brief description of the major symbols in the drawings>
11, 21, 31, 51... 금속 기판 12, 22, 32, 42, 52.. 니켈 도금층11, 21, 31, 51 ... Metal substrate 12, 22, 32, 42, 52 .. Nickel plated layer
33... 팔라듐 도금층 13, 34, 44, 55... 은 도금층33 ... palladium plated layer 13, 34, 44, 55 ... silver plated layer
34, 53... 금 도금층 71... 인너 리드34, 53 ... Gold plated layer 71 ... Inner lead
72... 아웃터 리드 73... 리드프레임 본체72 ... Outer lead 73 ... Leadframe body
74... 패드74 ... pad
상기 기술적 과제를 이루기 위하여 본 발명에서는구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판;상기 금속기판의 적어도 일측면에 형성되며, 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층;상기 니켈 도금층 상부에 금(Au) 또는 금(Au) 합금을 사용하여 변조된 전류를 인가함으로써 도금된 0.0025 내지 0.25㎛ (0.1-10 마이크로인치) 두께의 금(Au) 도금층;및상기 금(Au) 도금층 상부에 은(Ag) 또는 은(Ag) 합금을 사용하여 변조된 전류를 인가하거나 DC 전류를 인가함으로써 도금된 0.001 내지 0.5㎛ (0.4-20 마이크로인치) 두께의 은(Ag) 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임을 제공한다.In order to achieve the above technical problem, in the present invention, a metal substrate made of copper (Cu), a copper alloy, or an iron-nickel alloy; formed on at least one side of the metal substrate, and made of nickel (Ni) or nickel (Ni) alloy Plating layer; 0.0025 to 0.25㎛ (0.1-10 microinches) thick gold (Au) plating plated by applying a modulated current using a gold (Au) or gold (Au) alloy on the nickel plating layer; And the gold (Au) A 0.001 to 0.5 μm (0.4-20 microin.) Thick silver (Ag) plated layer plated by applying a modulated current or applying a DC current using a silver (Ag) or silver (Ag) alloy on top of the (Au) plated layer. It provides a lead frame for a semiconductor package comprising a.
또한, 본 발명의 기술적 과제는, 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 금속 기판;In addition, the technical problem of the present invention, a metal substrate made of copper (Cu), copper alloy or iron-nickel alloy;
상기 금속 기판의 적어도 일측면에 형성되며, 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층;A nickel plating layer formed on at least one side of the metal substrate and made of nickel (Ni) or nickel (Ni) alloy;
상기 니켈 도금층위에 형성된 팔라듐 또는 팔라듐 합금으로 이루어진 팔라듐 도금층;A palladium plating layer made of palladium or a palladium alloy formed on the nickel plating layer;
상기 팔라듐 도금층의 상부에 형성되며, 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층; 및A gold (Au) plating layer formed on the palladium plating layer and made of gold (Au) or gold (Au) alloy; And
상기 금(Au) 도금층의 상부에 형성되며, 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임에 의하여 이루어진다.It is formed by a lead frame for a semiconductor package, which is formed on the gold (Au) plating layer, and comprises a silver (Ag) plating layer made of silver (Ag) or silver (Ag) alloy.
본 발명의 리드프레임에서 상기 니켈 도금층 상부에 형성된 금(Au) 또는 금(Au)합금 도금층의 두께는 0.0025 내지 0.25㎛ (0.1-10 마이크로인치)이고, 상기 금(Au) 또는 금(Au)합금 도금층의 상부에 형성된 은(Ag) 또는 은(Ag) 합금 도금층의 두께는 0.001 내지 0.5㎛ (0.4-20 마이크로인치)인 것이 바람직하다. 그리고 도금층의 총두께가 0.2535 내지 3.25㎛임에도 와이어본딩성, 납땜성, 에폭시 접착력 등의 도금층 물성이 우수하다.The thickness of the gold (Au) or gold (Au) alloy plating layer formed on the nickel plating layer in the lead frame of the present invention is 0.0025 to 0.25㎛ (0.1-10 microinch), the gold (Au) or gold (Au) alloy The thickness of the silver (Ag) or silver (Ag) alloy plating layer formed on the plating layer is preferably 0.001 to 0.5 µm (0.4-20 microinches). And although the total thickness of a plating layer is 0.2535-3.25 micrometers, it is excellent in the plating layer physical properties, such as wire bonding property, solderability, and epoxy adhesive force.
본 발명의 리드프레임에서, 니켈 도금층은 니켈 또는 니켈 합금으로 이루어지며, 니켈 합금은 80 내지 99.999 중량%의 니켈(Ni)과, 인(P) 0.001 내지 20 중량%로 구성되고, 상기 금 도금층은 금 또는 금 합금으로 이루어지며, 금 합금은80 내지 99.999 중량%의 금(Au)과, 팔라듐(Pd), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 0.001 내지 20 중량%로 포함하여 구성되고, 상기 은(Ag) 도금층은 은 또는 은 합금으로 이루어지며, 은 합금은 20 내지 99.999 중량%의 은(Ag)과, 금(Au), 팔라듐(Pd), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 80 중량%로 구성되고, 팔라듐 합금은 80 내지 99.999 중량%의 팔라듐(Pd)과, 금(Au), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 0.001 내지 20 중량% 포함하여 구성된다.In the lead frame of the present invention, the nickel plating layer is made of nickel or nickel alloy, the nickel alloy is composed of 80 to 99.999% by weight of nickel (Ni), phosphorus (P) 0.001 to 20% by weight, the gold plating layer is It is made of gold or gold alloy, the gold alloy is composed of 80 to 99.999% by weight of gold (Au), palladium (Pd), silver (Ag), ruthenium (Ru), nickel (Ni) and phosphorus (P). It comprises at least one metal selected from 0.001 to 20% by weight, the silver (Ag) plating layer is made of silver or silver alloy, the silver alloy is 20 to 99.999% by weight of silver (Ag) and gold (Au ), Palladium (Pd), ruthenium (Ru), nickel (Ni) and phosphorus (P) at least one metal selected from the group consisting of 0.001 to 80% by weight, the palladium alloy is 80 to 99.999% by weight of palladium (Pd ) And one selected from the group consisting of gold (Au), silver (Ag), ruthenium (Ru), nickel (Ni) and phosphorus (P). It consists of including from 0.001 to 20% by weight of metal.
본 발명의 리드프레임에서 은 도금층은 특히 51 중량%의 금과 49 중량%의 은으로 구성된 은 합금으로 이루어지는 것이 바람직하다.In the lead frame of the present invention, the silver plating layer is particularly preferably made of a silver alloy composed of 51 wt% gold and 49 wt% silver.
또한, 본 발명의 다른 기술적 과제는, 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 리드프레임 금속기판을 전처리하는 단계;In addition, another technical problem of the present invention is a step of pretreating a lead frame metal substrate made of copper (Cu), a copper alloy or an iron-nickel alloy;
전처리한 리드프레임 금속기판에 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층을 형성하는 단계;상기 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층의 상부에 변조된 전류를 인가하여 금(Au) 또는 금(Au) 합금으로 된 금 도금층을 0.0025 내지 0.25㎛ (0.1-10 마이크로인치) 두께로 형성하는 단계; 및상기 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층의 상부에 변조된 전류를 인가하거나 DC 전류를 인가하여 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 0.001 내지 0.5㎛ (0.4-20 마이크로인치) 두께로 형성하는 단계를 포함하는 것을 특징으로 하는 리드프레임의 제조방법에 의하여 이루어진다.Forming a nickel plating layer made of nickel (Ni) or a nickel (Ni) alloy on the pretreated lead frame metal substrate; applying a modulated current to an upper portion of the nickel plating layer made of nickel (Ni) or nickel (Ni) alloy; Forming a gold plating layer of gold (Au) or gold (Au) alloy to a thickness of 0.0025 to 0.25 탆 (0.1-10 microinches); And a silver (Ag) plating layer made of silver (Ag) or a silver (Ag) alloy by applying a modulated current or a DC current to an upper portion of the gold (Au) plating layer of gold (Au) or gold (Au) alloy. By the method of manufacturing a lead frame comprising the step of forming a thickness of 0.001 to 0.5㎛ (0.4-20 microinches).
본 발명의 다른 기술적 과제는 또한, 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 리드프레임 금속 기판을 전처리하는 단계;Another technical problem of the present invention is also a step of pretreating a leadframe metal substrate made of copper (Cu), a copper alloy or an iron-nickel alloy;
전처리한 리드프레임 금속기판에 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층을 형성하는 단계;Forming a nickel plating layer made of nickel (Ni) or a nickel (Ni) alloy on the pretreated lead frame metal substrate;
니켈 도금층위에 변조된 전류를 인가하여 팔라듐 또는 팔라듐 합금으로 이루어진 팔라듐 도금층을 형성하는 단계;Applying a modulated current on the nickel plating layer to form a palladium plating layer made of palladium or a palladium alloy;
상기 팔라듐 또는 팔라듐 합금으로 이루어진 팔라듐 도금층의 상부에 변조된 전류를 인가하여 금(Au) 또는 금(Au) 합금으로 된 금 도금층을 형성하는 단계; 및Forming a gold plating layer made of gold (Au) or a gold (Au) alloy by applying a modulated current to an upper portion of the palladium plating layer made of palladium or a palladium alloy; And
상기 금(Au) 도금층의 상부에 변조된 전류를 인가하거나 DC 전류를 인가하여 은(Ag) 또는 은(Ag) 합금으로 된 은(Ag) 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드프레임의 제조방법에 의하여 이루어진다.And applying a modulated current to the upper portion of the gold (Au) plating layer or applying a DC current to form a silver (Ag) plating layer made of silver (Ag) or a silver (Ag) alloy. It is made by the method of manufacture.
상술한 리드프레임 제조방법에서 상기 변조된 전류의 파형은 그 극성이 주기적으로 반전되는 구형파이거나 소정의 직류성분을 갖는 것이 바람직하다. 그리고 상기 니켈 도금층 제조시, 니켈 도금액에 인가되는 전류는 DC전류 혹은 변조된 전류를 사용하며, 변조된 전류의 주파수 대역은 100Hz 내지 2000Hz이고 듀티 싸이클은 50 내지 80%이고 평균 전류밀도가 15 내지 30A/dm2이고, 상기 팔라듐 도금층 제조시, 팔라듐 도금액에 인가되는 변조된 전류의 주파수 대역은 100Hz 내지 10000Hz이고 듀티 싸이클은 5 내지 45%이고 평균 전류밀도가 0.1 내지 3A/dm2이고 상기 금 도금층 제조시, 금 도금액에 인가되는 변조된 전류의 주파수 대역은 100Hz 내지10000Hz이고 듀티 싸이클은 5 내지 45%이고 평균 전류밀도가 0.1 내지 3A/dm2이고, 상기 은 도금층 제조시의 전류는 DC 전류 혹은 변조된 전류를 사용한다. 여기서 DC전류의 평균 전류밀도는 1 내지 5A/dm2인 것이 바람직하고, 변조된 전류를 인가할 경우에는 주파수 대역이 100∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2인 것이 바람직하다.In the above-described method of manufacturing a lead frame, the waveform of the modulated current is preferably a square wave whose polarity is periodically inverted or has a predetermined DC component. When the nickel plating layer is manufactured, the current applied to the nickel plating solution uses a DC current or a modulated current. The frequency band of the modulated current is 100 Hz to 2000 Hz, the duty cycle is 50 to 80%, and the average current density is 15 to 30 A. / dm 2 , when manufacturing the palladium plating layer, the frequency band of the modulated current applied to the palladium plating solution is 100Hz to 10000Hz, the duty cycle is 5 to 45%, the average current density is 0.1 to 3A / dm 2 and the gold plating layer The frequency band of the modulated current applied to the gold plating solution is 100 Hz to 10000 Hz, the duty cycle is 5 to 45%, the average current density is 0.1 to 3 A / dm 2 , and the current in manufacturing the silver plating layer is DC current or modulated. Use current. In this case, the average current density of DC current is preferably 1 to 5 A / dm 2 , and when modulated current is applied, the frequency band is 100 to 20000 Hz, the duty cycle is 5 to 45%, and the average current density is 0.1 to 3 A. It is preferred that it is / dm 2 .
이하 도 1d 및 1e를 참조하여, 본 발명에 따른 리드프레임에 대하여 보다 상세하게 살펴보기로 한다.Hereinafter, the lead frame according to the present invention will be described in detail with reference to FIGS. 1D and 1E.
도 1d을 참조하면, 리드프레임은 금속 기판 (41) 상부에 니켈 또는 니켈 합금으로 이루어진 니켈 도금층 (42)가 형성되어 있고, 이 니켈 도금층 (42) 상부에 금 또는 금 합금으로 이루어진 금 도금층 (43)과 상기 금 도금층 (43)위에 은 또는 은 합금으로 이루어진 은 도금층 (44)이 순차적으로 적층된 구조를 갖는다.Referring to FIG. 1D, the lead frame has a nickel plating layer 42 made of nickel or a nickel alloy formed on the metal substrate 41, and a gold plating layer 43 made of gold or gold alloy on the nickel plating layer 42. ) And the silver plating layer 44 made of silver or silver alloy is sequentially stacked on the gold plating layer 43.
상기 니켈 도금층 (42)은 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 기저 금속기판 (41)을 구성하는 기저금속이 외부 도금층으로 확산되는 것을 방지하며, 납땜시 용해되어 땜납과 혼합되고, 응고하여 납땜 지지부로서의 역할을 하며,상부 도금층과 리드프레임 기저금속과의 접착성을 높이면서 상부 도금층의 평활성을 유지토록 하는 역할과, 금속기판 (41)의 산화 방지 및 기저 금속층의 금속 성분이 도금 표면으로 확산되어 산화물을 형성하는 것을 방지한다. 이 때 니켈 도금층 (42)의 두께는 0.25 내지 2.5㎛가 바람직한데, 만약 니켈 도금층 (42)의 두께가 0.25㎛ 미만이면 기저금속의 상부층으로의 확산과 산화를 방지하고. 도금층의평할성을 유지하기가 어렵게 되어 하지도금으로의 역할을 수행하기 어렵고, 2.5㎛를 초과하면 조립공정 포밍시 니켈도금부에 크랙이 발생하기 쉽다.The nickel plating layer 42 prevents the base metal constituting the base metal substrate 41 made of copper (Cu), a copper alloy or an iron-nickel alloy from diffusing into the outer plating layer, is dissolved during soldering and mixed with the solder. To solidify and serve as a soldering support, to maintain adhesion of the upper plating layer and the leadframe base metal while maintaining the smoothness of the upper plating layer, and to prevent oxidation of the metal substrate 41 and the metal component of the base metal layer. Prevents diffusion into the plating surface to form oxides. At this time, the thickness of the nickel plating layer 42 is preferably 0.25 to 2.5 mu m. If the thickness of the nickel plating layer 42 is less than 0.25 mu m, diffusion and oxidation of the base metal to the upper layer is prevented. It is difficult to maintain the flatness of the plated layer is difficult to play a role as the base plating, and if it exceeds 2.5㎛, cracks are likely to occur in the nickel plated part during the forming process.
니켈 도금층 (42)위에 도금되는 금 도금층 (43)은 고온의 열적 환경에서 니켈 도금층 (42)의 확산 및 산화를 방지하여 최외곽 도금층인 은(Ag) 도금층 (44)이 고유의 품질 특성을 유지하도록 도와주는 역할을 수행한다. 이러한 기능을 만족시키기 위한 두께의 적절한 범위는 0.0025 내지 0.25㎛(0.1-10마이크로인치)이다. 이 때 금 도금층 (53)의 두께가 0.0025㎛미만이면, 하지층을 균일하게 도포하지 못하게 되고, 0.25㎛를 초과하면 두께 증가에 따른 품질 개선 효과가 미미하고 가격이 상승되므로 바람직하지 못하다. 한편 순수한 금도금은 연성과 전성이 좋고, 내식성이 좋아서, 하지 금속으로서의 역할을 충분히 수행하나, 필요에 따라 금(Au)에다 0.0001 내지 20 중량%의 범위에서 팔라듐(Pd), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)등을 첨가하면 특정조건에 맞도록 금 도금층의 물성을 개선할 수 있다. 특히 금-파라듐 합금 도금층은 순수 금보다 치밀한 도금막을 만들 수 있어, 도금막의 두께가 얇아질 수 있다는 장점이 있다.The gold plated layer 43 plated on the nickel plated layer 42 prevents the diffusion and oxidation of the nickel plated layer 42 in a high temperature thermal environment so that the silver plated layer 44, which is the outermost plated layer, maintains its unique quality characteristics. Play a role in helping A suitable range of thicknesses to satisfy this function is 0.0025 to 0.25 [mu] m (0.1-10 microinches). At this time, if the thickness of the gold plating layer 53 is less than 0.0025㎛, it is not possible to uniformly apply the base layer, if it exceeds 0.25㎛ it is not preferable because the quality improvement effect due to the increase in thickness and the price is increased. Pure gold plating, on the other hand, has good ductility and malleability and good corrosion resistance, and thus fully functions as a base metal. However, if necessary, gold (Pu), silver (Ag), and ruthenium are added to gold (Au) in a range of 0.0001 to 20% by weight. By adding (Ru), nickel (Ni), phosphorus (P), etc., physical properties of the gold plating layer may be improved to meet specific conditions. In particular, the gold-palladium alloy plating layer can make the plating film more dense than pure gold, there is an advantage that the thickness of the plating film can be made thin.
은(Ag) 도금층(44)은 은(Ag) 또는 은 합금으로 이루어지며, 그 하부에 적층된 도금층들을 보호함으로써 이들 도금층들의 품질을 유지하며, 은(Ag) 고유의 특성에 의해 고온의 반도체 조립 환경하에서도 0.001 내지 0.5㎛두께 정도의 박막상태로도 리드프레임으로서 적절한 내부식성, 와이어 본딩성, 몰드 접착성 및 납땜성을 모두 양호하게 유지할 뿐만아니라, 타귀금속보다 몰드 접착력이 우수하다는 장점이 있다. 은(Ag) 또는 은 합금으로 된 은(Ag) 도금층(54)의 두께는 0.001㎛내지 가 0.5㎛( 0.4-20마이크로 인치 )의 두께가 가장 좋은데, 이는 은 두께가 0.001㎛미만인 경우에는 몰드와의 접착력이 약해지고, 하부층의 산화 차단 효과가 약하여 이를 보완,방지하기 위해서는 중간 도금층이 두꺼워져야 한다는 문제점이 있으며, 은도금층(44)의 두께가 0.5㎛를 초과하는 경우에는 에폭시 접착력, 납땜성, 와이어 본딩성이 좋아진다는 장점이 있기는 하나, 은 마이그레이션 발생 가능성이 높아 반도체 소자의 장기적 신뢰성에 문제가 생기고, 두께 상승으로 인한 가격 상승에 비해 품질 향상 효과가 미미하므로 바람직하지 못하다. 한편 순수한 은 도금은 납땜성, 와이어본딩성, 내식성, 에폭시 몰드 접착력이 좋아서, 최외곽 도금금속으로서 매우 우수하나, 필요에 따라 은(Ag)에다 0.0001 내지 80 중량%의 범위내에서 금(Au), 팔라듐(Pd), 루테늄(Ru), 니켈(Ni) 및 인(P)등을 첨가하면 금 도금층의 물성을 개선할 수 있다. 특히 금-은( 금 51% 은 49% ) 합금 도금층은 도금 방법에 따라서는 순수 은보다도 반도체 리드프레임에서 요구되는 물성이 우수할 경우도 있다.The silver (Ag) plating layer 44 is made of silver (Ag) or a silver alloy, and maintains the quality of these plating layers by protecting the plating layers laminated thereunder, and the high temperature semiconductor assembly by the intrinsic properties of silver (Ag) Even in the environment, even as thin as 0.001 to 0.5㎛ thickness, as a lead frame not only maintains the proper corrosion resistance, wire bonding, mold adhesiveness and solderability, but also has the advantage of better mold adhesion than other precious metals. . The silver (Ag) plating layer 54 of silver (Ag) or silver alloy has a thickness of 0.001 µm to 0.5 µm (0.4-20 micro inches), which is best when the thickness is less than 0.001 µm. The adhesive strength of the weakening, the oxidation barrier effect of the lower layer is weak, there is a problem that the intermediate plating layer has to be thick in order to supplement and prevent it, when the thickness of the silver plated layer 44 exceeds 0.5㎛ epoxy adhesive, solderability, wire Although there is an advantage in that the bonding property is improved, it is not preferable because silver has a high possibility of migration, which causes problems in the long-term reliability of the semiconductor device, and the quality improvement effect is insignificant compared to the price increase due to the increase in thickness. Pure silver plating, on the other hand, has excellent solderability, wire bonding property, corrosion resistance, and epoxy mold adhesion, and is very excellent as the outermost plating metal, but, if necessary, silver (Ag) in the range of 0.0001 to 80% by weight of silver (Au) By adding palladium (Pd), ruthenium (Ru), nickel (Ni), and phosphorus (P), physical properties of the gold plating layer may be improved. In particular, the gold-silver (gold 51% silver 49%) alloy plating layer may have superior physical properties required in the semiconductor lead frame than pure silver, depending on the plating method.
이와 같이 중간도금층으로서 금 또는 금-합금으로 된 금 도금층을 형성하고 외곽층으로 은 또는 은합금을 사용한 반도체 리드프레임은 다음과 같은 잇점을 갖는다.Thus, a semiconductor lead frame in which a gold plating layer of gold or gold-alloy is formed as an intermediate plating layer and silver or silver alloy is used as an outer layer has the following advantages.
첫째, 철(Fe)계통의 금속기판을 사용하는 리드프레임인 경우, 하지도금층으로 니켈 도금층을 사용하고 그위에 중간도금층으로 팔라듐도금층을 도금하는 경우에는 팔라듐과 철사이의 전위차로 인해 갈바닉 부식이 발생하여 부식에 취약하게 되므로, 파라듐을 보호층으로 사용하는 선도금방식의 리드프레임은 Cu계열에 한정된다는 한계가 있었으나, 철계합금위에 금 및 은만을 도금을 할 경우, 리드프레임 금속기판의 종류에 무관하게 부식에 강하다는 장점이 있다.First, in the case of a lead frame using an iron (Fe) metal substrate, when a nickel plating layer is used as a base plating layer and a palladium plating layer is plated with an intermediate plating layer thereon, galvanic corrosion occurs due to a potential difference between palladium and wire. The lead frame of lead metal using palladium as a protective layer is limited to Cu because it is vulnerable to corrosion. However, when only gold and silver are plated on iron alloy, it is irrelevant to the type of lead frame metal substrate. It is very resistant to corrosion.
둘째, 금(Au) 및 은도금은 내식성이 좋고, 전연성이 좋아 보드 실장 신뢰성이 우수하다.Second, gold (Au) and silver plating have good corrosion resistance and good malleability, and are excellent in board mounting reliability.
셋째, 은은 에폭시와의 결합력이 귀금속중에는 가장 좋아 최상층의 Ag는 에폭시 결합력 향상에 유리하다.Third, silver has the best bonding strength with epoxy and is the best among the precious metals.
넷째, 금 및 은도금은 솔더내 용해속도가 빠르므로 웨팅(wetting)시 보다 유리하다.Fourth, gold and silver plating is more advantageous when wetting because of the faster dissolution rate in the solder.
다섯째, Au도금층위에서의 도금성이 타금속보다 매우 좋아, 도금작업성이 좋고, 특히 고온의 반도체 제조공정중에 Au-Ag 합금화가 진행됨에 따라 도금층의 내부식성이 한층 더 증가된다.Fifth, the plating property on the Au plated layer is much better than other metals, and the plating workability is good. In particular, as Au-Ag alloying is performed during the high temperature semiconductor manufacturing process, the corrosion resistance of the plating layer is further increased.
여섯째, 금작업시 도금욕 구성이 단순하며 도금욕 관리하기도 용이하여, 타금속에 비해 상대적으로 넓은 작업영역을 갖고 오염 성분에 대한 허용범위가 상대적으로 넓은 편이다. 그리고 도금시 시안화 배쓰(bath)를 사용하지 않으며 환경 오염 문제를 미연에 예방할 수 있다.Sixth, the composition of the plating bath is simple and the plating bath is easy to manage during gold work, and thus has a relatively wide working area and relatively wide range of contaminants compared to other metals. In addition, the plating does not use a cyanide bath and can prevent environmental pollution.
일곱째, 염수분무실험에 대하여 도금 결함에 따른 발청도가 감소된다. 특히 반도체 패키지 완성후 염수분무실험을 하는 경우에는 패키지 조립공정진행중 열처리효과에 따라 Au-Ag 합금화가 진행됨에 따라 도금층의 내부식성이 한층 더 증가된다. 이는 Au-Ag 도금에서 Ag 함량에 따른 내부식성 변화에 대한 하기 표 1의 결과로부터 쉽게 확인가능하다.Seventh, the corrosion resistance due to the plating defect is reduced for the salt spray test. Particularly, when the salt spray test is performed after the completion of the semiconductor package, the corrosion resistance of the plating layer is further increased as Au-Ag alloying proceeds according to the heat treatment effect during the package assembly process. This can be easily confirmed from the results of Table 1 below for the change in corrosion resistance according to Ag content in Au-Ag plating.
여덟째, 은은 금(Au)와의 합금성이 좋고, 금(Au) 및 은도금은 Au 와이어에 대한 본딩시 와이어와 동일물질이라서 접합 반응속도가 빠르고, 본딩부의 품질도 우수하다.Eighth, silver has good alloying ability with gold (Au), and gold (Au) and silver plating are the same materials as wires when bonding to Au wires, so the bonding reaction rate is fast and the quality of the bonding part is excellent.
아홉째, 통상 약 360℃의 온도에서 진행되는 태핑 공정에서 팔라듐은 LOC(Lead-On-Chip) 태핑(tapping) 공정중에는 디개싱(degassing) 물질이 도금층 표면에 흡착되거나, 공기와 접촉하는 도금층 표면에서 산화가 급속하게 일어나며 이로 인하여 와이어본딩성, 납땜성 등과 같은 표면반응성이 방해됨으로써 제품 품질이 저하되는 문제점이 있다. 반면, 금 도금층을 이용하면 상술한 바와 같은 산화현상이 감소되며, 이러한 열적 공정 때문에 Au-Ag간 상호확산이 Pd-Ag에 비하여 훨씬 빠르게 발생되므로(상호확산계수 차이) Au-Ag 합금화에 의한 품질 추가 향상이 자연 발생될 수 있다.Ninth, in the tapping process, which is generally performed at a temperature of about 360 ° C., palladium is degassed during the lead-on-chip (LOC) tapping process. Oxidation occurs rapidly and this causes a problem in that product quality is degraded by disturbing surface reactivity such as wire bonding and solderability. On the other hand, when the gold plating layer is used, the oxidation phenomenon as described above is reduced, and due to this thermal process, the interdiffusion between Au-Ag occurs much faster than that of Pd-Ag (difference of mutual diffusion coefficient). Further improvement may occur naturally.
도 1d에 나타난 본 발명에서 금도금층 및 은도금층의 두께는 상호 연관관계가 있으며, 어느 한층이 얇으면 다른층은 두껍게 형성하는 것이 좋다.In the present invention shown in Figure 1d, the thickness of the gold plated layer and the silver plated layer is correlated with each other, if one layer is thin, the other layer is preferably formed thick.
한편, 도 1e의 리드프레임은 도 1d의 도금구조에서 니켈 도금층과 금 도금층의 사이에 박막의 팔라듐 도금층을 더 형성한 구조로서, 전체적으로 금속 기판 (51), 상기 금속기판 (51)위에 니켈도금층 (52), 상기 니켈 도금층 (52) 위에0.00125 내지 0.25㎛(0.05 -10 마이크로인치)의 팔라듐 도금층 (53), 상기 팔라듐 도금층 (53) 위에 0.0025 내지 0.25㎛(0.1 -10 마이크로인치)의 금 또는 금 합금으로 된 금 도금층 (54), 상기 금 도금층 (54) 위에 0.001 내지 0.5㎛(0.4 -20 마이크로인치)의 은(Ag) 또는 은(Ag) 합금으로 된 은 도금층 (55)이 적층된 구조를 구비하고 있다.Meanwhile, the lead frame of FIG. 1E is a structure in which a thin palladium plating layer is further formed between the nickel plating layer and the gold plating layer in the plating structure of FIG. 1D, and the nickel plating layer (on the metal substrate 51 and the metal substrate 51 as a whole). 52) a palladium plating layer 53 of 0.00125 to 0.25 [mu] m (0.05 -10 microinches) on the nickel plated layer 52, and a gold or gold of 0.0025 to 0.25 [mu] m (0.1 -10 microinches) on the palladium plating layer 53 A gold plating layer 54 made of an alloy, a structure in which a silver plating layer 55 made of silver (Ag) or silver (Ag) alloy of 0.001 to 0.5 μm (0.4-20 microinches) is laminated on the gold plating layer 54. Equipped.
도 1e의 리드프레임은 팔라듐 도금층 (53)을 제외한 각 도금층의 역할은 도 1d의 리드프레임에서의 각층의 기능과 동일하다. 그러나 도 1e의 리드프레임은 도 1d의 리드프레임 적층구조에서 중간도금층으로 조직이 치밀한 팔라듐 도금층을 삽입함으로서, 금과 은 도금층만을 형성하는 경우에 비해, 하지금속 및 니켈 도금층의 산화를 보다 완벽하게 보호할 수 있다. 특히 금과 은 도금층을 박막으로 형성하는 경우 중간층으로 팔라듐층을 게재하면 하지도금인 니켈의 산화 및 확산방지 효과가 탁월하다. 다만 공정의 증가로 인해 제품의 단가가 다소 상승할 수 있고, 리드 프레임 금속기판이 철(Fe)-니켈(Ni)계 합금인 경우, 갈바닉 부식이 발생할 수 있기 때문에 이를 방지하기 위해서 팔라듐 도금층의 두께가 매우 얇은 것이 바람직하다.In the lead frame of FIG. 1E, the role of each plating layer except for the palladium plating layer 53 is the same as that of each layer in the lead frame of FIG. 1D. However, the lead frame of FIG. 1E inserts a dense palladium plating layer into the intermediate plating layer of the lead frame stacking structure of FIG. 1D, thereby more fully protecting the oxidation of the underlying metal and the nickel plating layer than when only the gold and silver plating layers are formed. can do. In particular, when the gold and silver plating layer is formed into a thin film, placing a palladium layer as an intermediate layer is excellent in preventing oxidation and diffusion of nickel, which is a base plating. However, due to the increase of the process, the unit price of the product may increase slightly, and if the lead frame metal substrate is an iron (Fe) -nickel (Ni) alloy, galvanic corrosion may occur, so that the thickness of the palladium plating layer is prevented. Is very thin.
상기 팔라듐 도금층 (53)의 두께는 0.00125 내지 0.25㎛(0.05 -10 마이크로인치)가 적절한데 팔라듐 도금층 (53)의 두께가 0.00125㎛ 미만이면 니켈 도금층을 충분히 덮지 못해 중간 도금층의 역할을 충분히 수행하기 어렵다. 반면에, 0.25㎛을 초과하면 두께가 두꺼워지는 만큼의 품질개선 효과가 미미할 뿐만 아니라, 전체적으로 도금층이 두꺼워지고 특히 고융점 소재인 팔라듐(Pd)이 두꺼워지면 최외각도금층인 은 도금과의 용융점차이로 인해, 리드의 납 젖음성이 떨어진다는 문제점이 있다. 팔라듐층의 최적 두께는 상부도금층인 금도금층과 은도금층의 두께를 고려하여 결정하며, 상부의 금 및 은도금층이 얇아지면 팔라듐 도금층의 두께가 두꺼워지는 것이 바람직하다.The thickness of the palladium plating layer 53 is appropriately 0.00125 to 0.25 μm (0.05 -10 microinches), but when the thickness of the palladium plating layer 53 is less than 0.00125 μm, it is difficult to sufficiently cover the nickel plating layer and thus may not sufficiently serve as an intermediate plating layer. . On the other hand, if the thickness exceeds 0.25 μm, the effect of quality improvement as much as the thickness is insignificant. In addition, when the overall thickness of the plating layer becomes thick and especially the high melting point material, palladium (Pd), the melting point difference between the outermost plating layer and the silver plating layer is increased. Therefore, there is a problem that the lead wettability of the lead is poor. The optimum thickness of the palladium layer is determined in consideration of the thickness of the gold plated layer and the silver plated layer, which is the upper plating layer, and it is preferable that the thickness of the palladium plating layer becomes thicker when the upper gold and silver plating layers become thinner.
상기 도 1d 및 1e의 리드프레임에 있어서, 니켈 도금층 (42) 및 (52)은 니켈 또는 니켈 합금으로 이루어지며, 니켈 합금은 80 내지 99.999 중량%의 니켈(Ni)과, 인(P) 0.001 내지 20 중량%로 구성된다. 그리고 금 도금층 (43) 및 (54)은 금 또는 금 합금으로 이루어지며, 금 합금은 80 내지 99.999 중량%의 금(Au)과, 팔라듐(Pd), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 0.001 내지 20 중량% 포함하는 구조로 구성되며, 은 도금층 (44) 및 (55)은 은 또는 은 합금으로 이루어지며, 은 합금은 80 내지 99.999 중량%의 은(Ag)과, 팔라듐(Pd), 금(Au), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 20 중량%로 구성된다. 특히 은 도금층은 51 중량%의 금과 49중량%의 은으로 이루어진 은 합금으로 이루어지는 것이 바람직한데, 그 이유는 리드프레임에서 요구되는 물성이 우수하기 때문이다.In the lead frames of FIGS. 1D and 1E, the nickel plating layers 42 and 52 are made of nickel or a nickel alloy, and the nickel alloy is 80 to 99.999 wt% nickel (Ni) and phosphorus (P) 0.001 to 20 weight percent. The gold plating layers 43 and 54 are made of gold or a gold alloy, and the gold alloy is 80 to 99.999% by weight of gold (Au), palladium (Pd), silver (Ag), ruthenium (Ru), and nickel. It is composed of a structure containing 0.001 to 20% by weight of at least one metal selected from the group consisting of (Ni) and phosphorus (P), the silver plating layer 44 and 55 is made of silver or silver alloy, 80 to 99.999 weight percent silver (Ag) and 0.001 to 20 weight percent of one or more metals selected from the group consisting of palladium (Pd), gold (Au), ruthenium (Ru), nickel (Ni) and phosphorus (P) It is composed. In particular, the silver plating layer is preferably made of a silver alloy composed of 51% by weight of gold and 49% by weight of silver because the physical properties required in the lead frame are excellent.
또한 팔라듐 도금층 (54)은 팔라듐 또는 팔라듐 합금으로 이루어지며, 팔라듐 합금은 80 내지 99.999 중량%의 팔라듐(Pd)과, 금(Au), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 내지 20 중량%로 구성된다.In addition, the palladium plating layer 54 is made of palladium or a palladium alloy, the palladium alloy is 80 to 99.999% by weight of palladium (Pd), gold (Au), silver (Ag), ruthenium (Ru), nickel (Ni) and It is composed of 0.001 to 20% by weight of one or more metals selected from the group consisting of phosphorus (P).
이하, 도 1d 및 1e의 적층구조를 갖는 리드프레임의 제조방법에 대하여 구체적으로 살펴보기로 한다.Hereinafter, a method of manufacturing the lead frame having the laminated structure of FIGS. 1D and 1E will be described in detail.
먼저, 도 1d의 적층구조를 갖는 리드프레임의 제조방법에 대하여 살펴보기로 한다.First, the manufacturing method of the lead frame having the laminated structure of FIG. 1D will be described.
구리(Cu), 구리 합금 또는 철(Fe)-니켈(Ni)계 합금중 하나의 금속으로 이루어진 리드프레임용 금속기판을 릴투릴 방식으로 연속공급하거나 배치 타잎으로 1매씩 공급하고, 공급된 리드프레임용 하지 금속에 대하여 탈지, 산세정, 수세등의 전처리 공정을 실시한다. 이어서, 전처리가 끝난 하지 금속을 니켈 도금액에 침적시켜 니켈 도금층을 형성한다. 여기서 니켈 도금층 형성시, 일반적인 DC 전류를 사용하여 도금할 수도 있으나, DC 전류방식을 이용하여 니켈 도금층을 형성할 경우 다음과 같은 문제점이 발생될 수 있다.A lead frame metal substrate made of one of copper (Cu), a copper alloy, or an iron (Fe) -nickel (Ni) -based alloy is continuously supplied in a reel-to-reel manner, or one sheet is supplied as a batch type. Pretreatment processes such as degreasing, pickling and washing with water are carried out. Subsequently, the pretreated base metal is deposited in a nickel plating solution to form a nickel plating layer. Here, the nickel plating layer may be formed using a general DC current, but the following problems may occur when the nickel plating layer is formed using a DC current method.
즉, 니켈의 연성이 저하되어 제품성형시 크랙이 발생될 가능성이 높아지고, 도금층의 국부적인 두께 편차가 생길 수 있다. 따라서 외곽층인 금(Au) 도금층, 은(Ag) 도금층등의 도금두께를 약 0.25㎛ 이하로 줄이게 되면 도금피복상태가 부실해지고 조직에 결함이 발생하여, 리드프레임의 밴딩이나 반도체 조립공정에서 중간도금층과 하부 금속기판이 부식되거나, 하지금속이 표면으로 확산되어 표면에서 산화됨으로서 납땜성 저하를 초래하는 문제점이 발생할 수 있다. 그러므로 니켈도금층을 기저 금속과의 도금 밀착성이 우수하고 연성이 좋은 박막으로 형성하고자 하는 경우에는 변조된 전류를 이용하여 도금하는 것이 바람직하다. 이와 같이 변조된 전류를 이용하면 전류를 단속적으로 공급하여 전류 효율을 증대시킴으로써 도금층의 균일화를 도포할 수 있다는 점에서 바람직하다. 즉 변조된 전류를 이용하여니켈 또는 니켈 합금을 전기 도금하는 경우에는 주파수 대역이 100 ∼ 20000㎐이고 듀티 싸이클이 5 ∼ 80%이며 평균 전류밀도가 15 ∼ 35A/dm2인 전류 펄스를 사용하는 것이 바람직하며, 니켈 도금액으로는 니켈 도금용액 또는 니켈 합금 도금용액이 사용된다. 그리고 대표적인 니켈 도금액으로는 NiSO4를 들 수 있다.That is, the ductility of nickel is lowered, so that cracks are generated during product molding, and local thickness variation of the plating layer may occur. Therefore, if the plating thickness of the outer layer (Au), silver (Ag), etc. is reduced to about 0.25 μm or less, the coating coating state becomes poor and defects occur in the structure. As the plating layer and the lower metal substrate are corroded, or the underlying metal is diffused to the surface and oxidized at the surface, a problem may occur that causes deterioration in solderability. Therefore, when the nickel plated layer is to be formed into a thin film having excellent plating adhesion with a base metal and good ductility, it is preferable to plate using a modulated current. The use of the modulated current is preferable in that the uniformity of the plating layer can be applied by supplying the current intermittently to increase the current efficiency. In other words, when electroplating nickel or nickel alloy using modulated current, it is recommended to use a current pulse with a frequency band of 100 to 20000 Hz, a duty cycle of 5 to 80%, and an average current density of 15 to 35 A / dm 2 . Preferably, a nickel plating solution or a nickel alloy plating solution is used as the nickel plating solution. And NiSO 4 as a representative nickel plating solution.
그 후, 니켈 도금층이 형성된 금속 기판을 금 도금액에 넣고, 변조된 전류를 인가하여 니켈 도금층 상부에 금 도금층을 형성한다. 금 도금층 형성시, 금 도금액에 가해지는 변조된 전류의 주파수 대역은 100 내지 10000Hz이고, 듀티 싸이클은 5 내지 45%이며, 평균 전류밀도는 0.1 내지 3A/dm2인 것이 바람직하다.Thereafter, the metal substrate on which the nickel plating layer is formed is placed in a gold plating solution, and a modulated current is applied to form a gold plating layer on the nickel plating layer. When the gold plating layer is formed, the frequency band of the modulated current applied to the gold plating solution is 100 to 10000 Hz, the duty cycle is 5 to 45%, and the average current density is preferably 0.1 to 3 A / dm 2 .
이어서, 금 도금층이 형성된 금속 기판을 은 도금액에 넣고, 은 도금액에 변조된 전류를 인가하거나 DC 전류를 인가하여 금 도금층 상부에 은 도금층을 형성함으로써 도 1d의 적층구조를 갖는 리드프레임이 완성된다. 은 도금층 형성시 DC전류의 평균 전류밀도는 1 내지 5A/dm2인 것이 바람직하고, 변조된 전류를 인가할 경우에는 주파수 대역이 100∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2인 것이 바람직하다. 은 또는 은 합금 도금액으로는 시안화 은 도금 용액 (KAg(CN)) 또는 비시안계 도금욕 (Non Cyan Bath)이 사용가능하다.Subsequently, a metal substrate on which the gold plating layer is formed is placed in a silver plating solution, and a lead frame having the lamination structure of FIG. 1D is completed by applying a modulated current to the silver plating solution or applying a DC current to form a silver plating layer on the gold plating layer. When the silver plating layer is formed, the average current density of DC current is preferably 1 to 5 A / dm 2 , and when modulated current is applied, the frequency band is 100 to 20000 Hz, the duty cycle is 5 to 45%, and the average current density is It is preferable that it is 0.1-3A / dm <2> . As the silver or silver alloy plating solution, a silver cyanide plating solution (KAg (CN)) or a non cyanide plating bath (Non Cyan Bath) can be used.
상기 니켈 도금액, 금 도금액 및 은 도금액에 가해지는 변조된 전류의 주파수 대역, 듀티 싸이클 및 평균 전류밀도 값의 범위가 상기 범위를 벗어나는 경우에는 각각의 도금 효율 및 결과적으로 얻어진 도금층의 품질면에서 바람직하지 못하다.If the range of frequency bands, duty cycles and average current density values of the modulated currents applied to the nickel plating solution, the gold plating solution and the silver plating solution is out of the above ranges, it is undesirable in terms of respective plating efficiency and quality of the resulting plating layer. Can not do it.
한편, 도 1e의 리드프레임은 니켈 도금층 상부에 금 도금층을 형성하기 이전에 팔라듐 도금층을 형성해야 한다. 즉, 니켈 도금층이 형성된 금속 기판을 팔라듐 도금액에 넣고 변조를 인가하여 니켈 도금층 상부에 팔라듐 도금층을 형성한다. 팔라듐 도금층 형성시, 팔라듐 또는 팔라듐 합금을 함유하는 도금욕에 인가하는 변조전류는 주파수 대역이 100∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2인 것이 바람직하다. 주파수 대역을 100 ∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%로 하는 이유는 전류의 단속주기를 고속으로 조절함으로써 수소 발생을 적게 하고 도금층의 성장방향을 조절하며 균일한 도금층의 형성을 가능하게 하고 조직 결함의 생성을 억제시키기 때문이다. 이렇게 형성된 중간 도금층은 박막으로도 우수한 품질을 구현할 수 있게 한다. 주파수 100Hz 이하 및 듀티 싸이클 45%를 초과하면 상술한 효과를 얻기가 힘들고, 주파수 20000Hz 초과하고 듀티 싸이클 5% 미만이면 현재의 정류기로는 장비의 안정성을 보장할 수 없기 때문에 현재로서는 적용하기가 어렵다. 그리고 평균 전류밀도는 도금 속도에 영향을 미치는 요소인데, 팔라듐 도금시 평균전류밀도가 0.1A/dm2보다 작으면 도금작업 속도가 너무 느리고 3A/dm2를 초과하면 도금 입자의 성장 속도가 빨라져 불균일 핵성장이 일어날 확률이 높아지므로 중간 도금층으로서의 역할을 할 수 있을 정도의 고품질 무결함 팔라듐 도금층을 만들기가 어려워진다.Meanwhile, the lead frame of FIG. 1E should form a palladium plating layer before forming a gold plating layer on the nickel plating layer. That is, a metal substrate on which the nickel plating layer is formed is placed in a palladium plating solution, and modulation is applied to form a palladium plating layer on the nickel plating layer. In forming the palladium plating layer, it is preferable that the modulation current applied to the plating bath containing palladium or palladium alloy has a frequency band of 100 to 20000 Hz, a duty cycle of 5 to 45%, and an average current density of 0.1 to 3 A / dm 2 . . The reason that the frequency band is 100 to 20000 kHz and the duty cycle is 5 to 45% is achieved by controlling the interruption period of the current at high speed to reduce the generation of hydrogen, to control the growth direction of the plating layer, and to form a uniform plating layer. This is because the generation of defects is suppressed. The intermediate plating layer formed in this way can realize excellent quality even in a thin film. If the frequency is less than 100Hz and the duty cycle exceeds 45%, the above-described effect is difficult to obtain, and if the frequency exceeds 20000Hz and the duty cycle is less than 5%, current rectifiers cannot guarantee the stability of the equipment, and thus are difficult to apply at present. In addition, the average current density is a factor that affects the plating speed. If the average current density is less than 0.1A / dm 2 during palladium plating, the plating operation speed is too slow. As the growth rate increases, it is difficult to produce a high quality defect-free palladium plating layer that can serve as an intermediate plating layer.
상기 팔라듐 도금액으로는 팔라듐 도금용액 또는 팔라듐 합금 도금용액이사용되며, 구체적인 예로는 디클로로테트라아민 팔라듐(Pd(NH3)4Cl2) 또는 비암모니아계 도금욕(Non ammonia bath)을 들 수 있다.A palladium plating solution or a palladium alloy plating solution may be used as the palladium plating solution, and specific examples thereof include dichlorotetraamine palladium (Pd (NH 3) 4 Cl 2) or non-ammonia-based plating bath.
한편, 상기 니켈 도금액, 팔라듐 도금액, 금 도금액 또는 은 도금액에 가해지는 변조된 전류 파형의 예로는 도 2에 도시된 바와 같이 그 극성이 주기적으로 반전되는 구형파이면서 소정의 직류성분을 가지는 파형파 전류와, 도 3에 도시된 바와 같이 주기적으로 극성이 반전되는 반전 펄스 구형파 전류, 도 4에 도시된 바와 같이 소정의 시차를 두고 주기적으로 반전되는 구형파이다. 도 5에 도시된 바와 같이 변조된 전류의 파형은 제1 및 제2 주기들을 포함하는 단위 주기를 가지며 상기 제1 및 제2 주기에는 각각 복수의 구형파들을 구비하고, 상기 제1주기의 구형파들이 극성과 제2주기의 구형파들의 극성은 서로 반대일 수 있다. 그리고 상기 변조된 전류 파형의 또 다른 실시예로는 도 6에 도시된 바와 같이 주기적으로 펄스가 인가되는 구형파 전류를 사용할 수 있다.On the other hand, examples of the modulated current waveform applied to the nickel plating solution, palladium plating solution, gold plating solution or silver plating solution include a wave shape wave current having a predetermined DC component with a square wave whose polarity is periodically inverted as shown in FIG. 3 is an inverted pulse square wave current whose polarity is inverted periodically as shown in FIG. 3, and a square wave periodically inverted with a predetermined time difference as shown in FIG. 4. As illustrated in FIG. 5, the waveform of the modulated current has a unit period including first and second periods, and each of the first and second periods has a plurality of square waves, and the square waves of the first period are polarized. Polarities of the square waves of the second period and the second period may be opposite to each other. As another embodiment of the modulated current waveform, a square wave current to which a pulse is periodically applied may be used as shown in FIG. 6.
도 7에는 본 발명에 따른 반도체 패키지용 리드프레임의 일실시예를 나타낸 것이다. 이를 참조하면, 반도체 칩과 와이어 본딩되며 소정의 패널으로 형성된 다수의 인너리드 (71)들과 상기 각 인너리드 (71)들로부터 연장되며 회로기판의 시그널 단자와 연결되는 아웃터 리드 (72)들을 포함하는 리드프레임 본체 (73)를 구비한다. 그리고 소정의 패턴으로 형성된 인너리드 (71)들에 의하여 둘러싸인 중앙부에는 패드 (74)가 더 구비될 수 있다. 그리고 상기 인너리드(71)들, 아웃터리드 (72)들 및 패드 (74)의 적어도 일측면에는 니켈 도금층이 형성되고, 상기 니켈 도금층의 상부에는 중간 도금층인 금도금층이나 팔라듐 도금층/금 도금층과, 은 도금층이 각각 형성된다.Figure 7 shows an embodiment of a lead frame for a semiconductor package according to the present invention. Referring to this, a plurality of inner leads 71 wire-bonded with a semiconductor chip and formed of a predetermined panel and outer leads 72 extending from the respective inner leads 71 and connected to signal terminals of a circuit board are included. The lead frame main body 73 is provided. In addition, a pad 74 may be further provided at a central portion surrounded by the inner leads 71 formed in a predetermined pattern. A nickel plating layer is formed on at least one side of the inner leads 71, the outer leads 72, and the pad 74, and a gold plating layer or a palladium plating layer / gold plating layer, which is an intermediate plating layer, on the nickel plating layer; Silver plating layers are formed, respectively.
이하, 본 발명과 비교하기 위해 종래의 기술에 대한 실험치를 비교예로 표시하였고, 본 발명의 우수성을 증명할 실험 결과를 실시예로 표시하였다. 본 발명이 하기 실시예로 한정되는 것은 아니다.Hereinafter, the experimental value for the prior art is shown as a comparative example for comparison with the present invention, and the experimental results to demonstrate the superiority of the present invention are shown as examples. The present invention is not limited to the following examples.
<비교예 1>Comparative Example 1
DC 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛ (25마이크로인치)두께의 니켈(Ni) 도금층을 형성한 다음, 이 니켈 도금층 상부에 0.125㎛ (5마이크로인치) 두께의 은(Ag) 도금층을 순차적으로 형성함으로써 리드프레임을 제작하였다.By applying a DC current, a nickel (Ni) plated layer of 0.625 μm (25 micro inch) thickness was formed on a 0.254 mm thick copper (Cu) substrate, and then 0.125 μm (5 micro inch) thick on top of the nickel plated layer. A lead frame was produced by sequentially forming a silver (Ag) plating layer.
<비교예 2>Comparative Example 2
DC 전류를 인가하는 방법에 의하여 니켈(Ni) 도금층의 두께가 3㎛ (25마이크로인치)이고, 은 도금층의 두께가 1㎛ (40마이크로인치)인 것을 제외하고는, 비교예 1과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.In the same manner as in Comparative Example 1, except that the nickel (Ni) plating layer had a thickness of 3 μm (25 micro inches) and the silver plating layer had a thickness of 1 μm (40 micro inches) by a method of applying a DC current. Followed to produce a lead frame.
<비교예 3>Comparative Example 3
DC 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛(25마이크로인치)두께의 니켈(Ni) 도금층을 형성한 다음, 이 니켈(Ni) 도금층 상부에 0.0375㎛ (1.5마이크로인치)의 팔라듐(Pd) 도금층을 순차적으로 형성함으로써 리드프레임을 제작하였다.By applying a DC current, a nickel (Ni) plating layer having a thickness of 0.625 μm (25 micro inches) was formed on a 0.254 mm thick copper (Cu) substrate, and then 0.0375 μm (1.5 micrometers) on top of the nickel (Ni) plating layer. Inch)) to form a lead frame by sequentially forming a palladium (Pd) plating layer.
<비교예 4><Comparative Example 4>
팔라듐 도금층의 두께가 0.1㎛(4마이크로인치)인 것을 제외하고는, 비교예 3과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.A lead frame was prepared in the same manner as in Comparative Example 3 except that the thickness of the palladium plating layer was 0.1 μm (4 micro inches).
<비교예 5 >Comparative Example 5
DC 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛ (25마이크로인치)의 니켈(Ni) 도금층을 형성한 다음, 이 니켈(Ni)도금층 상부에 0.01㎛ (0.4 마이크로인치)의 팔라듐 (Pd) 도금층과 1㎛(40 마이크로인치)의 은(Ag) 도금층을 순차적으로 형성하여 리드프레임을 제작하고 그 물성을 측정하였다.By applying a DC current, a nickel (Ni) plated layer of 0.625 μm (25 microinches) was formed on a 0.254 mm thick copper (Cu) substrate, and then 0.01 μm (0.4 microin.) Above the nickel (Ni) plated layer. ) And a palladium (Pd) plating layer and a 1 μm (40 microinch) silver (Ag) plating layer were sequentially formed to prepare a lead frame, and the physical properties thereof were measured.
<실시예 1><Example 1>
변조된 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛(25마이크로인치) 두께의 니켈(Ni) 도금층을 형성한 다음, 이 니켈(Ni) 도금층 상부에 금-팔라듐(Au-Pd)(90:10% 중량비)의 도금층을 0.005㎛(0.2마이크로인치) 두께로 형성하고, 그 위에 0.075㎛ (3마이크로인치) 두께의 은(Ag) 도금층을 순차적으로 형성함으로써 리드프레임을 제작하였다. 여기서 니켈, 금-팔라듐 및 은 도금시 전류 조건은 다음과 같다.A method of applying a modulated current forms a nickel (Ni) layer of 0.625 μm (25 microinches) thickness on a 0.254 mm thick copper (Cu) substrate, and then adds a gold-palladium layer on top of the nickel (Ni) plating layer. The lead frame was formed by forming a plating layer of Au-Pd (90: 10% by weight) to a thickness of 0.005 µm (0.2 micro inch) and sequentially forming a silver (Ag) plating layer having a thickness of 0.075 µm (3 micro inches) thereon. Produced. Here, the current conditions for nickel, gold-palladium and silver plating are as follows.
니켈 도금 전류 조건: 주파수(100Hz), 듀티싸이클(60%), 평균전류밀도(20A/dm2) Nickel Plating Current Conditions: Frequency (100 Hz), Duty Cycle (60%), Average Current Density (20 A / dm 2)
금-팔라듐 합금 도금 화학 조건: Pd 도금액의 농도(0.5g/ℓ), Au 도금액의 농도(4g/ℓ), pH: 9.5Gold-palladium alloy plating chemical conditions: concentration of Pd plating liquid (0.5 g / l), concentration of Au plating liquid (4 g / l), pH: 9.5
금-팔라듐 합금 도금 전류 조건: 주파수(666 Hz), 듀티싸이클(20%)Gold-Palladium Alloy Plating Current Conditions: Frequency (666 Hz), Duty Cycle (20%)
은 도금 전류 조건: DC 전류, 평균전류밀도(1.5A/dm2)Silver plating current condition: DC current, average current density (1.5 A / dm 2 )
은 도금 화학 조건: 은 도금액-KAg(CN), pH:(10-11)Silver Plating Chemical Conditions: Silver Plating Solution-KAg (CN), pH: (10-11)
<실시예 2><Example 2>
금-팔라듐 도금층의 두께가 0.025㎛(1마이크로인치)인 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.A lead frame was prepared in the same manner as in Example 1 except that the thickness of the gold-palladium plating layer was 0.025 μm (1 micro inch).
<실시예 3><Example 3>
은 도금층의 두께가 0.2㎛(8마이크로인치)인 것을 제외하고는, 실시예 2와 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.A lead frame was prepared in the same manner as in Example 2 except that the silver plating layer had a thickness of 0.2 μm (8 micro inches).
<실시예 4><Example 4>
중간층인 금도금층의 두께가 0.005㎛(0.2마이크로인치)이고 은 도금층의 두께가 0.125㎛(5마이크로인치)인 것을 제외하고는, 실시예 1내지 3과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.A lead frame was prepared in the same manner as in Examples 1 to 3, except that the thickness of the gold plated layer, which was the intermediate layer, was 0.005 μm (0.2 micro inch) and the thickness of the silver plated layer was 0.125 μm (5 micro inch). .
<실시예 5>Example 5
금 및 은도금층의 두께를 다르게 형성한 것을 제외하고는 실시예 4과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.A lead frame was manufactured in the same manner as in Example 4 except that the thicknesses of the gold and silver plating layers were different.
<실시예 6><Example 6>
금 도금층의 두께가 0.02㎛(0.8마이크로인치)이고 그 위에 0.015㎛ (0.6 마이크로인치)의 은-금(금51%, 은 49%) 합금도금층을 도금한 것을 제외하고는, 실시예 1과 동일한 방법에 따라 실시하여 리드프레임을 제작하였다.Same as Example 1, except that the gold plating layer was 0.02 μm (0.8 micro inch) thick and plated thereon with a 0.015 μm (0.6 micro inch) silver-gold (51% gold, 49% silver) alloy plated layer thereon. The lead frame was produced by the method.
<실시예 7><Example 7>
변조된 전류를 인가하는 방법에 의하여 0.254mm 두께의 구리(Cu) 기판위에 0.625㎛(25마이크로인치) 두께의 니켈(Ni) 도금층을 형성한 다음, 이 니켈(Ni) 도금층 상부에 팔라듐(Pd) 도금층을 0.005㎛ (0.2마이크로인치)두께로 형성하고, 그 위에 0.025㎛(1마이크로인치)두께의 금도금층을 형성하고, 그 위에 0.015㎛ (0.6 마이크로인치) 두께의 은-금(금51%, 은 49%) 합금도금층을 순차적으로 형성함으로써 리드프레임을 완성하였고, 여기서 니켈, 팔라듐, 금, 은-금합금 도금시 전류 조건은 다음과 같다.By applying a modulated current, a nickel (Ni) plated layer having a thickness of 0.625 μm (25 microinches) was formed on a 0.254 mm thick copper (Cu) substrate, and then palladium (Pd) was formed on top of the nickel (Ni) plated layer. A plating layer was formed to a thickness of 0.005 μm (0.2 micro inch), and a gold plated layer of 0.025 μm (1 micro inch) was formed thereon, and 0.015 μm (0.6 micro inch) thick silver-gold (51%, Silver 49%) The lead frame was completed by sequentially forming the alloy plating layer, where the current conditions when nickel, palladium, gold, silver-gold alloy plating is as follows.
니켈 도금 전류 조건: 주파수(100Hz), 듀티싸이클(60%), 평균전류밀도(20A/dm2)Nickel Plating Current Conditions: Frequency (100Hz), Duty Cycle (60%), Average Current Density (20A / dm 2 )
팔라듐 도금 화학 조건: Pd 도금액의 농도(0.5g/ℓ),Palladium plating chemical conditions: concentration of Pd plating solution (0.5 g / L),
팔라듐 도금 전류 조건: 주파수(20000 Hz), 듀티싸이클(20 %), 평균전류밀도(0.6 A/dm2)Palladium plating current conditions: frequency (20000 Hz), duty cycle (20%), average current density (0.6 A / dm2)
금도금 화학 조건: Pd 도금액의 농도(0.5g/ℓ), Au 도금액의 농도(4g/ℓ), pH: 9.5Gold plating chemical conditions: concentration of Pd plating liquid (0.5 g / l), concentration of Au plating liquid (4 g / l), pH: 9.5
금도금 전류 조건: 주파수( 666 Hz), 듀티싸이클( 20 %), 평균전류밀도(2.0 A/dm2)Gold-plated current conditions: frequency (666 Hz), duty cycle (20%), average current density (2.0 A / dm2)
은-금 합금도금 전류 조건: DC 전류, 평균전류밀도(1.5A/dm2)Silver-gold alloy plating current conditions: DC current, average current density (1.5A / dm2)
은-금 합금도금 화학 조건: 은-금 합금도금액(50:50 W/T%), pH:(10-11)Silver-Gold Alloy Plating Chemical Conditions: Silver-Gold Alloy Plating Solution (50:50 W / T%), pH: (10-11)
상기 표 2 및 3의 와이어 본딩성, 납땜성, 내크랙킹성, 몰드접착력 및 내부식성등의 물성평가 조건은 다음과 같다.Properties evaluation conditions such as wire bonding properties, soldering properties, cracking resistance, mold adhesion and corrosion resistance of Tables 2 and 3 are as follows.
물성평가방법Property evaluation method
기본적으로 실험에 사용된 소자는 DRAM, 패키지 타입은 STSOP2, Au와이어는 1.2 mil A-타입, 에폭시는 LME 타입, 리드프레임은 구리계 합금, LOC 테입은 열가소성재를 사용하였다.Basically, the device used in the experiment was DRAM, STSOP2 for package type, 1.2 mil A-type for Au wire, LME type for epoxy, copper alloy for leadframe, and thermoplastic for LOC tape.
(1) 와이어 본딩성(1) wire bonding property
본딩와이어와 리드의 접착력을 검사하는 방법이다. 측정장치로는 삼성 테크윈(주)의 SWB-100G를 사용하며, 와이어 본딩시 POWER (진동하는 힘) 70/140mW, FORCE (누르는 힘) 70/70mN으로 , 시간 (20/15), 온도 (230℃), 캐필러리 (bottle neck, 80㎛), Au 와이어 (1.0mil)를 사용하여 와이어 본딩 후, 본딩이 떨어지기까지의 최소 및 평균 힘 (단위: gf)을 표시하였으며, 통상 평균힘이 5이상이면 양호하다. "open"은 다 수개의 샘플을 표준 인장력으로 실험했을 때 리드 본딩부가 완전히 떨어져 나간 샘플의 갯수를 나타낸 것이다.It is a method to check the adhesion between the bonding wire and the lead. Samsung Techwin's SWB-100G is used as the measuring device.It is POWER (vibration force) 70 / 140mW, FORCE (pressing force) 70 / 70mN, time (20/15), temperature (230 ° C), capillary (bottle neck, 80㎛), Au wire (1.0mil) after the wire bonding, the minimum and average force (bond: gf) until the bond falls, the average force is usually 5 or more is good. “open” indicates the number of samples where the lead bond was completely removed when several samples were tested with standard tensile forces.
(2) 납땜성(2) solderability
도금된 리드를 245℃의 납욕에 5초간 침적시킨후, 땜납의 묻어남 정도를 측정한 것이다. 리드의 벤딩 전과 벤딩 후를 각각 측정하였는데, 대부분의 리드프레임이 패키징 후 아우터리드부가 벤딩 후 도금 크랙이 발생하는 경우가 많으므로 벤딩전 측정치보다는 벤딩후 측정치에 더 큰 의미가 있다 하겠다.The plated lead was immersed in a lead bath at 245 ° C. for 5 seconds, and then the degree of buried solder was measured. Before and after the bending of the lead was measured, most of the lead frame has a plating crack after bending the outer portion after packaging, most of the lead frame is more significant than the post-bending measurement value.
에이징: 250도에서 5분동안 핫 플레이트(HOT PLATE)에서 열을 가한 후, 오븐에서 175℃에서 2시간 동안 열을 가한후, 95℃에서 8시간 동안 스팀 에이징 처리함.Aging: Heat at 250 ° C. for 5 minutes on a hot plate, heat at 175 ° C. for 2 hours in an oven, and steam aging at 95 ° C. for 8 hours.
테스트 조건: RMA 플럭스(납땜 보조물질)Test conditions: RMA flux (solder aid)
(3) 몰드 접착력(3) mold adhesion
몰드와 리드간의 접착력을 실험하는 장비로 리드프레임이 몰딩된 상태에서 리드를 당겨 하중을 측정한다.A device that tests the adhesion between the mold and the lead, and the lead is pulled while the lead frame is molded to measure the load.
사용기기: UTM (Universal Test Machine)Device used: UTM (Universal Test Machine)
열적 로딩 조건: 저장 175℃/6시간, 85℃/85% RH, 6시간, IR 3cyc (예열 온도: 220℃, 리플로우 솔더 온도: 240℃).Thermal loading conditions: storage 175 ° C./6 hours, 85 ° C./85% RH, 6 hours, IR 3cyc (preheat temperature: 220 ° C., reflow solder temperature: 240 ° C.).
(4) 내크랙킹성(4) Cracking resistance
열충격후의 크랙 발생 여부를 관찰한다.Watch for cracks after thermal shock.
PCT (ptressure cooker test): 121℃/2atm/100% RH에서 TC(Thermal Cycle): -65℃ ∼ 150℃로 1000회 이상.PCT (ptressure cooker test): TC (Thermal Cycle) at 121 ° C / 2 atm / 100% RH: 1000 times at -65 ° C to 150 ° C.
(5) 내부식성(5) corrosion resistance
평가방법: KS M 8012 중성 염수 분무 시험법에 따라 테스트함.Evaluation method: Tested according to KS M 8012 Neutral Salt Spray Assay.
염화나트륨 농도 - 40g/ℓ; 압축 공기 압력 - 1.2㎏f/㎠;Sodium chloride concentration-40 g / l; Compressed air pressure-1.2 kgf / cm 2;
분무량 - 1.51㎖/80㎠/h; 공기 포화기 온도 - 47℃;Spray amount-1.51 ml / 80 cm 2 / h; Air saturator temperature—47 ° C .;
염수 탱크 온도: - 35℃; 및 시험조 온도 - 35℃.Brine tank temperature:-35 ° C; And test bath temperature-35 ° C.
중성 염수 분무 시험법에 의하여 염수 환경에서의 부식(발층)의 발생 정도를 "발층", "미소발층" 및 "심한 발층"으로 표시하였다.By the neutral salt spray test method, the incidence of corrosion (flame layer) in the saline environment was expressed as "flame layer", "micro-layer layer", and "severe layer layer".
상기 표 2 및 3을 참조해볼 때, 상기 실시예 1 내지 3에 따라 제조된 리드프레임은 와이어 본딩성 및 납땜성이 매우 우수하였다.Referring to Tables 2 and 3, the lead frames manufactured according to Examples 1 to 3 were very excellent in wire bonding and solderability.
반면, 니켈 도금층 상부에 은 도금층만을 형성한 경우(비교예 1-2) 및 니켈 도금층 상부에 팔라듐 도금층만을 형성한 경우(비교예 3-4)는 니켈층이 산화되고, 니켈이 상부 도금층으로 확산됨으로 인하여 와이어 본딩성과 납땜성이 불량하였다. 그리고 니켈 도금층 상부에 팔라듐 도금층과 은 도금층을 순차적으로 형성한 경우(비교예 5)에 있어서의 와이어 본딩성과 납땜성은 각각 양호하였다.On the other hand, when only the silver plating layer is formed on the nickel plating layer (Comparative Example 1-2) and when only the palladium plating layer is formed on the nickel plating layer (Comparative Example 3-4), the nickel layer is oxidized and nickel diffuses into the upper plating layer. As a result, the wire bonding properties and the solderability were poor. And the wire bonding property and the solderability in the case where the palladium plating layer and the silver plating layer were formed sequentially on the nickel plating layer (comparative example 5) were favorable, respectively.
그리고 상기 실시예 1 내지 3에 따라 제조된 리드프레임은 부식 발생이 전혀 관찰되지 않은 것으로 볼 때 내부식성이 매우 우수하다는 것을 알 수 있었다. 이에 반하여, 비교예 1 내지 4에 따라 제조된 리드프레임의 내부식성은 불량하였다. 또한, 상기 표 3으로부터 실시예 1 내지 3에 따라 제조된 리드프레임은 도금층이 형성되지 않은 구리 기판의 경우와 거의 유사한 수준 정도의 몰드 접착력을 갖고 있고, 내크랙킹성도 우수하다는 것을 확인할 수 있었다.And it can be seen that the lead frame manufactured according to Examples 1 to 3 is very excellent in corrosion resistance when the corrosion is not observed at all. On the contrary, the corrosion resistance of the lead frames manufactured according to Comparative Examples 1 to 4 was poor. In addition, it can be seen that the lead frame manufactured according to Examples 1 to 3 from Table 3 had a mold adhesion of about the same level as that of the copper substrate on which the plating layer was not formed, and also had excellent cracking resistance.
반면, 비교예 1 내지 4에 따른 리드프레임은 몰드 접착력이 약한데, 예를 들어 주기적인 열적 스트레스에 의하여 수축과 팽창으로 몰드와 리드프레임간의 계면에 크랙이 발생하거나 와이어 본딩부가 떨어지는 휠 크랙(wheel crack) 현상이 발생하였다. 그리고 내크랙성 테스트 결과, 비교예 1 내지 4의 경우는 600회 이하에서 크랙이 발생하는 것으로 볼 때 실시예 1 내지 3의 경우와 비교하여 내크랙성이 불량하였다. 비교예 5의 리드프레임은 1000회 이상에서 크랙이 발생하는 것으로 보아 몰드 접착력이 우수한 것으로 되어있다. 그러나 이와 같이 리드프레임 보호층으로서 팔라듐과 은을 순차적으로 도금한 리드프레임은 상기한 바와 같이 중간 도금층인 팔라듐이 가격이 매우 비싼 금속일 뿐아니라, 고융점 금속이므로, 솔더링(soldering)시 용해속도가 상대적으로 느려, 납땜속도를 떨어지고, 팔라듐은 도금시 타금속 및 유기 불순물에 의한 전류효율 저하도가 크고, 도금시 발생된 수소로 인해 수소 취성을 가지기 쉬운 금속이라는 특징으로 인해, 도금액 관리 및 도금 공정관리가 까다롭고, 도금시 암모니아 휘발에 따른 악취가 수반되므로 고효율 배기 시스템 및 장비를 보완해야 한다는 문제점과, 팔라듐과 철(Fe) 사이에서 전위차가 발생하여 부식전류에 의해 금속이 부식되는 갈바닉 부식이 발생하기 쉬워 리드프레임이 부식에 취약하여 통상 팔라듐을 보호층으로 사용하는 리드프레임의 금속기판은 Cu계열에 한정된다는 문제점이 있다. 또한 동특허 명세서중에 기재된 바와 같이 은(Ag)도금을 두껍게 할 경우, 은 마이그레이션이 발생하여 반도체 칩의 장기 신뢰성이 저하된다는 문제점이 있다.On the other hand, the lead frame according to Comparative Examples 1 to 4 has a weak mold adhesive force, for example, wheel cracks occur at the interface between the mold and the lead frame due to shrinkage and expansion due to periodic thermal stress or the wire bonding portion falls. crack) phenomenon. As a result of the crack resistance test, in the case of Comparative Examples 1 to 4, cracks were poor in comparison with the Examples 1 to 3 when cracking occurred at 600 times or less. The lead frame of the comparative example 5 is excellent in mold adhesiveness because cracks generate | occur | produce in 1000 times or more. However, as described above, a lead frame in which palladium and silver are sequentially plated as a lead frame protective layer is not only a very expensive metal, but also a high melting point metal. It is relatively slow, the soldering speed is lowered, and palladium is a metal which is highly susceptible to hydrogen embrittlement due to hydrogen generated during plating, and palladium has a large drop in current efficiency due to other metals and organic impurities during plating. It is difficult to manage, and odor due to volatilization of ammonia should be supplemented. Therefore, high-efficiency exhaust system and equipment should be complemented, and galvanic corrosion, in which metals are corroded by corrosion current due to potential difference between palladium and iron (Fe), The lead frame is susceptible to corrosion because it is prone to occurrence. A metal substrate of the frame has a problem in that limited to the Cu-based. In addition, as described in the patent specification, when silver (Ag) plating is thickened, there is a problem that silver migration occurs and the long-term reliability of the semiconductor chip is reduced.
본 발명에 따르면, 리드프레임 금속기판의 적어도 일측면에 니켈(Ni) 또는 니켈(Ni) 합금으로 된 니켈 도금층을 형성하고, 상기 니켈도금층 상부에 금(Au) 또는 금(Au) 합금으로 된 금(Au) 도금층 형성하며, 상기 금(Au) 도금층 상부에 은(Ag) 또는 은(Ag) 합금으로 된 은 (Ag) 도금층을 형성함으로서, 고온의 열적 조건하에서도 내산화성 및 내부식성이 우수할 뿐만 아니라, 납땜성이 우수하여 보드 실장 신뢰성이 향상된다. 그리고 와이어 본딩성 및 몰드 접착력이 양호하여 반도체 패키지 신뢰성이 향상될 뿐 만 아니라, 도금 두께의 박막화를 통해 은 마이그레이션을 방지하고, 전체 도금층의 두께를 줄임으로써 제조비용 절감을 도모하면서도, 반도체 패키징의 경박 단소화, 다핀화에 대응가능하다.According to the present invention, a nickel plating layer of nickel (Ni) or nickel (Ni) alloy is formed on at least one side of a lead frame metal substrate, and gold of gold (Au) or gold (Au) alloy is formed on the nickel plating layer. (Au) plating layer is formed, and a silver (Ag) plating layer of silver (Ag) or silver (Ag) alloy is formed on the gold (Au) plating layer, thereby providing excellent oxidation resistance and corrosion resistance even under high temperature thermal conditions. In addition, excellent solderability improves board mounting reliability. In addition, the wire bondability and mold adhesion are not only improved, but the semiconductor package reliability is not only improved, but also the thinning of the plating thickness prevents silver migration and reduces the thickness of the entire plating layer, thereby reducing the manufacturing cost, while reducing the cost of semiconductor packaging. It is possible to cope with shortening and multipinning.
본 발명을 상기 실시예를 통하여 설명하였으나, 이는 예시적인 것에 불과하며, 본 발명에 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명으로부터 다양한 변형의 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described through the above embodiments, it is merely exemplary, and those skilled in the art will understand that various modifications of the embodiments are possible from the present invention. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20010013667A KR100378489B1 (en) | 2001-03-16 | 2001-03-16 | Ag or Ag-alloy plated Lead frame for semiconductor package and the method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20010013667A KR100378489B1 (en) | 2001-03-16 | 2001-03-16 | Ag or Ag-alloy plated Lead frame for semiconductor package and the method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020073805A KR20020073805A (en) | 2002-09-28 |
| KR100378489B1 true KR100378489B1 (en) | 2003-03-29 |
Family
ID=27697629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20010013667A KR100378489B1 (en) | 2001-03-16 | 2001-03-16 | Ag or Ag-alloy plated Lead frame for semiconductor package and the method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100378489B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101020260B1 (en) * | 2008-09-01 | 2011-03-07 | 주식회사 티에스피 | Metal substrate for semiconductor device and plating solution and plating method for the same |
| KR101144915B1 (en) * | 2008-12-08 | 2012-05-16 | 광주과학기술원 | Method for forming of pattern using self-assembled monolayer |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040047250A (en) * | 2002-11-29 | 2004-06-05 | 성우전자 주식회사 | Method manufacturing for lead frame |
| KR100819800B1 (en) * | 2005-04-15 | 2008-04-07 | 삼성테크윈 주식회사 | Lead frame for semiconductor package |
| KR100828490B1 (en) * | 2007-05-02 | 2008-05-13 | 김정식 | Method of manufactuning leadframe |
| CN117646259B (en) * | 2024-01-29 | 2024-03-29 | 深圳市联合蓝海应用材料科技股份有限公司 | Method for preparing gold-silver alloy coating, corresponding coating and product |
-
2001
- 2001-03-16 KR KR20010013667A patent/KR100378489B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101020260B1 (en) * | 2008-09-01 | 2011-03-07 | 주식회사 티에스피 | Metal substrate for semiconductor device and plating solution and plating method for the same |
| KR101144915B1 (en) * | 2008-12-08 | 2012-05-16 | 광주과학기술원 | Method for forming of pattern using self-assembled monolayer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020073805A (en) | 2002-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371567B1 (en) | Ag pre-plated lead frame for semiconductor package | |
| JP3760075B2 (en) | Lead frame for semiconductor packages | |
| US6713852B2 (en) | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin | |
| US5486721A (en) | Lead frame for integrated circuits | |
| US7148085B2 (en) | Gold spot plated leadframes for semiconductor devices and method of fabrication | |
| US20060001132A1 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| JP2009526381A (en) | Aluminum lead frame for semiconductor QFN / SON devices | |
| US6545344B2 (en) | Semiconductor leadframes plated with lead-free solder and minimum palladium | |
| EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
| KR100378489B1 (en) | Ag or Ag-alloy plated Lead frame for semiconductor package and the method of manufacturing the same | |
| KR100702956B1 (en) | Lead frame for semiconductor package and the method for manufacturing the same | |
| KR100833934B1 (en) | Multi-layer plating lead frame and method of manufacturing the same | |
| KR100231832B1 (en) | Semiconductor lead frame with multi-plating layer | |
| US5530283A (en) | Lead frame and lead frame material | |
| TW517315B (en) | Ag-pre-plated lead frame for semiconductor package | |
| KR100203333B1 (en) | Lead frame of multi layer plating | |
| KR100254271B1 (en) | Lead frame with multi-layer plating | |
| KR100503038B1 (en) | Lead frame for semiconductor package | |
| JPH04174546A (en) | Manufacture of semiconductor lead frame | |
| KR100450090B1 (en) | Lead frame of semiconductor package and method of plating the same | |
| JPS63304654A (en) | Lead frame | |
| KR19980060688A (en) | Semiconductor leadframe | |
| JPH10284640A (en) | Stem for semiconductor device | |
| KR980012367A (en) | Semiconductor lead frame | |
| JPH10247716A (en) | Manufacturing method of lead frame for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140227 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150303 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170302 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190225 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 18 |