KR100488830B1 - Ii-vi족화합물반도체의열처리방법 - Google Patents

Ii-vi족화합물반도체의열처리방법 Download PDF

Info

Publication number
KR100488830B1
KR100488830B1 KR10-1998-0001874A KR19980001874A KR100488830B1 KR 100488830 B1 KR100488830 B1 KR 100488830B1 KR 19980001874 A KR19980001874 A KR 19980001874A KR 100488830 B1 KR100488830 B1 KR 100488830B1
Authority
KR
South Korea
Prior art keywords
group
single crystal
group iii
iii element
film
Prior art date
Application number
KR10-1998-0001874A
Other languages
English (en)
Other versions
KR19980070705A (ko
Inventor
류 히로따
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR19980070705A publication Critical patent/KR19980070705A/ko
Application granted granted Critical
Publication of KR100488830B1 publication Critical patent/KR100488830B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/971—Stoichiometric control of host substrate composition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 결정성을 악화시키지 않고, 목적하는 비저항치의 저저항화를 가능하게 하는 Ⅱ-VI 족 화합물 반도체 열처리 방법을 제공한다.
본 발명은 Ⅱ-VI 족 화합물 반도체를 밀폐용기 내에서 열처리하는 방법에 있어서, Ⅱ-VI 족 화합물 단결정 표면에, 공여체 불순물인 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 후, 상기 단결정과, 이 단결정을 구성하는 Ⅱ 족 원소를 상기 밀폐용기에 넣고, 양자를 미접촉 상태로 유지시켜 가열하는 것을 특징으로 하는 열처리 방법에 관한 것이다.

Description

ＩＩ-ＶＩ 족 화합물 반도체의 열처리 방법
본 발명은, 공여체 불순물인 Ⅲ 족 원소를 도핑시킨 ZnS, ZnSxSe1-x, ZnyCd1-ySe 등의 Ⅱ-VI 족 화합물 단결정의 열처리 방법에 관한 것이며, 특히 청색 발광소자 등의 광전자 장치에 이용되는 ZnSe 벌크 단결정의 저저항화에 적합한 열처리 방법에 관한 것이다.
종래, ZnSe 단결정을 저저항화하는 방법으로 ZnSe 단결정을 Zn 용액 중에서 가열처리하여 저저항 ZnSe 단결정을 수득하는 것이 제안되었다 [J. Phys. D: Appl. Phys., Vol. 9, 1976, pp. 799-810 참조].
그러나, 이 열처리 방법에서는 ZnSe 단결정의 전위밀도가 증대되거나, 균열이 발생하는 등, 결정성이 현저하게 악화되는 문제가 있었다. 이 방법에 따라 시험하면, 전위밀도는 열처리 전의 104 cm-2 차수에서 열처리 후의 106 cm-2 차수로 증가하였다.
또한, ZnSe 단결정을 저저항화하는 또 하나의 방법으로 ZnSe 단결정을 Zn과 함께 앰풀 중에 봉입하고, 직접적으로 Zn과 접촉시키지 않은 상태에서 1,000 ℃ 이상으로 가열처리하는 것이 제안되었다 (일본 특개평 3-193,700호 공보).
그러나, 이 방법에 따라 시험하면, 공여체 불순물을 첨가하지 않고 상기와 같이 열처리시 열처리 전과 비교하여 ZnSe 단결정의 결정성에 열화는 일어나지 않았으나, 요구되는 저저항화를 도모하기 위하여 극히 장시간이 필요하며, 보통의 처리 시간의 정도로는 0.5 내지 1 Ω cm 정도로 저하시킬 뿐, 그 값에도 편차가 생기는 문제가 있었다.
그리고, 상기의 방법에서 Zn 증기가 ZnSe 단결정 표면에 응결하여 고체화되면 Zn과 ZnSe 단결정의 열팽창율의 차에 의해 계면에 응력이 발생하기 때문에, ZnSe 단결정의 결정성이 악화된다.
또, 수득되는 단결정의 비저항치는, 화합물 반도체 성장시에 혼입되는 미량의 공여체 불순물에 크게 좌우되며, 열처리에 따라서는 공여체 불순물의 양을 제어할 수 없기 때문에, 비저항치를 충분히 저하시킬 수 없고, 동시에 비저항치에 편차가 생긴다.
또한, 급격히 냉각시킬 경우 ZnSe 단결정 내에 큰 온도 구배가 생기기 때문에, ZnSe 단결정의 결정성이 악화된다.
가령, 증기원으로서 Ⅲ 족 원소를 사용하여도 증기압이 낮기 때문에 상기 Ⅲ 족 원소가 ZnSe 단결정 내로 충분히 확산될 수 없고, 충분한 비저항치를 수득할 수 없다.
따라서, 본 발명은, 상기의 문제점을 해소하고, 결정성을 악화시키지 않으면서 원하는 비저항치의 저저항화를 가능하게 하는 Ⅱ-VI 족 화합물 반도체의 열처리 방법을 제공하고자 한다.
본 발명은, 하기의 구성을 채용함으로써 상기 과제의 해결에 성공하였다.
(1) Ⅱ-VI 족 화합물 반도체를 밀폐용기 내에서 열처리하는 방법에 있어서, Ⅱ-VI 족 화합물 단결정 표면에 공여체 불순물인 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 후, 상기 단결정과, 이 단결정을 구성하는 Ⅱ 족 원소를 상기 밀폐용기에 넣고, 양자를 미접촉 상태로 유지시켜 가열하는 것을 특징으로 하는 열처리 방법.
(2) 상기 (1)에 있어서, Ⅱ-VI 족 화합물 단결정 표면에 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 후, 상기 단결정을 구성하는 Ⅱ 족 원소, VI 족 원소 또는 Ⅱ-VI 족 화합물의 막을 형성시키고, 이어서, 가열하는 것을 특징으로 하는 열처리 방법.
(3) 상기 (1)에 있어서, Ⅱ-VI 족 화합물 단결정 표면에 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시키고, 그 위에 별도 제작한 Ⅱ-VI 족 화합물 막을 밀착시켜 가열하는 것을 특징으로 하는 열처리 방법.
(4) 상기 (1)에 있어서, Ⅱ-VI 족 화합물 단결정 표면에 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시키고, 그 위에 별도 제작한 Ⅱ-VI 족 화합물 단결정을 밀착시켜 가열하는 것을 특징으로 하는 열처리 방법.
(5) 상기 (1)에 있어서, 2 장의 Ⅱ-VI 족 화합물 단결정 표면에, 각각 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시키고, 이 막을 서로 밀착시켜 가열하는 것을 특징으로 하는 열처리 방법.
(6) 상기 (1)에 있어서, Ⅱ-VI 족 화합물 단결정 표면에 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 후, 그 위에 Ⅲ 족 원소와 반응하지 않는 재질의 평판을 밀착시켜 가열하는 것을 특징으로 하는 열처리 방법.
(7) 상기 (1) 내지 (6) 중 어느 하나에 있어서, 상기 Ⅱ-V 족 화합물 단결정이 ZnSe 단결정이고, 상기 단결정을 구성하는 Ⅱ 족 원소가 Zn인 것을 특징으로 하는 열처리 방법.
(8) 상기 (3) 내지 (7) 중 어느 하나에 있어서, Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 Ⅱ-VI 족 화합물 단결정 표면에서 오목(凹) 부분과 볼록(凸) 부분의 고저차의 면내 평균치가 5,000 Å 이하인 것을 특징으로 하는 열처리 방법.
(9) 상기 (1) 내지 (8) 중 어느 하나에 있어서, 공여체 불순물이 되는 Ⅲ 족 원소를 상기 밀폐용기에 봉입한 후, 가열하는 것을 특징으로 하는 열처리 방법.
(10) 상기 (1) 내지 (9) 중 어느 하나에 있어서, 상기 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막 두께를 100 내지 3,000 Å의 범위에서 형성시키는 것을 특징으로 하는 열처리 방법.
(11) 상기 (1) 내지 (10) 중 어느 하나에 있어서, 상기 밀폐용기에 봉입시키는 상기 Ⅱ 족 원소의 중량이 상기 밀폐용기의 내부 용적에 대하여 0.001 g/cm3 이상이고, 상기 Ⅱ 족 원소 중량이 10 g 이하인 것을 특징으로 하는 열처리 방법.
(12) 상기 (1) 내지 (11) 중 어느 하나에 있어서, 상기 밀폐용기의 Ⅱ-VI 족 화합물 단결정부의 온도를 700 내지 1,200 ℃로, 최저 온도부를 700 내지 1,000 ℃로 가열하는 것을 특징으로 하는 열처리 방법.
(13) 상기 (1) 내지 (12) 중 어느 하나에 있어서, 상기 열처리의 종료 후, 10 내지 200 ℃/분의 냉각 속도로 냉각시키는 것을 특징으로 하는 열처리 방법.
(14) 상기 (1) 내지 (13) 중 어느 하나에 있어서, 상기 열처리 종료 후의 냉각 과정에서, 상기 밀폐용기의 기밀 (氣密)을 유지시키는 부분이 최저 온도가 되지 않도록 하는 구조로 냉각시키는 것을 특징으로 하는 열처리 방법.
본 발명에서는, Ⅱ-VI 족 화합물 단결정 표면에 공여체 불순물인 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 후, 상기 단결정과 이 단결정을 구성하는 Ⅱ 족 원소를 밀폐용기 내에 넣고, 양자가 접촉되지 않은 상태에서 가열처리함으로써, 결정성을 악화시키지 않고, Ⅱ-VI 족 화합물 반도체 단결정의 비저항치가 용이하게 제어될 수 있게 하였다.
본 발명의 열처리 방법으로 처리하는 Ⅱ-VI 족 화합물 단결정으로 ZnS, ZnSxSe1-x, ZnyCd1-ySe 등을 예시할 수 있다. 또한, 상기 공여체 불순물인 Ⅲ 족 원소로는 Al, B, Ga, In 등을 예시할 수 있다. Ⅲ 족 원소를 함유하는 화합물로는 Al2O3, B2O3, Ga2O3, In2O3 등을 예시할 수 있다.
이하, 청색 발광소자 등 광전자 장치에 사용되는 ZnSe 단결정을 예를 들어 설명한다.
ZnSe 단결정 중의 Zn 빈구멍은, 수용체로서 작용함이 알려져 있고, 저저항화를 위해서는, 공여체 불순물의 확산에 의해 생기는 n 형 담체를 감소시키지 않도록, Zn을 열처리로 확산시켜 Zn 빈구멍을 감소시킴으로써 수용체 농도를 감소시키는 것이 필요하다.
그래서, 본 발명에서는, 열처리 전에 미리 Ⅲ 족 원소를 함유하는 막을 ZnSe 단결정 표면에 형성시킴으로써, 전위밀도의 증가 등 결정성의 악화를 일으키지 않도록 Ⅲ 족 원소의 상기 막 두께를 제어하며, 동시에 원하는 비저항치를 수득하는데 필요한 확산량을 상기의 막 두께로 제어할 수 있다.
또, Zn 증기 중에서 열처리함으로써, Zn이 ZnSe 단결정 내로 확산하게 하여, Zn 빈구멍을 감소시킨다. 그 결과, 확산된 Al 등의 Ⅲ 족 원소 중에서 활성화되는 비율을 증가시킴으로써, n 형 담체를 증가시켜 원하는 비저항치를 수득할 수 있다. 또한, 이 경우, Zn을 ZnSe 단결정 표면과 접촉되지 않도록 석영 앰풀 내에 배치함으로써, 열처리 후의 ZnSe 단결정 표면으로의 Zn의 부착을 방지할 수 있고, 그 결과, 균열 발생 등 ZnSe 단결정의 결정성 악화를 제어할 수 있다. 촉매 중의 열처리와 비교하여 소량의 금속을 사용하여도 되므로 석영 앰풀의 파손을 간단하게 방지할 수 있으며, 원하는 비저항치를 재현성 좋게 수득할 수 있다.
도 1은, 상기의 방법을 실시하기 위한 열처리 장치이고, 미리 표면에 Ⅲ 족 원소를 함유하는 막을 형성시킨 ZnSe 단결정을 구멍이 비어있는 평판상 석영 부품 위에 얹어서 석영 반응관 내에 놓고, 이 반응관의 하부에 금속 Zn을 두고 반응관을 밀봉한 후, 열처리로 (爐) 내로 삽입시켜, 소정의 온도로 가열처리한다.
본 발명에서는, ZnSe 단결정 표면에 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 후, Zn, Se 또는 ZnSe의 막을 형성시킴으로써 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막이 열처리 전에 대기에 노출될 경우 산화되는 것을 방지할 수 있고, ZnSe 단결정 내로 유효하게 확산되는 Ⅲ 족 원소의 양을 더욱 정확하게 제어할 수 있다. 또한, ZnSe 막을 형성시킨 경우, 열처리 중에 Ⅲ 족 원소가 산일 (散逸)되는 것을 방지할 수 있다.
한편, ZnSe 막을 형성시키지 않은 경우는, ZnSe 단결정 표면에 형성된 막으로부터 Ⅲ 족 원소가 열처리 중에 이탈하여 밀폐 용기의 최저온도 부분에 응결되거나, 용기를 구성하는 석영과 반응하기 때문에, ZnSe 단결정 표면의 Ⅲ 족 원소량이 감소하여, ZnSe 단결정으로의 확산량을 정확히 제어하는 것이 어렵게 된다.
그래서, 본 발명에서는 상기 막 위에 별도로 제작한 ZnSe 막을 밀착시켜 열처리함으로써, 열처리 중에 상기 막으로부터 Ⅲ 족 원소가 산일되는 것을 대폭 방지할 수 있고, 그 결과, Ⅲ 족 원소를 ZnSe 단결정 내로 유효하게 확산시킬 수 있으며, 동시에 확산량을 용이하게 제어할 수 있어, 수득되는 ZnSe 단결정의 비저항치를 정확히 제어하는 것이 가능하게 되었다. 또한, 원하는 비저항치를 수득하기 위해 필요한 막 두께를 얇게 할 수 있어, 열처리 후의 전위밀도의 증가 등 결정성의 악화를 현저하게 억제할 수 있다.
또한, 본 발명에서는, 상기의 별도 제작된 ZnSe 막 대신 ZnSe 단결정막, 또는, 미리 표면에 Ⅲ 족 원소를 함유하는 막을 형성시킨 ZnSe 단결정막을 밀착시켜, 후자에서, Ⅲ 족 원소를 함유하는 막을 서로 밀착시켜 열처리함으로써, 열처리 중에 상기 막으로부터 Ⅲ 족 원소가 산일되는 것을 방지함과 동시에, Ⅲ 족 원소를 함유하는 막을 사이에 낀 2 개의 ZnSe 단결정에 Ⅲ 족 원소를 동시에 도핑시켜 열처리할 수 있다. 또한, ZnSe 단결정 막을 3 개 이상 포개어 열처리하는 것도 가능하다.
도 2는, 상기 방법을 실시하기 위한 열처리 장치이며, 미리 ZnSe 단결정 표면에 Ⅲ 족 원소를 함유하는 막을 형성시키고, 별도로 Ⅲ 족 원소를 함유하는 막을 갖는 ZnSe 단결정막을 제작하고, Ⅲ 족 원소를 함유하는 막을 서로 밀착시킨 상태로 석영 부품의 위에 얹은 다음, 석영 반응관 내에 놓고, 그 반응관의 하부에 금속 Zn을 놓아 반응관을 밀봉한 후, 열처리로 내에 삽입시키고, 소정의 온도로 가열하여 열처리를 실시한다.
또한, 열처리 중에 상기 막으로부터 Ⅲ 족 원소가 산일되는 것을 방지하는 다른 한가지 방법으로는 Ⅲ 족 원소와 반응하지 않는 재질의 평판을 상기 막 위에 밀착시켜 열처리하는 것이 있다.
도 3은, 상기의 방법을 실시하기 위한 열처리 장치이고, 도 2의 ZnSe 단결정막 대신에 카본으로 코팅된 석영판을 밀착시킨 것이며, 석영 반응관 내에 도 2와 동일하게 놓고, 그 반응관의 하부에 금속 Zn을 놓아 반응관을 밀봉시킨 후, 열처리로 내로 삽입하여, 소정의 온도로 가열처리한다.
그래서, Ⅲ 족 원소를 함유하는 막이 형성되는 ZnSe 단결정은, 그 표면의 오목부와 볼록부의 고저차의 면내 평균치가 5,000 Å 이하인 것을 사용하고, Ⅲ 족 원소를 함유하는 막의 평탄성을 확보함으로써 ZnSe 막 또는 상기의 불활성 석영판을 밀착시킬 때의 밀착성을 향상시킬 수 있다. 그 결과, 상기 막으로부터 Ⅲ 족 원소가 산일되는 것을 더욱 적게 할 수 있고, 동시에 목적으로 하는 비저항치를 수득하기 위해 필요한 Ⅲ 족 원소 함유 막의 두께를 얇게 할 수 있으므로, 열처리 후 전위밀도의 증가 등 결정성의 악화를 더욱 억제시킬 수 있다.
열처리 중에 상기 막으로부터 Ⅲ 족 원소가 산일되는 것을 방지하는 또 다른 방법으로 석영 앰풀 내에 공여체 불순물이 되는 Ⅲ 족 원소를 넣어둠으로써 열처리시 ZnSe 단결정 표면의 Ⅲ 족 원소 함유 막으로부터의 Ⅲ 족 원소 증발을 억제하고, 수득되는 ZnSe 단결정의 비저항치를 보다 정확하게 제어할 수 있다.
도 4는, 상기의 방법을 실시하기 위한 열처리 장치이며, 도 1의 장치의 하부에 Ⅲ 족 원소를 추가로 놓고, 반응관을 밀봉시킨 후, 열처리로 내로 삽입하여, 소정의 온도로 가열처리한다.
ZnSe 단결정 표면에 형성시키는 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막의 두께는 100 내지 3,000 Å의 범위가 적당하다. 막 두께가 100 Å보다 얇으면, 증착 장치 등으로부터 ZnSe 단결정을 대기 중에 꺼낼 때, 막 중의 Ⅲ 족 원소의 산화량이 전체 증착량에 대하여 큰 비율을 점하기 때문에, ZnSe 단결정 내로 확산되는 Ⅲ 족 원소의 양에 편차가 생길 수 있다.
또한, Ⅲ 족 원소는 열처리 중에 ZnSe 단결정 표면으로부터 이탈하여 석영 앰풀의 최저온도 부분에 응결되거나, 앰풀의 석영과 반응하기 때문에, 열처리 시간이 길어질수록 ZnSe 단결정 표면의 Ⅲ 족 원소의 양이 적어지고, ZnSe 단결정 내로 확산되는 Ⅲ 족 원소의 양에 편차가 생기는 원인이 된다. 한편, 막 두께가 3,000 Å보다 두꺼우면, 열처리시에 ZnSe 단결정과 막의 열팽창 계수의 차에 의해, 막과 ZnSe 단결정의 계면에서 응력이 발생함과 동시에, Ⅲ 족 원소의 확산량이 필요 이상으로 너무 많아져서, 결정성을 악화시키는 원인이 된다.
석영 앰풀 중에 봉입시키는 Zn의 중량은, 앰풀의 내용량에 대하여 0.001 g/cm3 이상으로, Zn 중량을 10 g 이하로 하는 것이 바람직하다. ZnSe 단결정 내의 Zn의 빈구멍을 감소시키기 위하여, 열처리시 석영 앰풀 내에서 열처리 온도에서의 최대 Zn 증기압이 발생되는 것이 바람직하다. 예를 들면, 1,000 ℃에서 Zn의 포화 증기압을 발생시키는 Zn의 중량은 1.4 x 10-9 g/cm3 정도인데, 실질적으로는 Zn 표면이 대기에 노출되어 산화되므로 0.001 g/cm3 이상이 필요하다. 또한, 냉각시 앰풀의 균열을 방지하기 위하여 Zn의 중량을 10 g 이하로 억제시킬 필요가 있다.
열처리시 석영 앰풀의 ZnSe부의 온도는 700 내지 1,200 ℃, 최저 온도부는 700 내지 1,000 ℃의 범위가 적당하다. 석영은 1,200 ℃에서 연화되기 때문에, 앰풀 전체의 온도를 1200 ℃ 이하로 하여 열처리할 필요가 있다. ZnSe는, 상 전이온도가 약 1,425 ℃이며, 1,200 ℃에서는 상당히 연화되어 있을 것으로 생각된다. 따라서, 그 자체의 중량에 의한 결정성의 악화를 방지하기 위하여, ZnSe부를 1,200 ℃ 이하에서 열처리할 필요가 있다.
또한, Zn의 포화 증기압은 1,000 ℃에서 약 2.3 기압이고 1100℃에서 약 5.0 기압이며, 앰풀 내에서 Zn 분위기에서 열처리를 실시할 때 Zn의 증기압을 규정짓는 최저 온도부가 1,000 ℃를 초과하면 Zn의 증기압으로 앰풀이 파열될 위험성이 있다. 또한 Zn의 중량으로 증기압을 제어하고자 해도, 예를 들면, 1,000 ℃에서 Zn의 포화 증기압을 발생시키는 Zn의 중량이 약 1.4 x 10-9 g/cm3이기 때문에 사실상 불가능하다. 따라서, 최저 온도부를 1,000 ℃ 이하로 하는 것이 필요하다. 또한, 석영 앰풀을 700 ℃보다 낮게 하면, 실용적인 열처리 시간에서는 Zn 및 Al 등의 Ⅲ 족 원소를 충분히 ZnSe 단결정 중에 확산시킬 수가 없고, 비저항치를 충분히 감소시킬 수 없게 된다.
열처리 후의 냉각 속도는, 10 내지 200 ℃/분의 범위가 적당하다. Zn 분위기에서 열처리하면 Zn의 빈구멍이 고온에서는 감소하며, 저온에서는 증가한다. Zn의 빈구멍이 감소하면, 수용체 농도가 감소되므로 그 상태를 유지시킨 채 그대로 급격히 냉각시키는 것이 비저항치를 감소시키는 효과가 크다. 그러나, 급격한 냉각은 단결정 중의 열왜곡을 증가시키므로, 결정성의 악화를 초래하지 않는 상기 범위의 속도로 냉각시키는 것이 바람직하다.
또한, 밀폐용기의 기밀을 유지시키는 부분을 냉각 과정에서 밀폐용기 내의 최저 온도가 되지 않게 하는 구조를 채용하는 것이 바람직하다. 석영 앰풀을 사용할 때 Zn과 석영의 계면에서 발생하는 응력을 감소시키기 위해 카본으로 코팅시키는 방법이 있으나, 상기의 구조를 채용하여 기밀유지 부분에 Zn 증기가 응결하는 것을 방지하고 Zn과 석영의 열팽창 계수 차에 의한 응력으로 기밀이 파손되는 일이 없도록 하는 것이 바람직하다. 예를 들면, 밀폐용기 내에서 최저 온도가 되는 하부에 석영판을 설치하거나, 밀봉부를 이중으로 함으로써, 기밀 유지부에 Zn 증기가 응결하는 것을 방지하는 것이 바람직하다. 이 방법은 카본으로 코팅시키는 방법과 비교하여 기밀의 유지성이 높고, 공정을 대폭 간략하게 할 수 있다.
도 5는, 상기의 방법에 있어서, 냉각시 밀폐용기 내에서 가장 빠르게 최저 온도가 되는 하부에 석영판을 설치한 열처리 장치이다.
<실시예 1>
ZnSe 단결정을 (100) 면에 평행으로 슬라이서로 절단하여, 10 mm 각으로 두께 1 mm의 판상 결정을 수득하였다. 이 판상 결정의 비저항치는, 고저항 때문에 홀 측정법의 측정 범위의 상한치 105 Ω cm를 초과하여 상기 측정법으로는 측정할 수 없다. 전위밀도는 표면을 경면 연마시킨 후, 브롬메탄올로 에칭시켜 나타나는 에치피트 밀도(EPD)로 평가하였다. 열처리 전의 전위밀도는 50,000 cm-2였다. 또한, 증착되는 면은, 경면 연마를 실시하지 않았으며, 면내 전체에 걸친 오목과 볼록을 촉침식 단차계로 측정한 결과, 오목 부분과 볼록 부분의 고저차에 의한 면내 평균치가 8,500 Å이었다.
이 결정 표면을 충분히 세정시킨 후, 1 x 10-6 토르의 진공조 내에서 표면 전체에 Al을 1,000 Å 두께로 증착시켰다. 이 판상 결정과 0.1 g의 Zn을 석영 앰풀 중에 봉입시키고, 진공도가 2 x 10-8 토르로 되었을 때에, 앰풀을 밀봉시켰다. 그 후, 이 앰풀을 균일한 온도 프로파일로 설정된 전기로에 투입하여 열처리를 실시하였다. 열처리 온도는 950 ℃였으며, 7 일간 열처리한 후, 10 ℃/분의 속도로 실온까지 냉각시켰다.
열처리 후의 증착 Al은, 열처리 중에 결정 내부로 확산하는 동시에 결정 표면으로부터 이탈함으로써 육안으로는 확인되지 않는 수준까지 감소되어 있었다. 그 결과, 용액 중에서 열처리를 실시하는 경우와 비교하여, 결정 표면에서 발생하는 응력은 현저하게 적어졌다고 생각된다. 또한, 결정의 양면으로부터 100 ㎛씩 경면 연마를 실시하고 표면을 관찰한 결과, 균열은 전혀 발생하지 않았다. 열처리 후의 ZnSe 단결정의 비저항치(홀 측정)는 0.05 Ω cm였다. 또한, EPD 관찰 결과, 전위밀도는 105 cm-2였다.
<실시예 2>
실시예 1에서 Al 증착막의 두께만을 변화시킨 것을 제외하고, 실시예 1과 동일하게 열처리를 실시한 결과, 증착막 두께를 100 Å으로 하면, 비저항치는 0.08 Ω cm이고, 전위밀도는 5 x 104 cm-2로서 열처리 전에 비해 증가하지 않았다. 증착막 두께를 3,000 Å으로 하면, 비저항치는 0.02 Ω cm가 되고, 전위밀도는 실시예 1과 같은 105 cm-2였으며, 열처리 전에 비하여 증가하였다.
비교를 위하여, 증착막 두께를 5,000 Å으로 하면, 비저항치는 0.02 Ω cm로 감소했으나, 전위밀도는 106 cm-2로 증가하고, 결정성이 현저하게 악화되었다. 또, 증착막 두께를 50 Å으로 하면, 비저항치는 0.2 Ω cm이며, 전위밀도는 5 x 104 cm-2로 저하하여, 결정성의 악화는 확인되지 않았으나, 비저항치는 충분히 감소되지 않았다.
<실시예 3>
실시예 1에서, ZnSe 단결정 표면에 Al을 증착시킨 후, Zn, Se, ZnSe를 각각 1,000 Å의 두께로 증착시킨 것을 제외하고, 실시예 1과 동일하게 실시하여 세가지 실험을 실시한 결과, 비저항치는 모두 0.03 Ω cm로 실시예 1보다 양호하며, 전위밀도는 열처리 전의 5 x 104 cm-2에서 105 cm-2가 되어, 실시예 1과 동일하였다.
<실시예 4>
실시예 1에서, 밀폐용기에 넣는 Zn의 중량을 0.0005 g/cm3으로 변경시킨 것을 제외하고, 실시예 1과 동일하게 실험을 실시한 결과, 비저항치는 0.2 Ω cm가 되고, 기밀은 파손되지 않았으나, 실시예 1과 비교하여 ZnSe 단결정이 충분히 저저항화되지 않았다.
Zn의 중량이 0.005 g/cm3인 경우 비저항치는 0.05 Ω cm가 되고, 기밀은 파손되지 않았다.
또한, Zn 중량을 10 g으로 변경하여 동일하게 실험을 실시한 결과, 비저항치는 0.05 Ω cm가 되고, 역시 기밀은 파손되지 않았다. 전위밀도는 모두 열처리 전의 5 x 104 cm-2에서 105 cm-2로 증가하여, 실시예 1과 동일하였다.
비교를 위해, Zn의 중량을 20 g으로 변경하여 동일하게 실험을 실시한 결과, 석영 앰풀에 균열이 발생하고, 기밀이 파손되었다. 또한, 비저항치는 0.3 Ω cm이고, ZnSe 단결정은 충분히 저저항화되지 않았다. 그 이유는, 냉각 과정에서 기밀이 파손되고, ZnSe 단결정이 고온임에도 불구하고 충분한 Zn 증기압 하에 있지 않았기 때문에, ZnSe 단결정 중의 Zn 빈구멍의 농도가 증가하여, 수용체 농도가 증가했기 때문이라 생각된다.
<실시예 5>
실시예 1에서, 밀폐용기에 0.3 g의 Al을 넣은 것을 제외하고, 실시예 1과 동일하게 실험을 실시한 결과, 비저항치는 0.03 Ω cm가 되어, 실시예 1보다 감소하였다. 또한, 전위밀도는 105 cm-2로 증가하여, 실시예 1과 동일하였다.
<실시예 6>
실시예 1에서, 열처리 온도를 실시예 1의 950 ℃에서 700 ℃로 변경한 것을 제외하고, 실시예 1과 동일하게 실험을 실시한 결과, 비저항치는 0.08 Ω cm가 되고, 전위밀도는 105 cm-2로 양호한 결정이 수득되었다.
비교를 위해, 열처리 온도를 650 ℃로 하면, 비저항치는 0.6 Ω cm가 되고, 전위밀도는 105 cm-2로 되어, 전위밀도는 모두 실시예 1과 동일하게 증가하였으나, 비저항치를 충분히 감소시킬 수는 없었다.
실시예 1에서, 열처리 온도를 균일한 열 프로파일로부터 ZnSe부를 1300 ℃, 최저 온도부를 1,000 ℃로 하는 불균일한 열 온도 프로파일로 변경시킨 것을 제외하고, 실시예 1과 동일하게 실험을 실시한 결과, 비저항치는 0.05 Ω cm가 되고, 전위밀도는 106 cm-2가 되어, 결정성이 악화되었다.
<실시예 7>
실시예 1에서, 열처리 후의 냉각 속도를 실시예 1의 10 ℃/분에서 1 ℃/분, 60 ℃/분, 200 ℃/분, 300 ℃/분으로 변경시킨 것을 제외하고, 실시예 1과 동일하게 실험을 실시한 결과, 비저항치는 순서대로 0.1 Ω cm, 0.04 Ω cm, 0.03 Ω cm, 0.03 Ω cm이고, 냉각 속도 1 ℃/분의 경우를 제외하고 충분한 저저항성 결정을 수득할 수 있었다. 또한, 전위밀도는 순서대로 증가하지 않고, 105 cm-2로 증가, 105 cm-2로 증가, 8 x 105 cm-2로 증가되고, 냉각 속도 60 ℃/분 및 200 ℃/분의 경우는 실시예 1과 동일하였으나, 300 ℃/분의 경우는 전위밀도가 크게 증가하여 결정에 균열이 발생하였다.
<실시예 8>
실시예 1에서, 냉각시에 석영 앰풀에서 최저 온도인 하부판 위에 석영판을 설치하여, 그 위에 Zn을 놓은 것을 제외하고, 실시예 1과 동일하게 실험을 실시한 결과, 석영판 위에 Zn이 고체화되고, 평판에는 균열이 발생했으나, 석영 앰풀에는 Zn이 부착되지 않고, 밀폐용기의 기밀이 유지되었다.
비교를 위해, 실시예 1과 동일한 조건에서 반복하여 10 회 실험을 실시한 결과, 모두 밀폐용기의 기밀은 파손되지 않았으나, 10 회 중 2 회는 Zn이 고체화된 석영 앰풀 부위에 미소한 균열이 들어있어, 밀폐용기의 기밀이 파손될 우려가 있었다.
<실시예 9>
실시예 1과 동일한 방법으로, 열처리 전의 전위밀도가 5 x 104 cm-2이고, 오목과 볼록의 면내 평균치가 8,500 Å이며, 두께 1 ㎛의 ZnSe 단결정 기판을 2 장 준비하고, 상기 ZnSe 단결정 기판 상에 형성시키는 Al 증착막의 두께를 변화시켜, Al 막이 서로 대향되도록 2 장의 ZnSe 단결정 기판을 밀착시킨 것을 제외하고, 실시예 1과 동일하게 실험을 실시하였다. 그 결과, 2 장의 ZnSe 단결정 기판의 특성은 완전히 동일하였으며, Al의 증착막 두께가 100 Å인 경우 비저항치는 0.06 Ω cm이고, 전위밀도는 5 x 104 cm-2로 열처리 전에 비해 증가가 확인되지 않았다. Al의 증착막 두께가 500 Å인 경우 비저항치는 0.04 Ω cm이고, 전위밀도는 증가하지 않았다. Al 증착막 두께가 1000 Å인 경우 비저항치는 0.03 Ω cm이고, 전위밀도는 105 cm-2로 증가하여, 실시예 1과 동일하였다.
<실시예 10>
실시예 1의 방법으로 ZnSe 단결정의 표면에 Al을 500 Å 두께로 증착시킨 후, 카본으로 코팅시킨 석영판을 Al 증착면에 밀착시킨 것을 제외하고, 실시예 1과 동일하게 실험을 실시하였다. 그 결과, 비저항치는 0.04 Ω cm이고, 전위밀도는 증가하지 않았다. Al 증착막 두께가 500 Å인 경우 비저항치는 0.04 Ω cm이고, 전위밀도는 열처리 전의 5 x 104 cm-2로서 증가는 확인되지 않았다.
<실시예 11>
ZnSe 단결정을 슬라이서로 절단한 후, 연마하여 Al 증착면의 평탄성을, 실시예 1의 측정 방법으로 요철의 고저차를 면내 평균치 5,000 Å로 하고, Al 증착막의 두께를 500 Å으로 한 것을 제외하고, 실시예 9와 동일하게 실험을 실시하였다. 그 결과, 비저항치는 0.03 Ω cm가 되어, 실시예 9에서 Al을 1,000 Å으로 증착시킨 경우와 동일하였다. 전위밀도는 열처리 전에 5 x 104 cm-2였으나 증가는 확인되지 않았으며, 실시예 9보다 바람직한 결과가 되었다.
본 발명은 상기의 구성을 채용함으로써, 결정내에 석출물을 발생시키지 않으며, 결정성을 악화시키지 않고, II-VI 족 화합물 반도체를 목적하는 비저항치로 저저항화시키는 것을 가능하게 하였다.
도 1은, 본 발명의 열처리 방법을 실시하기 위한 장치의 개념도이며, ZnSe 단결정 표면에 공여체 불순물인 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시키고, 석영 반응관에 금속 Zn과 함께 봉입하여 열처리하는 장치이다.
도 2는, 도 1의 장치에 있어서, ZnSe 단결정 표면의 Ⅲ 족 원소 또는 Ⅲ 족 원소 함유 화합물의 막 위에 ZnSe 막을 밀착시켜 열처리하는 장치이다.
도 3은, 도 1의 장치에 있어서, ZnSe 단결정 표면의 Ⅲ 족 원소 또는 Ⅲ 족 원소 함유 화합물의 막 위에 카본으로 코팅된 석영 평판을 밀착시켜 열처리하는 장치이다.
도 4는, 도 1의 장치에 있어서, 금속 Zn과 함께 Ⅲ 족 원소를 봉입하여 열처리하는 장치이다.
도 5는, 도 1의 장치에 있어서, 석영 반응관의 하부에 석영판을 배치하고, 그 위에 Zn을 얹어서 열처리하는 장치이다.

Claims (14)

  1. II-VI 족 화합물 반도체를 밀폐용기 내에서 열처리하는 방법에 있어서, II-VI 족 화합물 단결정 표면에 공여체 불순물인 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 후, 상기 단결정과, 이 단결정을 구성하는 Ⅱ 족 원소를 상기 밀폐용기에 넣고, 양자를 미접촉 상태로 유지시켜 가열하는 것을 특징으로 하는 열처리 방법.
  2. 제1항에 있어서, Ⅱ-VI 족 화합물 단결정 표면에 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 후, 상기 단결정을 구성하는 Ⅱ 족 원소, VI 족 원소 또는 Ⅱ-VI 족 화합물의 막을 형성시키고, 이어서, 가열하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, Ⅱ-VI 족 화합물 단결정 표면에 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시키고, 그 위에 별도 제작된 Ⅱ-VI 족 화합물 막을 밀착시켜 가열하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, Ⅱ-VI 족 화합물 단결정 표면에 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시키고, 그 위에 별도 제작된 Ⅱ-VI 족 화합물 단결정을 밀착시켜 가열하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 2 장의 Ⅱ-VI 족 화합물 단결정 표면에 각각 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시키고, 이 막을 서로 밀착시켜 가열하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, Ⅱ-VI 족 화합물 단결정 표면에 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 후, 그 위에 Ⅲ 족 원소와 반응하지 않는 재질의 평판을 밀착시켜 가열하는 것을 특징으로 하는 방법.
  7. 제1항 및 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 Ⅱ-IV 족 화합물 단결정이 ZnSe 단결정이고, 상기 단결정을 구성하는 Ⅱ 족 원소가 Zn인 방법.
  8. 제3항 내지 6항 중 어느 한 항에 있어서, Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막을 형성시킨 Ⅱ-VI 족 화합물 단결정 표면의 오목(凹) 부분과 볼록(凸) 부분의 고저차 면내 평균치를 5,000 Å 이하로 하는 것을 특징으로 하는 방법.
  9. 제1항 및 제2항 내지 제6항 중 어느 한 항에 있어서, 공여체 불순물이 되는 Ⅲ 족 원소를 상기 밀폐용기에 봉입한 후 가열하는 것을 특징으로 하는 방법.
  10. 제1항 및 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 Ⅲ 족 원소 또는 Ⅲ 족 원소를 함유하는 화합물의 막 두께를 100 내지 3,000 Å 범위에서 형성시키는 것을 특징으로 하는 방법.
  11. 제1항 및 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 밀폐용기에 봉입하는 상기 Ⅱ 족 원소의 중량을 상기 밀폐용기의 내부 용적에 대하여 0.001 g/cm3 이상으로 하고, 상기 Ⅱ 족 원소 중량이 10 g 이하인 것을 특징으로 하는 방법.
  12. 제1항 및 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 밀폐용기의 Ⅱ-VI 족 화합물 단결정부의 온도를 700 내지 1,200 ℃로, 최저 온도부를 700 내지 1,000 ℃로 가열하는 것을 특징으로 하는 방법.
  13. 제1항 및 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 열처리 종료 후, 10 내지 200 ℃/분의 냉각 속도로 냉각시키는 것을 특징으로 하는 방법.
  14. 제1항 및 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 열처리 종료 후의 냉각 과정에서, 상기 밀폐용기의 기밀을 유지시키는 부분이 최저 온도가 되지 않게 하는 구조로 냉각시키는 것을 특징으로 하는 방법.
KR10-1998-0001874A 1997-01-23 1998-01-22 Ii-vi족화합물반도체의열처리방법 KR100488830B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1018597 1997-01-23
JP97-010185 1997-01-23

Publications (2)

Publication Number Publication Date
KR19980070705A KR19980070705A (ko) 1998-10-26
KR100488830B1 true KR100488830B1 (ko) 2005-09-12

Family

ID=65893546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0001874A KR100488830B1 (ko) 1997-01-23 1998-01-22 Ii-vi족화합물반도체의열처리방법

Country Status (1)

Country Link
KR (1) KR100488830B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124235A (ja) * 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd Ｉｉ−ｖｉ族化合物半導体、その熱処理方法およびその熱処理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3670220A (en) * 1971-02-26 1972-06-13 Zenith Radio Corp Pn junctions in znse, zns, or zns/znse and semiconductor devices comprising such junctions
US3745073A (en) * 1971-02-26 1973-07-10 Zenith Radio Corp Single-step process for making p-n junctions in zinc selenide
US3820988A (en) * 1972-03-13 1974-06-28 Eastman Kodak Co Method of sensitizing zinc telluride
US4089714A (en) * 1977-01-06 1978-05-16 Honeywell Inc. Doping mercury cadmium telluride with aluminum or silicon
JPS63108730A (ja) * 1986-10-27 1988-05-13 Sony Corp ３−５族化合物半導体のアニ−ル法
JPS63288027A (ja) * 1987-05-20 1988-11-25 Seiko Epson Corp ２−６属化合物半導体薄膜の成長方法
US5350709A (en) * 1992-06-13 1994-09-27 Sanyo Electric Co., Ltd. Method of doping a group III-V compound semiconductor
JPH07242500A (ja) * 1994-03-01 1995-09-19 Toshiba Corp Ｉｉ−ｖｉ族化合物半導体単結晶の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3670220A (en) * 1971-02-26 1972-06-13 Zenith Radio Corp Pn junctions in znse, zns, or zns/znse and semiconductor devices comprising such junctions
US3745073A (en) * 1971-02-26 1973-07-10 Zenith Radio Corp Single-step process for making p-n junctions in zinc selenide
US3820988A (en) * 1972-03-13 1974-06-28 Eastman Kodak Co Method of sensitizing zinc telluride
US4089714A (en) * 1977-01-06 1978-05-16 Honeywell Inc. Doping mercury cadmium telluride with aluminum or silicon
JPS63108730A (ja) * 1986-10-27 1988-05-13 Sony Corp ３−５族化合物半導体のアニ−ル法
JPS63288027A (ja) * 1987-05-20 1988-11-25 Seiko Epson Corp ２−６属化合物半導体薄膜の成長方法
US5350709A (en) * 1992-06-13 1994-09-27 Sanyo Electric Co., Ltd. Method of doping a group III-V compound semiconductor
JPH07242500A (ja) * 1994-03-01 1995-09-19 Toshiba Corp Ｉｉ−ｖｉ族化合物半導体単結晶の製造方法

Also Published As

Publication number Publication date
KR19980070705A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
KR20010092733A (ko) 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법
US4752590A (en) Method of producing SOI devices
CA1122859A (en) Electronic grade aluminum nitride materials
Nishizawa et al. Deposition mechanism of GaAs epitaxy
JP2839027B2 (ja) Ｉｉ−ｖｉ族化合物半導体の熱処理方法
US5435264A (en) Process for forming epitaxial BaF2 on GaAs
KR100488830B1 (ko) Ii-vi족화합물반도체의열처리방법
KR100477308B1 (ko) Ⅱ-ⅵ족 화합물 반도체의 열처리방법과 열처리장치 및상기 방법에 의해 열처리된 반도체
JPH0750692B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の熱処理方法
KR20010106243A (ko) 결정기판의 열처리방법, 열처리기판 및 발광소자
Pandey A new method for the growth of Pb1− xSnxTe single crystals
WO2022168369A1 (ja) リン化インジウム基板、半導体エピタキシャルウエハ、リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法
JP2003146791A (ja) 化合物半導体単結晶の製造方法
JP3412853B2 (ja) 半導体結晶の製造装置
JP3065078B1 (ja) Ｉｉ―ｖｉ族化合物半導体結晶及び熱処理方法
KR930004120B1 (ko) 화합물 반도체 웨이퍼의 열처리방법
JPH09266175A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JPH06305900A (ja) 化合物半導体の熱処理方法
US8476171B2 (en) Heat treatment method of ZnTe single crystal substrate and ZnTe single crystal substrate
JPH05102053A (ja) 化合物半導体ウエハ及びその製造方法
JP3030584B2 (ja) 化合物半導体単結晶の製造方法および製造装置
JPS6022316A (ja) 化合物半導体装置の製造方法
JP2005217153A (ja) Ｉｉ−ｖｉ族化合物半導体基板の熱処理方法およびｉｉ−ｖｉ族化合物半導体基板
JPH10101498A (ja) ＺｎＳｅエピタキシャル基板およびその製造方法
JP2002137992A (ja) 液相成長法およびその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee