KR100480456B1 - 능동매트릭스주소지정 액정표시장치 및 그 제조방법 - Google Patents

능동매트릭스주소지정 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100480456B1
KR100480456B1 KR10-2002-0026505A KR20020026505A KR100480456B1 KR 100480456 B1 KR100480456 B1 KR 100480456B1 KR 20020026505 A KR20020026505 A KR 20020026505A KR 100480456 B1 KR100480456 B1 KR 100480456B1
Authority
KR
South Korea
Prior art keywords
substrate
convex portions
active matrix
lcd device
layer
Prior art date
Application number
KR10-2002-0026505A
Other languages
English (en)
Other versions
KR20020087372A (ko
Inventor
야스다교우네이
이히다사토시
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20020087372A publication Critical patent/KR20020087372A/ko
Application granted granted Critical
Publication of KR100480456B1 publication Critical patent/KR100480456B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

TFT들 위에 위치된 스페이서들의 충전에 의해 야기되는 누설전류를 효과적으로 억제하는 능동매트릭스주소지정 LCD장치가 제공된다. 본 장치는 (a) 스위칭소자들을 갖는 제1기판; (b) 그 안에 스페이서들이 분포되는 갭이 제1기판과 제2기판 사이에 형성되도록 상기 제1기판과 결합되는 제2기판; (c) 상기 갭내에 갇히는 액정; 및 (d) 상기 스위칭소자들과의 중첩영역에 형성되는 볼록부들을 포함하고, 상기 볼록부들은 상기 갭을 좁히는 방향으로 돌출된다. 갭내에 분포된 스페이서들은 볼록부들로 인하여 중첩영역들로부터 멀어지게 이동되는 경향이 있다.

Description

능동매트릭스주소지정 액정표시장치 및 그 제조방법{Active matrix addressing liquid-crystal display device and method of fabricating same}
본 발명은 능동매트릭스형 액정표시(LCD)장치에 관한 것이다. 보다 상세하게는, 본 발명은, 본 장치에 형성된 박막트랜지스터(TFT)들의 누설전류(off-leak current)를 감소시킬 수 있는 능동매트릭스주소지정 LCD장치 및 그 제조방법에 관한 것이다.
근년에, 스위칭소자로서 TFT들이 사용되는 다양한 LCD가 개발되었으며, 전형적인 것 중 하나가 능동매트릭스주소지정 LCD장치이다. 보통, 능동매트릭스주소지정 LCD장치는, TFT들, 화소전극들, 게이트배선들, 드레인배선들 등을 포함하는 능동매트릭스기판과, 컬러필터, 블랙매트릭스 등을 포함하는 대향기판 및, 이 두 기판들 사이에 끼워진 액정층을 포함한다. 동작에서, 적절한 전압이 능동매트릭스기판상에 마련된 전극들 및 대향기판상에 마련된 전극들에 교차되게 인가된다. 다르게는, 능동매트릭스기판상에 마련된 한 세트의 전극들 및 상기 기판상에 마련된 다른 한 세트의 전극들에 교차되게 인가된다. 그리하여, 액정분자들의 배향이 제어되어(즉, 변화되거나 회전되어) 모든 화소의 광투과량을 변화시켜, 소망의 영상들을 상기 장치의 스크린상에 표시한다.
TFT들로서, 스태거형 및 역스태거형이 알려져 있다. 스태거형 TFT는 능동매트릭스기판상에 형성된 반도체아일랜드, 반도체아일랜드 위에 형성된 게이트전극 및, 상기 아일랜드 아래에 형성된 소스 및 드레인전극들을 포함한다. 한편, 역스태거형 TFT는 능동매트릭스기판상에 형성된 반도체아일랜드, 반도체아일랜드 아래에 형성된 게이트전극 및, 상기 아일랜드 위에 형성된 소스 및 드레인전극들을 포함한다. 일반적으로, 역스태거형 TFT가 널리 사용되고 있다.
종래의 능동매트릭스주소지정 LCD장치의 전형적인 구성을 도 1에서 보여준다. 당연히, 이 장치는 많은 역스태거형 TFT들, 스페이서들 및 화소들을 포함한다. 그러나, 간략함을 위하여, 하나의 TFT, 하나의 스페이서 및 하나의 화소가 도 1에서 보여지고 이하에서 주로 설명될 것이다.
도 1의 종래의 능동매트릭스주소지정 LCD장치에서, 능동매트릭스기판(S101)은 유기기판(101), 게이트전극(102a), 게이트유전층(103), 비정질실리콘(이하에서 "a-Si"로 줄여 표시한다)아일랜드(104a), n+형 a-Si층(104b), 드레인전극(105a) 및 소스전극(105b)을 포함한다. 각 TFT(104)는 게이트전극(102a), 게이트유전층(103), a-Si 아일랜드(104a), n+형 a-Si층(104b) 및, 드레인 및 소스전극들(105a 및 105b)로 구성된다.
게이트전극(102a)은 기판(101)의 표면에 형성된다. 게이트유전층(103)은 전극(102a)을 덮도록 기판(101)의 표면에 형성된다. a-Si 아일랜드(104a)는 게이트전극(102a)과 전체적으로 겹쳐지도록 유전층(103)상에 형성된다. n+형 a-Si층(104b)은 아일랜드(104a)상에 선택적으로 형성된다. 드레인전극(105a) 및 소스전극(105b)은 아일랜드(104a)의 양쪽의 게이트유전층(103)상에 형성된다. 드레인전극(105a)의 내측단부는 a-Si층(104b)상에 위치되어 아일랜드(104a) 및 층(104b)에 접촉된다. 소스전극(105b)의 내측단부는 a-Si층(104b)상에 위치되어 아일랜드(104a) 및 층(104b)에 접촉된다. 아일랜드(104a) 및 층(104b)은 선택적으로 에칭되어 아일랜드(104a)내에 오목부를 형성한다. 채널영역은 드레인 및 소스전극들(104a 및 104b) 사이의 아일랜드(104a)내에 형성된다.
능동매트릭스기판(S101)은 TFT(104)를 덮도록 형성된 층간유전층(107)을 더 포함한다. 층(107)의 표면은 평탄화된다. 층(107)은 소스전극(105b)을 노출시키는 접합홀(107a)을 형성하기 위하여 선택적으로 제거된다. ITO(Indium Tin Oxide)막과 같은 투명도전막을 패터닝하여 형성된 화소전극(108)이 층(107)상에 형성된다. 전극(108)은 홀(107a)을 통하여 접촉영역(106)에서 소스전극(105b)에 접속된다.
배향층(109a)은 층간유전층(107)상에 형성되어 노출된 화소전극(108)을 덮는다. 층(109a)은 이 액정층내에 존재하는 액정분자들의 배향을 특정 방향으로 정렬하는 역할을 한다.
대향기판(S102)은 유기기판(111), 컬러필터(112a), 블랙매트릭스(112b), 보호층(113), 투명공통전극(114) 및 배향층(109b)을 포함한다. 컬러필터(112a) 및 블랙매트릭스(112b)는 기판(111)의 표면에 형성된다. 보호층(113)은 컬러필터(112a) 및 블랙매트릭스(112b)를 전체적으로 덮도록 형성된다. 공통전극(114)은 층(113)상에 형성된다. 배향층(109b)은 전극(114)에 형성된다. 층(109b)은 이 액정층내에 존재하는 액정분자들의 배향을 특정 방향으로 정렬하는 역할을 한다.
능동매트릭스기판(S101) 및 대향기판(S102)은, 기판들(S101 및 S102) 사이의 공모양의 단단한 스페이서들(110)에 의해 갭(130)이 형성되도록 봉지재(미도시)에 의해 서로 결합된다. 특정 액정이 갭(130)내에 채워져 액정층을 형성한다.
도 1에서 보여준 종래의 능동매트릭스주소지정 LCD장치에서, 앞서 설명한 바와 같이, 공모양의 스페이서들(110)은 기판들(S101 및 S102) 사이에 균일한 갭(130)을 확보하기 위하여 불규칙하게 분포된다. 일반적으로, 능동매트릭스기판(S101)의 내측면은 층간유전층(107)의 사용으로 평탄화되는 반면, 대향기판(S102)의 내측면은 보호층(113)으로 평탄화된다. 그러므로, 스페이서들(110)의 위치들은 기판들(S101 및 S102)이 결합될 때 정형화되거나, 조정될 수 없다. 그러므로, 스페이서들(110) 중 하나가 TFT들(104) 중 하나의 바로 위에 배치된다면, 스페이서(110)는 전기적으로 충전되기 쉬워 문제가 되는 해당 TFT(104)의 백채널부(back channel section)를 통해 흐르는 누설전류를 발생시킨다. 누설전류는 상기 TFT(104)의 고장을 일으켜 표시동작결함을 야기한다.
스페이서(110)의 충전에 의해 야기되는 누설전류를 효과적으로 억제하기 위하여, 1988년에 출판된 일본 비심사 특허공개 제63-221322호에 개시된 것으로, TFT들(104) 바로 위의 위치들에서 스페이서들(110)을 제거하는 개선방법이 발명되었다.
도 2a 및 2b는, 각각 공개 제63-221322호에 개시된 개선방법을 실현한 종래의 능동매트릭스주소지정 LCD장치의 제조방법을 보여준다.
도 2a에서 보여준 바와 같이, 크롬(Cr)층과 몰리브덴(Mo)층의 2층구조를 갖는 게이트전극(202a)이 유리기판(201)의 표면에 형성된다. 게이트유전층(203)은 전극(202a)을 덮도록 기판(201)의 표면에 형성된다. a-Si 아일랜드(204a)는 게이트전극(202a)과 전체적으로 겹쳐지도록 게이트유전층(203)상에 형성된다. n+형 a-Si층(204b)은 아일랜드(204a)상에 선택적으로 형성된다. 드레인전극(205a) 및 소스전극(205b)은 아일랜드(204a)의 양쪽에서 서로 분리된 층(204b)상에 형성된다. 드레인 및 소스전극들(205a 및 205b)은 오직 그 단부들에서만 층(203)에 접촉된다. 드레인 및 소스전극들(205a 및 205b) 각각은 크롬(Cr)층과 알루미늄(Al)층의 2층구조를 갖는다. 각 TFT(204)는 게이트전극(202a), 게이트유전층(203), a-Si 아일랜드(204a), a-Si층(204b) 및, 드레인 및 소스전극들(205a 및 205b)로 구성된다. 채널영역은 드레인 및 소스전극들(205a 및 205b) 사이의 아일랜드(204a)내에 형성된다.
그런 후에, 층간유전층(207)은 TFT(204)를 덮도록 형성된다. 층(207)의 표면은 평탄화되지 않는다. 외부광이 채널영역으로 진입하는 것을 막기 위한 차광층(221)은 TFT(204)의 채널영역과 전체적으로 겹쳐지도록 층(207)상에 선택적으로 형성된다. 층(221)은 일반적으로 Cr로 만들어진다.
연이어, 감광배향층(209a)은 층간유전층(207)상에 형성되고, 이와 동시에 공모양의 스페이서들(210)이 층(209a)상에 분산된다. 각 TFT(204)의 바로 위에 위치된 투과영역(220a)을 갖는 포토마스크(220)를 사용하여, 도 2a에서 보여준 바와 같이, 층(209a)이 특정 광에 노출되고 현상된다. 그리하여, 층(209a)은 TFT(204)의 바로 위의 위치에서 선택적으로 제거된다. 이 단계에서, TFT(204) 위에 존재하는 스페이서들(210)은 층(209a)의 일부와 함께 제거된다. 그 결과, 도 2b에서 보여진 것과 같은 능동매트릭스기판(S201)이 제조된다.
도 2a 및 2b에서 보여준 바와 같이, 공개 제63-221322호에서 개시된 개선방법에서, 감광배향층(209a)은 층간유전층(207)상에 형성되고 이와 동시에, 스페이서들(210)은 층(209a)상에 분산된다. 그런 후, 층(209a)이 선택적으로 노광되고 현상되어, TFT(204) 바로 위의 위치의 층(209a) 및 스페이서들(210)이 선택적으로 제거된다. 그 결과, 능동매트릭스기판(S201)과 대향기판(미도시) 사이의 갭을 소정의 값으로 유지하면서 스페이서들(110)의 충전에 의해 야기되는 누설전류는 효과적으로 억제된다.
그러나, 공개 제63-221322호에서 개시된 개선방법에서, 감광배향층(209a)이 부분적으로 제거되므로, 액정분자들의 배향이 각 위치들에서 소망하는 대로 제어될 수 없다는 문제점이 있다. 차광층이, 이 배향비제어위치들을 덮도록 추가적으로 형성된다면, 개구율이 감소한다는 다른 문제점이 발생한다.
2000년에 공개된 일본 비심사 특허공개 제2000-258800호에서, 백채널부에서 누설전류를 억제하려는 것은 아니지만 공모양의 스페이서들의 위치제어방법이 개시되었다. 이 방법이 도 3을 참조하여 이하에서 설명된다.
도 3에서 보여준 바와 같이, 능동매트릭스기판(S301)은 유기기판(301), 기판(301)상에 형성된 게이트전극(302a)을 포함한다. 게이트유전층(303)은 전극(302a)을 덮도록 기판(301)의 표면에 형성된다. a-Si 아일랜드(304a)는 게이트전극(302a)과 전체적으로 겹쳐지도록 게이트유전층(303)상에 형성된다. 드레인전극(305a) 및 소스전극(305b)은 아일랜드(304a)의 양쪽에서 서로 분리된 게이트유전층(303)상에 형성된다. 드레인전극(305a)의 내측단부는 아일랜드(304a)에 접촉된다. 소스전극(305b)의 내측단부는 아일랜드(304a)에 접촉된다. TFT(304)는 게이트전극(302a), 게이트유전층(303), a-Si 아일랜드(304a) 및, 드레인 및 소스전극들(305a 및 305b)로 구성된다. 채널영역은 드레인 및 소스전극들(305a 및 305b) 사이의 아일랜드(304a)내에 형성된다.
층간유전층(307)은 TFT(304)를 덮도록 형성된다. 층(307)의 표면은 평탄화되지 않는다. 볼록부(322)가 각 TFT(304)의 부근의 층(307)상에 형성된다. 볼록부(322)는 직사각형의 단면을 갖는다.
대향기판(S302)은 도 1에서 보여진 대향기판(S101)과 동일한 구조를 갖는다. 자세하게, 기판(S302)은 유리기판(311), 컬러필터(312a), 블랙매트릭스(312b), 보호층(313), 투명공통전극(314) 및 배향층(309b)을 포함한다.
결합된 기판들(S301 및 S302) 사이에 갭(330)이 형성된다. 공모양의 스페이서들(310)은 갭(330)에 분산된다.
도 3에서 보여진 종래의 LCD장치에서, 볼록부들(322)은 각 TFT들(304)의 부근에 추가적으로 마련되어, 스페이서들(310)은 진동 및/또는 충격으로 인하여 광투과영역으로 진입되는 것이 방지된다. 따라서, 외부광 누설이 억제되어 표시 질은 개선된다. 그러나, 이 방법은 스페이서들(310)이 TFT들(304)의 바로 위에 위치되는 것을 방지할 수 없다. 더욱이, TFT들(304)의 바로 위에 위치된 스페이서들(310)은 TFT들(304)로부터 멀어지게 하기가 어렵다.
따라서, 본 발명의 주요목적은, TFT들 위에 위치된 스페이서들의 충전에 의해 야기되는 누설전류를 효과적으로 억제하는 능동매트릭스주소지정 LCD장치 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 화소전극들에서 전압지속결함을 효과적으로 억제하는 능동매트릭스주소지정 LCD장치 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 스페이서들이 진동 및/또는 충격으로 인하여 스위칭소자들 쪽으로 움직이는 것을 방지하는 능동매트릭스주소지정 LCD장치 및 그 제조방법을 제공하는 것이다.
본 발명의 제1양태에 따르면, (a) 스위칭소자들을 갖는 제1기판; (b) 그 안에 스페이서들이 분포되는 갭을 상기 제1기판과 제2기판 사이에 형성하도록 상기 제1기판과 결합되는 제2기판; (c) 갭내에 갇히는 액정; 및 (d) 스위칭소자들과의 중첩영역에 형성되는 볼록부들을 포함하고, 볼록부들의 각각은 갭을 좁히는 방향으로 돌출되는 능동매트릭스주소지정 LCD장치가 제공된다.
본 발명의 제1양태에 따른 능동매트릭스주소지정 LCD장치에서, 볼록부들은 스위칭소자들과의 중첩영역에 형성되고, 볼록부들 각각은 갭을 좁히는 방향으로 돌출된다.
그러므로, 제1 및 제2기판들은 그 사이에 갭을 형성하도록 서로 결합될 때 또는 결합된 후에, 갭내에 분산된 스페이서들은 중첩영역들로부터 떨어지게 이동된다. 이것은, 스페이서들이 자동적으로 스위칭소자들 바로 위의 위치들로부터 제거된다는 것을 의미한다. 그 결과, 스페이서들의 충전에 의한 효과가 약해짐으로써, 누설전류가 효과적으로 억제된다. 이것은 화소전극들의 전압지속 결함을 효과적으로 억제한다.
또한, 볼록부들 때문에, 갭에 분산된 스페이서들이, 진동 및/또는 충격이 장치에 가해진다하더라도 스위칭소자들 쪽으로 움직이는 것을 방지한다.
본 발명의 제1양태에 따른 장치의 바람직한 실시예에서, 볼록부들은 스위칭소자들을 덮도록 형성된 층간유전층을 포함한다.
본 발명의 제1양태에 따른 장치의 다른 바람직한 실시예에서, 볼록부들은 제2기판상에 형성된 보호층을 포함한다.
본 발명의 제1양태에 따른 장치의 또 다른 바람직한 실시예에서, 볼록부들은 스위칭소자들을 덮도록 제1기판상에 형성된 층간유전층을 포함하고, 볼록부들 이외의 부분은 제2기판상에 형성된 보호층을 포함한다.
각 볼록부들은 스페이서들의 지름보다 대략 1㎛이상만큼 작은 높이를 갖는 것이 바람직하다.
각 볼록부들은 대응하는 하나의 스위칭소자들을 전체적으로 덮는 경사를 갖는 것이 바람직하다.
볼록부들은 감광유기층으로 형성되거나, 무기유전층 및 감광유기층의 2층구조로 형성될 수 있다.
바람직하게, 스위칭소자들은 역스태거형이다.
본 발명의 제1양태에 따른 장치의 또 다른 바람직한 실시예에서, 각 볼록부들은, 상기 스페이서를 대응하는 하나의 소자들로부터 멀어지도록 유인하는 오목부를 포함한다.
본 발명의 제2양태에 따르면, 제1양태에 따른 능동매트릭스주소지정 LCD장치의 제조방법이 제공된다. 이 방법은, (a) 제1기판 및 제2기판 중 적어도 하나에 볼록부가 형성되게, 스위칭소자들을 갖는 제1기판, 및 제2기판을 마련하는 단계; 및 (b) 제1기판과 제2기판 사이에 스페이서들을 갖는 갭이 형성되도록 제1기판과 제2기판을 서로 결합하는 단계로서, 스페이서는 갭내에 분포되고, 액정이 갭내에 갇히는 단계를 포함하고, 볼록부들은 스위칭소자들과의 중첩영역에 위치되며; 각 볼록부들은 갭을 좁히는 방향으로 돌출되며; 스페이서들은, 제1기판과 제2기판이 서로 결합될 때 또는 결합된 후, 볼록부들의 경사들을 따라 소자들로부터 멀어지게 움직인다.
본 발명의 제2양태에 따른 방법에 의해, 제1양태에 따른 능동매트릭스주소지정 LCD장치가 제조됨은 명백하다.
본 발명의 제2양태에 따른 방법의 바람직한 실시예에서, 마스크가 볼록부들을 형성하기 위하여 사용된다. 마스크는 노광을 차단하는 차단영역들 또는 노광이 통과하게 하는 투과영역들을 포함한다. 차단영역들 또는 투과영역들은 볼록부들에 대응하는 위치들에 형성된다.
본 발명의 제2양태에 따른 방법의 다른 바람직한 실시예에서, 제1 및 제2기판들 중 적어도 하나는 감광층간유전층을 갖는다. 중간조마스크가 층간유전층상에 볼록부들을 형성하기 위하여 사용된다. 중간조마스크는 볼록부들에 대응하는 위치들에 형성된 차단/투과영역, 층간유전층의 접촉홀들에 대응하는 위치들에 형성된 투과/차단영역들 및 나머지 위치들에 형성된 반투과영역을 포함한다.본 발명의 바람직한 실시예들이 첨부도면을 참조하여 이하에서 설명될 것이다.
제1실시예
도 4 및 도 5는 본 발명의 제1실시예에 따른 능동매트릭스주소지정 LCD장치의 구조를 보여준다. 당연히, 이 장치는 많은 역스태거형, 채널에칭TFT들, 스페이서들 및 화소들을 포함한다. 그러나, 간략함을 위하여, 하나의 TFT, 하나의 스페이서 및 하나의 화소가 도 4에서 보여지고 이하에서 설명될 것이다.
제1실시예의 능동매트릭스주소지정 LCD장치는, 능동매트릭스기판(S1), 대향기판(S2) 및 기판들(S1 및 S2) 사이의 갭(30)내에 형성된 액정층을 포함한다. 액정층은 기판들(S1 및 S2)에 의해 사이에 끼워진다.
능동매트릭스기판(S1)은 유리기판(1), 게이트전극(2a), 게이트유전층(3), a-Si 아일랜드(4a), n+형 a-Si콘택(4b), 드레인전극(5a) 및 소스전극(5b)을 포함한다. 각 화소들내에 마련된 TFT(4)는 게이트전극(2a), 게이트유전층(3), a-Si 아일랜드(4a), n+형 a-Si콘택(4b) 및, 드레인 및 소스전극들(5a 및 5b)로 구성된다. 아일랜드(4a)와 콘택(4b)의 조합은 TFT아일랜드로 칭한다.
게이트전극(2a)은 기판(1)의 표면에 형성된다. 게이트유전층(3)은 전극(2a)을 덮도록 기판(1)의 표면에 형성된다. a-Si 아일랜드(4a)는 게이트전극(2a)과 전체적으로 겹쳐지도록 게이트유전층(3)상에 형성된다. n+형 a-Si콘택(4b)은 아일랜드(4a)상에 선택적으로 형성된다. 드레인전극(5a) 및 소스전극(5b)은 아일랜드(4a)의 양쪽의 게이트유전층(3)상에 형성된다. 드레인전극(5a)의 내측단부는 a-Si콘택(4b)상에 위치되어 아일랜드(4a) 및 콘택(4b)에 접촉된다. 소스전극(5b)의 내측단부는 a-Si콘택(4b)상에 위치되어 아일랜드(4a) 및 콘택(4b)에 접촉된다. 아일랜드(4a) 및 콘택(4b)은 선택적으로 에칭되어 드레인 및 소스전극들(4a 및 4b) 사이의 아일랜드(4a)내에 오목부를 형성하여 채널에칭TFT들(4)이 된다. 채널영역은 드레인 및 소스전극들(4a 및 4b) 사이의 아일랜드(4a)내에 형성된다.
능동매트릭스기판(S1)은 TFT(4)를 덮도록 형성된 층간유전층(7)을 더 포함한다. 층(7)은 TFT(4) 바로 위의 위치에 볼록부(16a)를 가지므로, 문제의 위치에서 갭이 좁아진다. 층(7)은 소스전극(5b)을 노출시키는 접합홀(7a)을 형성하기 위하여 선택적으로 제거된다. ITO막과 같은 투명도전막을 패터닝하여 형성된 화소전극(8)이 층(7)상에 형성된다. 전극(8)은 홀(7a)을 통하여 접촉영역(6)에서 소스전극(5b)에 접속된다.
배향층(9a)은 층간유전층(7)상에 형성되어 노출된 화소전극(8)을 덮는다. 층(9a)은 갭(30)내에 존재하는 액정분자들의 배향을 특정 방향으로 정렬하는 역할을 한다.
도 5에서 보여준 바와 같이, 기판(S1)에서, 게이트배선들(2)은 도 5에서 수평한 방향으로 동일 간격으로 배열되는 반면에, 드레인배선들(5)은 배선들(2)에 수직한 방향(즉, 도 5에서 수직방향)으로 동일 간격으로 배열된다. 게이트배선들(2) 각각은 해당 게이트전극(2a)에 접속된다. 드레인배선들(5) 각각은 해당 드레인전극(5a)에 접속된다. 스위칭소자들로서의 역할을 하는 TFT들(4) 각각은 배선들(2 및 5)의 상호접속 부근에 배열된다.
대향기판(S2)은 유기기판(11), 컬러필터(12a), 블랙매트릭스(12b), 보호층(13), 투명공통전극(14) 및 배향층(9b)을 포함한다. 기판(11)의 표면에 형성된 컬러필터(12a)는 스크린상에 컬러영상들을 표시하는 데 사용된다. 기판(11)의 표면에 형성된 블랙매트릭스(12b)는, 외부광이 능동매트릭스기판(S1)상에 위치된 TFT들(4), 게이트배선들(2) 및 드레인배선들(5)에 진입하는 것을 막는 데 사용된다. 보호층(13)은 컬러필터(12a) 및 블랙매트릭스(12b)를 전체적으로 덮도록 형성된다. ITO로 구성된 공통전극(14)은 층(13)상에 형성된다. 배향층(9b)은 전극(14)에 형성된다. 층(9b)은 갭(30)내에 존재하는 액정분자들의 배향을 특정 방향으로 정렬하는 역할을 한다.
능동매트릭스기판(S1) 및 대향기판(S2)은 봉지재(미도시)에 의해 기판들(S1 및 S2) 사이의 공모양의 단단한 스페이서들(10)에 의해 소망의 갭(30)을 형성하는 방식으로 서로 결합된다. 스페이서들(10)은 갭(30)내에 불규칙하게 배치된다. 특정 액정이 갭(30)내에 채워져 액정층을 형성한다.
다음에, 제1실시예에 따른 능동매트릭스주소지정 LCD장치를 제조하는 방법이 도 6a 내지 6e를 참조하여 이하에서 설명된다.
먼저, 도 6a에서 보여준 바와 같이, TFT(4)는 종래의 공정들에 의해 형성된다. 구체적으로, 두께가 약 200㎚인 Cr층이 유리기판(1)의 표면에 스퍼터링 공정에 의해 증착된 후, 종래의 리소그래피 및 에칭기술들에 의해 패턴화됨으로써 기판(11)상에 게이트전극(2a) 및 게이트배선들(2)을 형성한다. 그런 후에, 게이트유전층(3)으로서, 두께가 대략 500㎚인 질화실리콘층이 CVD(chemical vapor deposition)공정에 의해 전극(2a)을 덮도록 기판(1)상에 형성된다. 두께가 약 300㎚인 a-Si층 및 두께가 약 50㎚인 n+형 a-Si층이 CVD공정 또는 공정들에 의해 연속적으로 증착된 후, 통상의 리소그래피 및 에칭기술들에 의해 패터닝됨으로써, 아일랜드(4a) 및 콘택(4b)을 포함하는 TFT가 형성된다. 이 단계의 상태가 도 6a에 도시된다.
연이어, 도 6b에서 보여준 바와 같이, 두께가 약 150㎚의 Cr층이 게이트유전층(3)상에 스퍼터링 공정에 의해 증착된다. 레지스트패턴(15)은 Cr층상에 형성된다. 이렇게 형성된 패턴(15)을 사용하여, Cr층은 건식에칭공정에 의해 패터닝되어, 드레인 및 소스전극들(5a 및 5b)과 드레인배선들(5)이 형성된다.
a-Si 아일랜드(4a) 및 n+형 a-Si콘택(4b)은 건식에칭공정에 의해 선택에칭되어 채널영역을 노출시키는 오목부를 형성한다. "채널에칭"이라고 칭하는 이 공정은 패턴(15)을 제거하지 않고 수행된다. 이 채널에칭공정은, 에칭가스의 유량이 500sccm이고, 가스압이 20㎩이며, RF(radio frequence)전력이 대략 600W인 조건하에서 수행된다. 오목부의 깊이는 콘택(4b)의 표면에서 대략 100㎚로 설정된다. 레지스트패턴(15)은 이 단계에서 제거된다.
그런 다음에, 층간유전층(7)은 TFT들(4)을 덮도록 유리기판(1)의 전면에 스핀도포공정에 의해 형성된다. 이 실시예에서, 스핀도포공정의 조건들(예를 들면, 재료의 접착성, 도포조건, 및 노출조건)은, 도 6c에서 보여준 바와 같이, 층(7)이 TFT들(4) 바로 위의 위치들에서의 두께가 나머지 영역에서의 두께보다 더 두껍게 되도록 결정된다. 예를 들면, 접착성이 대략 5 내지 15㎩·s인 감광아크릴수지가 소스재료로서 사용되고, 이 수지는 10 내지 20초당 1000 내지 2000rpm의 비율로 기판(1)을 회전시키는 동안에 게이트유전층(3)의 표면 및 TFT들(4)에 도포된다. 그런 후에, 이렇게 형성된 감광아크릴수지층은 대략 220℃에서 약 1시간동안 소결된다. 그 결과, 이 감광아크릴수지층은 최종적으로 대략 1.5 내지 3.5㎛의 두께를 갖는다. 이렇게 형성된 감광아크릴수지층은 층간유전층(7)으로 사용된다.
감광아크릴수지층은 중간조마스크(18)의 사용으로 노광인 g선, h선 또는 i선에 선택적으로 노출된다. 마스크(18)는, 도 6c에서 보여준 바와 같이, 차단영역(17a), 투과영역(17c) 및 반투과영역(17b)을 갖는다. TFT들(4) 바로 위에 위치된 차단영역(17a)은 g선, h선 또는 i선을 차단한다. 각각의 접촉홀들(7a) 바로 위에 위치된 투과영역(17c)은 g선, h선 또는 i선을 충분히 통과시킨다. 층(3)의 나머지 영역을 덮는 반투과영역(17b)은 영역(17c)보다 낮은 투과율로 g선, h선 또는 i선을 통과시킨다. 그 결과, 이렇게 노출된 층이 적절한 현상액으로 현상될 때, TFT영역들은 노출되지 않으므로 변화되지 않은 상태로 남는다. 접촉홀들(7a)용 영역들은 충분히 노출되기 때문에, 이들은 선택적으로 제거되어 각각의 소스전극들(5b)에 도달하는 접촉홀들(7a)이 된다. 나머지 영역은 낮은 노광율로 노출되므로, 이 영역의 두께가 약간 감소된다.
이 단계를 뒤이어, 이렇게 노출되어 현상된 감광아크릴수지층은 특정 온도에서 열처리공정을 거친다. 따라서, TFT들(4) 위에 볼록부들(16a)을 갖는 층간유전층(7)이 최종적으로 형성된다. 각 볼록부들(16a)은, 도 6c에서 보여준 바와 같이 완만한 경사를 갖는다.
층간유전층(7)이 너무 두꺼우면, 접촉홀들(7a)이 형성되기 어렵거나, 연이어 형성될 화소전극들(8)이 파손되거나 또는 접속되지 않는 경향이 있다. 층간유전층(7)이 너무 얇으면, 완만한 경사를 갖는 소망의 볼록부들(16a)이 형성될 수 없다. 그리하여, 이 경우에, 감광아크릴수지층의 두께 및 볼록부들(16a)의 높이(H)를 조정할 필요가 제기된다. 본 발명자들에 의해 수행된 실험에 따르면, 스페이서들(10)이 TFT들(4)과 떨어지게 움직이는 소망의 볼록부들(16a)은, 높이(H)가 스페이서들(10)의 지름보다 대략 1㎛이상의 차만큼 작을 때 형성되는 것을 발견하였다. 또한, 볼록부들(16a)의 경사들이 드레인 및 소스전극들(5a 및 5b)의 끝단들에 도달하도록 형성된다면, 스페이서들(10)의 충전에 의한 효과는 충분히 억제된다는 것을 알았다.
이 실시예에서, 층(7)의 볼록부들(16a) 및 접촉홀들(7a)은 중간조마스크(18)를 사용하여 단일 노출공정을 통해 형성된다. 그러나, 본 발명은 이것에 제한되지 않는다. 이들은 두개의 노출공정을 통하여 형성될 수도 있다. 예를 들면, TFT영역들 이외의 감광아크릴수지층 부분은 제1노출공정에서 g선, h선 또는 i선에 노출되고, 그 후 해당 접촉홀들(7a) 부분이 제2노출공정에서 홀들(7a)을 형성하기에 충분한 수준으로 g선, h선 또는 i선에 노출된다.
연이어, 두께가 약 40㎚인 투명도전층(예, ITO층)이 층간유전층(7)상에 형성되어 패터닝된다. 그리하여, 도 6d에서 보여준 바와 같이, 화소전극들(8)이 해당 접촉영역(6)에서 각 소스전극들(5b)과 접촉되도록 형성된다.
배향층(9a)은 화소전극들(8)을 덮도록 층간유전층(7)상에 형성된다. 층(9a)은 특정 배향공정을 겪는다.
한편, 대향기판(S2)은 이하의 방법으로 형성된다. 구체적으로, 컬러필터(12a)는 유리기판(11)의 표면에 각 화소들에 대응되게 형성된다. 블랙매트릭스(12b)는 TFT들(4)과 게이트 및 드레인배선들(2 및 5)에 대응되게 형성된다. 보호층(13)은 컬러필터(12a) 및 블랙매트릭스(12b)를 덮도록 형성된다. 투명공통전극(14)은 층(13)상에 형성된다. 배향층(9b)은 도포공정을 통하여 전극(14)을 덮도록 형성된다. 그런 후, 층(9b)은 특정 배향공정을 겪는다.
지름이 4 내지 5㎛인 무기소입자들인 스페이서들(10)은 능동매트릭스기판 또는 대향기판(S1 또는 S2)의 내측표면상에 불규칙적으로 분포된다. 그런 후, 기판들(S1 및 S2)은 갭(30)이 형성되도록 서로 결합된다. 갭(30)은 봉지재(미도시)에 의해 정해진다. 이 단계에서, 공모양의 스페이서들(10)은 전체 갭(30) 내에 불규칙하게 분산되므로, 스페이서들(10)의 일부는 TFT들(4)의 바로 위에도 위치될 수도 있다. 그러나, 기판(S1)은 그 내측표면에 볼록부들(16a)을 갖는다. 그러므로, 스페이서들(10)은 볼록부들(16a)의 경사들을 따라 더 넓은 갭영역 쪽으로(도 6e에서 화살표로 표시된 방향) 움직이게 된다. 즉, 스페이서들(10)은 자연스럽게 TFT들(4) 바로 위의 위치에서 멀어진다.
마지막으로, 액정이 갭(30)내에 주입되고, 갭(30)은 공지의 방법으로 봉지된다. 이렇게 하여, 도 4 및 도 5의 제1실시예에 따른 능동매트릭스주소지정 LCD장치가 제조된다.
제1실시예에 따른 능동매트릭스주소지정 LCD장치에서, 위에서 설명한 바와 같이, 볼록부들(16a)은 스위칭소자들인 TFT들(4)과의 중첩영역들의 능동매트릭스기판(S1)상에 형성된다. 각 볼록부들(16a)은 갭(30)을 좁히는 방향으로 돌출된다(즉, 기판(S1)에 수직하게 도출된다).
그러므로, 능동매트릭스 및 대향기판들(S1 및 S2)은 그 사이에 갭(30)을 형성하도록 서로 결합될 때 또는 결합된 후에, 갭(30)내에 분산된 공모양의 스페이서들(10)은 자연스럽게 중첩영역으로부터 떨어지게 이동된다. 이것은, 스페이서들(10)이 자동적으로 TFT들(4) 바로 위의 위치들로부터 제거된다는 것을 의미한다. 그 결과, 스페이서들(10)의 충전에 의한 효과가 약해짐으로써, 누설전류가 효과적으로 억제된다. 이것은 화소전극들(8)의 전압지속 결함을 효과적으로 억제한다.
또한, 볼록부들(16a)때문에, 갭(30)에 분산된 스페이서들(10)이, 진동 및/또는 충격이 장치에 가해진다하더라도 TFT들(4) 쪽으로 움직이는 것을 방지한다.
제2실시예
앞서 설명된 제1실시예의 LCD장치는 역스태거형의 채널-에칭된 TFT들(4)을 포함한다. 그러나, 본 발명은 채널보호 TFT들 및 스태거형 TFT들과 같은 다른 어떤 형태의 TFT들에도 적용될 수 있다.
도 7은, 채널보호, 역스태거형 TFT들(4')이 사용된 본 발명의 제2실시예에 따른 능동매트릭스주소지정 LCD장치의 구조를 보여준다. 다른 구조는 제1실시예의 장치와 동일하다.
제1실시예와는 다르게, a-Si 아일랜드(4a)는 에칭되지 않는다. 대신, 아일랜드(4a)는 채널보호층(19)으로 덮인다. n+형 a-Si콘택(4b)은 아일랜드(4a)와 층(19)상에 위치된다. 드레인 및 소스전극들(5a 및 5b)의 내측단부들이 콘택(4b)상에 위치된다.
제2실시예의 LCD장치가 제1실시예와 동일한 이점을 갖는 것은 명백하다.
제3실시예
도 8은 대향기판(S2')상에 볼록부들(16b)이 형성되고, 능동매트릭스기판(S1')에는 볼록부들이 형성되지 않는 본 발명의 제3실시예에 따른 능동매트릭스주소지정 LCD장치의 구조를 보여준다.
능동매트릭스기판(S1')의 구조는 층간유전층(7)의 표면이 평탄하다는 것을 제외하고는 제1실시예의 능동매트릭스기판(S1)과 동일하다. 그러므로, 제1실시예에 사용된 것과 동일한 참조부호를 붙이고 여기서는 기판(S1')의 설명은 생략한다.
대향기판(S2')의 구조는 볼록부들(16b)이 보호층(13)의 표면에 형성된다는 것을 제외하고 제1실시예의 대향기판(S2)과 동일하다. 그러므로, 제1실시예에 사용된 것과 동일한 참조부호를 붙이고 여기서는 기판(S2')의 설명은 생략한다.
보호층(13)의 볼록부들(16b)은 기판(S1')상의 각 TFT들(4)과 마주보는 위치들에 위치된다.
제3실시예의 LCD장치에서, 볼록부들(16b)은 기판(S1') 대신에 기판(S2')상에 마련된다. 그러므로, 제3실시예의 장치는, 제1실시예와 실질적으로 동일한 이유로 제1실시예의 이점들과 동일한 이점들을 갖는다.
다음으로, 제3실시예의 LCD장치의 제조방법이 도 9a 내지 9f를 참조하여 이하에서 설명될 것이다.
도 9a 내지 9c에서 보여준 능동매트릭스기판(S1')의 형성단계들은, 층간유전층(7)이 볼록부들(16a)을 갖지 않는다는 점을 제외하고 제1실시예의 것과 동일하다. 층(7)의 표면은 평탄하다.
도 9d 내지 9e에서 보여준 대향기판(S2')의 형성단계들은, 보호층(13)이 볼록부들(16b)을 갖는 다는 점을 제외하고 제1실시예의 것과 동일하다.
구체적으로, 컬러필터(12a)는 유리기판(11)상에 각 화소들에 대응되게 형성된다. 블랙매트릭스(12b)는 TFT들(4)과 게이트 및 드레인배선들(2 및 5)에 대응되게 형성된다. 그런 후, 보호층(13)은 컬러필터(12a) 및 블랙매트릭스(12b)를 덮도록 아래와 같은 방법으로 형성된다.
보호층(13)은 유리기판(1)의 전면에 스핀도포공정에 의해 형성된다. 이 실시예에서, 스핀도포공정의 조건들(예를 들면, 재료의 접착성, 도포조건, 및 노출조건)은, 도 9d에서 보여준 바와 같이, 보호층(13)이 TFT들(4)과 마주보는 위치들에서의 두께가 나머지 영역에서의 두께보다 더 두껍게 되도록 결정된다. 예를 들면, 적절한 접착성을 갖는 감광아크릴수지(또는 감광에폭시수지)가 소스재료로서 사용되고, 이 수지는 적절한 비율로 기판(1)을 회전시키는 동안에 컬러필터(12a) 및 블랙매트릭스(12b)를 덮도록 도포된다. 그런 후에, 이렇게 형성된 감광아크릴수지층은 적정한 온도에서 적정한 시간동안 소결된다. 그 결과, 이렇게 형성된 감광아크릴수지층은 보호층(13)으로 사용된다.
그 후, 감광아크릴수지층은 제1실시예에서 사용된 마스크(18)와 유사한 중간조마스크(미도시)를 사용하여 노광인 g선, h선 또는 i선에 선택적으로 노출된 후, 현상된다. 그런 다음, 이렇게 노광되어 현상된 감광아크릴수지층은 특정 온도에서 열처리공정을 거친다. 따라서, 볼록부들(16b)을 갖는 보호층(13)이 최종적으로 형성된다. 각 볼록부들(16b)은, 도 9d에서 보여준 바와 같이, 볼록부들(16a)의 경사와 유사한 완만한 경사를 갖는다.
본 발명자들에 의해 수행된 실험에 따르면, 스페이서들(10)이 TFT들(4)과 떨어지게 움직이는 소망의 볼록부들(16b)은, 그 높이(H)가 스페이서들(10)의 지름보다 대략 1㎛이상의 차만큼 작을 때 형성되는 것을 발견하였다. 또한, 볼록부들(16b)의 경사들이 드레인 및 소스전극들(5a 및 5b)의 끝단들에 도달하도록 형성된다면, 스페이서들(10)의 충전에 의한 효과는 충분히 억제된다는 것을 알았다.
이 실시예에서, 볼록부들(16b)은 중간조마스크(18)를 사용하여 단일 노출공정을 통해 형성된다. 그러므로, 볼록부들(16b)은 정확하고 간단하게 형성될 수 있다. 그러나, 당연히, 볼록부들(16b)은 두개의 노출공정을 통하여 형성될 수도 있다.
연이어, ITO로 이루어진 투명공통전극(14)이 층(13)상에 형성되고, 그 후, 배향층(9b)은 제1실시예에서와 동일한 공정들을 통하여 전극(14)상에 형성된다. 그 다음, 배향층(9b)은 특정 배향공정을 겪는다.
지름이 4 내지 5㎛인 무기소입자들인 스레이서들(10)은 능동매트릭스기판 또는 대향기판(S1' 또는 S2')의 내측표면상에 불규칙적으로 분포된다. 그 다음, 기판들(S1' 및 S2')은 갭(30)이 형성되도록 서로 결합된다. 갭(30)은 봉지재(미도시)에 의해 정해진다. 이 단계에서, 공모양의 스페이서들(10)은 전체 갭(30) 내에 불규칙하게 분산되므로, 스페이서들(10)의 일부는 TFT들(4)의 바로 위에도 위치될 수도 있다. 그러나, 기판(S2')은 그 내측표면에 볼록부들(16b)을 갖는다. 그러므로, 스페이서들(10)은 볼록부들(16b)의 경사들을 따라 더 넓은 갭영역 쪽으로(도 9f에서 화살표로 표시된 방향) 움직이게 된다. 즉, 스페이서들(10)은 자연스럽게 TFT들(4) 바로 위의 위치에서 멀어진다.
마지막으로, 액정이 갭(30)내에 주입되고, 갭(30)은 봉지된다. 이렇게 하여, 제3실시예에 따른 능동매트릭스주소지정 LCD장치가 제조된다.
제3실시예에 따른 능동매트릭스주소지정 LCD장치에서, 위에서 설명한 바와 같이, 볼록부들(16b)은 TFT들(4)과 마주보는 영역들에 형성된다. 각 볼록부들(16b)은 갭(30)을 좁히는 방향으로 돌출된다.
그러므로, 능동매트릭스 및 대향기판들(S1' 및 S2')은 그 사이에 갭(30)을 형성하도록 서로 결합될 때 또는 결합된 후에, 갭(30)내에 분산된 공모양의 스페이서들(10)은 자연스럽게 TFT들(4)과 마주보는 영역으로부터 멀어지게 이동된다. 이것은, 스페이서들(10)이 자동적으로 TFT들(4) 바로 위의 위치들로부터 제거된다는 것을 의미한다. 그 결과, 스페이서들(10)의 충전에 의한 효과가 약해짐으로써, 누설전류가 효과적으로 억제된다. 이것은 화소전극들(8)의 전압지속 결함을 효과적으로 억제한다.
또한, 볼록부들(16b)때문에, 갭(30)에 분산된 스페이서들(10)이, 진동 및/또는 충격이 장치에 가해진다하더라도 TFT들(4) 쪽으로 움직이는 것을 방지한다.
제4실시예
도 10은 제1실시예에서 사용된 능동매트릭스기판(S1) 및 제3실시예에서 사용된 대향기판(S2')이 사용된 본 발명의 제4실시예에 따른 능동매트릭스주소지정 LCD장치의 구조를 보여준다. 즉, 이 장치는, 도 4에서 보여지는 기판(S1)상의 볼록부들(16a) 및 도 8에서 보여지는 기판(S2')상의 볼록부들(16b)을 모두 포함한다.
제4실시예의 LCD장치는 제1실시예와 동일한 이점을 갖는 것은 명백하다. 또한, 갭(30)의 값은 제1실시예 또는 제3실시예의 2배 범위내에서 변화하기 때문에, 얻을 수 있는 이점들도 확대된다.
제5실시예
도 11은 제1실시예에서 사용된 능동매트릭스기판(S1) 대신에 능동매트릭스기판(S1'')이 마련된 본 발명의 제5실시예에 따른 능동매트릭스주소지정 LCD장치의 구조를 보여준다. 다른 구조는 도 4의 제1실시예와 동일하다.
기판(S1'')은, 2층구조를 갖는 층간유전층(27)이 사용된다는 점을 제외하고 제1실시예의 기판(S1)과 동일한 구조를 갖는다. 층(27)은, 무기하부층(27a; 예, 질화실리콘 하부층)과 감광유기층(27b; 예, 감광아크릴수지층)으로 형성된다.
제5실시예의 LCD장치는 제1실시예와 동일한 이점을 갖는 것은 명백하다.
제6실시예
도 12는 제1실시예에서 사용된 능동매트릭스기판(S1) 대신에 능동매트릭스기판(S1''')이 마련된 본 발명의 제6실시예에 따른 능동매트릭스주소지정 LCD장치의 구조를 보여준다. 다른 구조는 도 4의 제1실시예와 동일하다.
기판(S1''')은, 방사상으로 연장된 오목부들(20)이 배향층(9a)내에 형성된다는 점을 제외하고 제1실시예의 기판(S1)과 동일한 구조를 갖는다. 각 오목부들(20)은 스페이서(10)의 지름보다 더 좁은 폭과 작은 깊이를 갖는다.
제6실시예의 LCD장치는 제1실시예와 동일한 이점을 갖는 것은 명백하다. 공모양의 스페이서들(10)은 제1실시예보다 오목부들(20)을 따라 TFT들(4)로부터 더 멀리 움직일 수 있다는 추가적인 이점이 있다. 이것은, 스페이서(10)가 대응하는 하나의 TFT들(4)로부터 멀어지도록 인도하는 방사형의 오목부들(20)을 각 볼록부들(16a)이 포함하기 때문이다.
이 오목부들(20)은, 오목부들(20)이 층(9a)내에 형성된 방식으로 오목부들(20)의 투영으로서 층간유전층(7)의 표면에 형성될 수도 있다.
당연히, 본 발명은 앞서 설명한 실시예들에 한정되지 않는다. 어떠한 변화 또는 변경은 본 발명의 정신 내에 추가될 수 있다. 예를 들면, 컬러필터는 상기 실시예들에서 대향기판에 위치된다. 그러나, 컬러필터는, 소위 "CFonTFT 구조"가 채용되어 능동매트릭스기판에 위치될 수도 있다.
또한, TFT들은 상기 실시예들에서는 스위칭소자들로서 사용된다. 그러나, 다른 소자 또는 장치가 스위칭소자로 사용될 수도 있다.
본 발명의 바람직한 형태들이 설명되었지만, 본 발명의 정신에 벗어남 없이, 변경들은 본 분야의 기술자들에게는 명백할 것이다. 따라서, 본 발명의 범위는 이하의 청구항들에 의해서만 결정될 것이다.
본 발명에 따르면, 스페이서들이 TFT들 바로 위의 위치들로부터 제거되어 스페이서들의 충전효과가 약해짐으로써, 누설전류가 효과적으로 억제된다. 이것은 화소전극들의 전압지속 결함을 효과적으로 억제한다. 또한, 볼록부들 때문에, 갭에 분산된 스페이서들이, 진동 및/또는 충격이 장치에 가해진다하더라도 TFT들 쪽으로 움직이는 것을 방지한다.
도 1은 종래의 능동매트릭스주소지정 LCD장치의 구성을 보여주는 부분 단면도이고,
도 2a 및 2b는 각각 종래의 다른 능동매트릭스주소지정 LCD장치의 제조방법을 보여주는 부분단면도들이고,
도 3은 또 다른 종래의 능동매트릭스주소지정 LCD장치의 구성을 보여주는 부분단면도이고,
도 4는 본 발명의 제1실시예에 따른 능동매트릭스주소지정 LCD장치의 구성을 보여주는 도 5의 Ⅳ-Ⅳ 선의 부분단면도이고,
도 5는 도 4의 제1실시예에 따른 능동매트릭스주소지정 LCD장치의 TFT들, 화소들, 게이트배선들 및 드레인배선들의 배치를 보여주는 부분평면도이고,
도 6a 내지 6e는 각각 제1실시예에 따른 능동매트릭스주소지정 LCD장치의 제조방법을 보여주는 도 5의 Ⅳ-Ⅳ 선의 개략단면도들이고,
도 7은 본 발명의 제2실시예에 따른 능동매트릭스주소지정 LCD장치의 구성을 보여주는 도 5의 Ⅳ-Ⅳ 선의 부분단면도이고,
도 8은 본 발명의 제3실시예에 따른 능동매트릭스주소지정 LCD장치의 구성을 보여주는 도 5의 Ⅳ-Ⅳ 선의 부분단면도이고,
도 9a 내지 9f는 각각 도 8의 제3실시예에 따른 능동매트릭스주소지정 LCD장치의 제조방법을 보여주는 도 5의 Ⅳ-Ⅳ 선의 개략단면도들이고,
도 10은 본 발명의 제4실시예에 따른 능동매트릭스주소지정 LCD장치의 구성을 보여주는 도 5의 Ⅳ-Ⅳ 선의 부분단면도이고,
도 11은 본 발명의 제5실시예에 따른 능동매트릭스주소지정 LCD장치의 구성을 보여주는 도 5의 Ⅳ-Ⅳ 선의 부분단면도이고, 및
도 12는 본 발명의 제6실시예에 따른 능동매트릭스주소지정 LCD장치의 구성을 보여주는 도 5의 Ⅳ-Ⅳ 선의 부분단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1, 11 : 유리기판 2 : 게이트배선
2a : 게이트전극 3 : 게이트절연막
4 : 박막트랜지스터 4a : a-Si층
4b : n+ a-Si콘택 5 : 드레인배선
5a : 드레인전극 5b : 소스전극
6 : 접촉영역 7 : 층간절연층
8 : 화소전극 9a, 9b : 배향층
10 : 스페이서 12a : 컬러필터
12b : 블랙매트릭스 13 : 보호층
14 : 투명전극 15 : 포토레지스트
16a, 16b : 볼록부 17a : 차단영역
17b : 반투과영역 17c : 투과영역
18 : 중간조마스크 19 : 채널보호층
20 : 오목부

Claims (20)

  1. (a) 스위칭소자들을 갖는 제1기판;
    (b) 그 안에 스페이서들이 분포되는 갭이 제1기판과 제2기판 사이에 형성되도록 상기 제1기판과 결합되는 제2기판;
    (c) 상기 갭내에 갇히는 액정; 및
    (d) 상기 스위칭소자들과의 중첩영역에 형성되는 볼록부들을 포함하고,
    상기 각 볼록부들은 상기 갭을 좁히는 방향으로 돌출되는 능동매트릭스주소지정 LCD장치.
  2. 제1항에 있어서, 상기 볼록부들은 상기 스위칭소자들을 덮도록 형성된 층간유전층을 포함하는 능동매트릭스주소지정 LCD장치.
  3. 제1항에 있어서, 상기 볼록부들은 제2기판상에 형성된 보호층을 포함하는 능동매트릭스주소지정 LCD장치.
  4. 제1항에 있어서, 상기 볼록부들의 일부는 상기 스위칭소자들을 덮도록 상기 제1기판상에 형성된 층간유전층을 포함하고, 나머지 볼록부들은 상기 제2기판상에 형성된 보호층을 포함하는 능동매트릭스주소지정 LCD장치.
  5. 제1항에 있어서, 상기 각 볼록부들은 스페이서의 지름보다 대략 1㎛이상만큼 작은 높이를 갖는 능동매트릭스주소지정 LCD장치.
  6. 제1항에 있어서, 상기 각 볼록부들은, 대응하는 하나의 스위칭소자들을 전체적으로 덮는 경사를 갖는 능동매트릭스주소지정 LCD장치.
  7. 제1항에 있어서, 상기 볼록부들은 감광유기층으로 형성되는 능동매트릭스주소지정 LCD장치.
  8. 제1항에 있어서, 상기 볼록부들은, 무기유전층 및 감광유기층의 2층구조로 형성되는 능동매트릭스주소지정 LCD장치.
  9. 제1항에 있어서, 각 볼록부들은, 상기 스페이서를 대응하는 하나의 소자들로부터 멀어지도록 유인하는 오목부를 포함하는 능동매트릭스주소지정 LCD장치.
  10. 제1항에 있어서, 상기 스위칭소자들은 역스태거형인 능동매트릭스주소지정 LCD장치.
  11. (a) 제1기판 및 제2기판 중 적어도 하나에 볼록부가 형성되게, 스위칭소자들을 갖는 제1기판, 및 제2기판을 마련하는 단계; 및
    (b) 상기 제1기판과 제2기판 사이에 스페이서들을 갖는 갭이 형성되도록 제1기판과 제2기판을 서로 결합하는 단계로서, 상기 스페이서는 갭내에 분포되고, 액정은 갭내에 갇히는 단계를 포함하고,
    상기 각 볼록부들은 상기 스위칭소자들과의 중첩영역들에 위치되며;
    상기 각 볼록부들은 상기 갭을 좁히는 방향으로 돌출되며;
    상기 스페이서들은, 제1기판과 제2기판이 서로 결합될 때 또는 결합된 후, 볼록부들의 경사들을 따라 상기 소자들로부터 멀어지게 움직이는 능동매트릭스주소지정 LCD장치의 제조방법.
  12. 제11항에 있어서, 상기 볼록부들을 형성하기 위하여, 노광을 차단하는 차단영역들 또는 노광이 통과하게 하는 투과영역들을 포함하는 마스크가 사용되며, 상기 차단영역들은 상기 볼록부들에 대응하는 위치들에 형성되는 능동매트릭스주소지정 LCD장치의 제조방법.
  13. 제11항에 있어서, 상기 제1기판은 감광층간유전층을 갖고,
    상기 층간유전층상에 상기 볼록부들을 형성하기 위하여, 상기 볼록부들에 대응하는 위치들에 형성된 차단영역, 층간유전층의 접촉홀들에 대응하는 위치들에 형성된 투과영역 및 나머지 위치들에 형성된 반투과영역을 포함하는 중간조마스크가 사용되는 능동매트릭스주소지정 LCD장치의 제조방법.
  14. 제11항에 있어서, 상기 볼록부들은, 상기 스위칭소자들을 덮도록 형성된 층간유전층을 포함하는 능동매트릭스주소지정 LCD장치의 제조방법.
  15. 제11항에 있어서, 상기 볼록부들은, 상기 제2기판상에 형성된 보호층을 포함하는 능동매트릭스주소지정 LCD장치의 제조방법.
  16. 제11항에 있어서, 상기 볼록부들 중 일부는 상기 스위칭소자들을 덮도록 상기 제1기판상에 형성된 층간유전층을 포함하고, 볼록부들의 나머지 부분은 상기 제2기판상에 형성된 보호층을 포함하는 능동매트릭스주소지정 LCD장치의 제조방법.
  17. 제11항에 있어서, 상기 각 볼록부들은 스페이서의 지름보다 대략 1㎛이상만큼 작은 높이를 갖는 능동매트릭스주소지정 LCD장치의 제조방법.
  18. 제11항에 있어서, 상기 각 볼록부들은, 대응하는 하나의 스위칭소자들을 전체적으로 덮는 경사를 갖는 능동매트릭스주소지정 LCD장치의 제조방법.
  19. 제11항에 있어서, 상기 볼록부들은 감광유기층으로 형성되는 능동매트릭스주소지정 LCD장치의 제조방법.
  20. 제11항에 있어서, 상기 볼록부들은, 무기유전층 및 감광유기층의 2층구조로 형성되는 능동매트릭스주소지정 LCD장치의 제조방법.
KR10-2002-0026505A 2001-05-14 2002-05-14 능동매트릭스주소지정 액정표시장치 및 그 제조방법 KR100480456B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00142713 2001-05-14
JP2001142713A JP2002341375A (ja) 2001-05-14 2001-05-14 アクティブマトリクス型液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020087372A KR20020087372A (ko) 2002-11-22
KR100480456B1 true KR100480456B1 (ko) 2005-04-06

Family

ID=18988964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0026505A KR100480456B1 (ko) 2001-05-14 2002-05-14 능동매트릭스주소지정 액정표시장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6972821B2 (ko)
JP (1) JP2002341375A (ko)
KR (1) KR100480456B1 (ko)
TW (1) TWI231394B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1573385A1 (en) * 2002-12-14 2005-09-14 Koninklijke Philips Electronics N.V. Manufacture of shaped structures in lcd cells, and masks therefor
JP4244697B2 (ja) 2003-05-13 2009-03-25 セイコーエプソン株式会社 表示装置及び方法
JP4325498B2 (ja) * 2004-07-07 2009-09-02 セイコーエプソン株式会社 液晶表示装置および電子機器
JP4215019B2 (ja) * 2005-03-30 2009-01-28 エプソンイメージングデバイス株式会社 液晶装置及び電子機器
JP2007017824A (ja) * 2005-07-11 2007-01-25 Sanyo Epson Imaging Devices Corp 電気光学装置、及び電子機器
JP5318865B2 (ja) 2008-05-29 2013-10-16 パナソニック株式会社 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
CN101887897B (zh) * 2009-05-13 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102751300B (zh) 2012-06-18 2014-10-15 北京京东方光电科技有限公司 一种非晶硅平板x射线传感器的制作方法
CN102866550B (zh) 2012-09-24 2015-03-25 北京京东方光电科技有限公司 阵列基板、显示面板及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221322A (ja) 1987-03-11 1988-09-14 Hitachi Ltd 液晶表示装置
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
JPH11142863A (ja) * 1997-11-13 1999-05-28 Nec Corp 液晶表示パネルおよびその製造方法
JP3019831B2 (ja) * 1998-03-11 2000-03-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
JP2000258800A (ja) 1999-03-11 2000-09-22 Nec Corp アクティブマトリクス型液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
US6972821B2 (en) 2005-12-06
US20020167636A1 (en) 2002-11-14
TWI231394B (en) 2005-04-21
JP2002341375A (ja) 2002-11-27
KR20020087372A (ko) 2002-11-22

Similar Documents

Publication Publication Date Title
US8405808B2 (en) Active matrix substrate and display unit provided with it
US8284376B2 (en) Method for manufacturing color filter on thin film transistor (COT) type liquid crystal display device having black matrix in region outside of pixel region
KR100560020B1 (ko) 액정 표시 장치
US8325314B2 (en) Liquid crystal display device and method for fabricating the same
US6788372B1 (en) Liquid, crystal panel, liquid crystal panel manufacturing method, liquid crystal display, and liquid crystal projector
US6400427B1 (en) Active matrix liquid crystal display device
KR20050070344A (ko) 액정표시장치 및 그 제조방법
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
KR20070042249A (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
JP2002229060A (ja) 反射型表示装置及びその製造方法
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
KR100480456B1 (ko) 능동매트릭스주소지정 액정표시장치 및 그 제조방법
US6919934B2 (en) Array substrate for a transflective liquid crystal display device and fabricating method thereof
US20070188682A1 (en) Method for manufacturing a display device
US20030043309A1 (en) Active matrix substrate and manufacturing method thereof
JP3576871B2 (ja) アクティブマトリクス型液晶表示装置
JP6621673B2 (ja) 液晶表示装置及びその製造方法
US7477335B2 (en) Liquid crystal display device and fabrication method thereof
JP4593161B2 (ja) 液晶表示装置
US20070154845A1 (en) Method for fabricating liquid crystal display device
US7365818B2 (en) Liquid crystal display device comprising a refraction layer formed between one of the data and gate bus lines and the pixel electrode and method of fabricating the same
KR20080060534A (ko) 박막 트랜지스터 기판의 제조 방법
JP2003091012A (ja) 表示装置およびその製造方法
KR20070052565A (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130311

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140311

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150309

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 16