KR100477834B1 - Titanium Silicide Film Formation Method - Google Patents

Titanium Silicide Film Formation Method Download PDF

Info

Publication number
KR100477834B1
KR100477834B1 KR1019970075057A KR19970075057A KR100477834B1 KR 100477834 B1 KR100477834 B1 KR 100477834B1 KR 1019970075057 A KR1019970075057 A KR 1019970075057A KR 19970075057 A KR19970075057 A KR 19970075057A KR 100477834 B1 KR100477834 B1 KR 100477834B1
Authority
KR
South Korea
Prior art keywords
titanium silicide
silicide film
heat treatment
mixed layer
present
Prior art date
Application number
KR1019970075057A
Other languages
Korean (ko)
Other versions
KR19990055145A (en
Inventor
문환성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970075057A priority Critical patent/KR100477834B1/en
Publication of KR19990055145A publication Critical patent/KR19990055145A/en
Application granted granted Critical
Publication of KR100477834B1 publication Critical patent/KR100477834B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 반도체 제조 분야에 관한 것임.The present invention relates to the field of semiconductor manufacturing.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

종래에 비해 작은 크기의 결정립을 가져 미세 선폭의 구현이 가능한 티타늄 실리사이드막을 형성하는 방법을 제공하고자 함.It is to provide a method of forming a titanium silicide film having a small size compared to the prior art to implement a fine line width.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

본 발명은 급속 열처리 공정 전에 XeCl을 소오스로하는 엑시머 레이저(excimer LASER)를 펄스 방식으로 주사하여 다량의 C49상의 티타늄 실리사이드 핵을 형성함.The present invention forms a large amount of titanium silicide nuclei on C49 by pulsed scanning of an excimer laser having an XeCl source before rapid heat treatment.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치 제조에 이용됨.Used to manufacture semiconductor devices.

Description

티타늄 실리사이드막 형성방법Titanium Silicide Film Formation Method

본 발명은 반도체 제조 분야에 관한 것으로, 특히 반도체 메모리 장치를 비롯한 반도체 집적회로에서 도선으로 사용되는 티타늄 실리사이드(TiSi2)막의 형성 공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of semiconductor manufacturing, and more particularly, to a process of forming a titanium silicide (TiSi 2 ) film used as a conductor in a semiconductor integrated circuit including a semiconductor memory device.

일반적으로, 반도체 장치의 고집적화에 따라 도선을 비롯한 각종 패턴이 미세화 되고 있으며, 최근에는 0.25㎛ 선폭 이하까지 미세화가 진행되고 있다. 이에 따라, 도선의 저항이 증가하여 일반적인 전도막으로 사용되어온 불순물 도핑 실리콘(doped poly silicon)막은 그 자체의 높은 비저항 특성으로 인하여 티타늄 실리사이드막, 텅스텐 실리사이드막 등을 사용한 폴리사이드 구조로 대체 되었다.In general, various patterns including conducting wires have been miniaturized with high integration of semiconductor devices, and in recent years, miniaturization has been progressed to 0.25 µm or less in line width. Accordingly, the impurity doped poly silicon film, which has been used as a general conductive film due to the increased resistance of the wire, has been replaced by a polyside structure using a titanium silicide film, a tungsten silicide film, or the like due to its high resistivity.

이러한 폴리사이드 구조의 전도막을 형성하기 위하여 주로 티타늄 실리사이드막을 사용하는데, 그 형성방법을 첨부된 도면 도 1a 및 도 1b를 참조하여 설명한다.A titanium silicide film is mainly used to form a conductive film having a polyside structure, and a method of forming the same will be described with reference to FIGS. 1A and 1B.

먼저, 도 1a에 도시된 바와 같이 반도체 기판(10) 상에 폴리실리콘막(11)을 증착한다. 다음으로, 폴리실리콘막(11) 상부에 Ti 및 Si를 함께 스퍼터링(co-sputtering)하여 Ti 및 Si의 혼합층(12)을 형성한다. 이때, Ti 및 Si는 화학적으로 결합하지 못하고 물리적으로 섞여 있는 상태이다.First, as shown in FIG. 1A, a polysilicon film 11 is deposited on the semiconductor substrate 10. Next, Ti and Si are sputtered together on the polysilicon film 11 to form a mixed layer 12 of Ti and Si. At this time, Ti and Si are not chemically bonded and are physically mixed.

다음으로, 도 1b에 도시된 바와 같이 할로겐 램프(halogen lamp)를 사용한 급속 열처리(이하, RTA라고 함)를 실시하여 주상정 구조의 티타늄 실리사이드(TiSi2)막(13)을 형성한다.Next, as illustrated in FIG. 1B, a rapid heat treatment (hereinafter referred to as RTA) using a halogen lamp is performed to form a titanium silicide (TiSi 2 ) film 13 having a columnar crystal structure.

그런데, 이러한 종래기술에 따라 형성된 티타늄 실리사이드막은 큰 결정립(grain)을 가지게 되고, 이러한 결정립 구조로 인하여 후속 전도막 패턴 식각시 결정립계(grain boundary)를 따라 식각이 이루어지기 때문에 정밀한 패턴 형성이 어려우며, 폴리실리콘막과 티타늄 실리사이드막의 계면이 거칠어 도선 전체의 저항 균일성이 저하됨으로써 소자의 동작 특성에 악영향을 미치게 되는 문제점이 있었다.However, the titanium silicide film formed according to the prior art has a large grain (grain), and due to this grain structure is etched along the grain boundary (grain boundary) during subsequent conductive film pattern etching, it is difficult to form a precise pattern, poly Since the interface between the silicon film and the titanium silicide film is rough, the resistance uniformity of the entire conductive wire is lowered, which adversely affects the operation characteristics of the device.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 종래에 비해 작은 크기의 결정립을 가져 미세 선폭의 구현이 가능한 티타늄 실리사이드막을 형성하는 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and has an object to provide a method for forming a titanium silicide film having a smaller grain size than the prior art, which can realize a fine line width.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 폴리실리콘막이 형성된 기판 상에 Ti 및 Si의 혼합층을 형성하는 단계; 상기 혼합층에 대해 XeCl을 소오스로 하는 엑시머 레이저 처리를 수행하여 상기 혼합층 내에 티타늄 실리사이드 핵을 생성하는 단계; 및 상기 혼합층에 대한 급속 열처리를 수행하는 단계를 포함하는 티타늄 실리사이드막 형성방법이 제공된다.According to an aspect of the present invention for achieving the above technical problem, forming a mixed layer of Ti and Si on a substrate on which a polysilicon film is formed; Performing excimer laser treatment with XeCl as a source on the mixed layer to generate titanium silicide nuclei in the mixed layer; And it provides a titanium silicide film forming method comprising the step of performing a rapid heat treatment for the mixed layer.

이하, 첨부된 도면을 참조하여 본 발명을 상술한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

첨부된 도면 도 2a 내지 도 2c는 본 발명의 일실시예에 따른 티타늄 실리사이드막 형성 공정을 도시한 것으로, 이하 이를 통해 본 발명의 일실시예를 상술한다.2A to 2C illustrate a process of forming a titanium silicide layer according to an embodiment of the present invention. Hereinafter, an embodiment of the present invention will be described in detail.

우선, 도 2a에 도시된 바와 같이 반도체 기판(20) 상에 폴리실리콘막(21)을 증착한다. 다음으로, 폴리실리콘막(21) 상부에 Ti 및 Si를 함께 스퍼터링(co-sputtering)하여 Ti 및 Si의 혼합층(22)을 형성한다. 이때, Ti 및 Si는 화학적으로 결합하지 못하고 물리적으로 섞여 있는 상태이다.First, as shown in FIG. 2A, a polysilicon film 21 is deposited on the semiconductor substrate 20. Next, Ti and Si are sputtered together on the polysilicon film 21 to form a mixed layer 22 of Ti and Si. At this time, Ti and Si are not chemically bonded and are physically mixed.

이어서, 도 2b에 도시된 바와 같이 혼합층(22)에 XeCl를 소오스로 하는 엑시머 레이저(excimer LASER)를 혼합층(22)에 펄스 방식으로 조사하며, 이러한 엑시머 레이저 처리에 의해 혼합층(22) 내부에 준안정상인 C49상의 티타늄 실리사이드 핵(23)들이 다량 형성된다.Subsequently, as shown in FIG. 2B, an excimer laser having an XeCl source is irradiated to the mixed layer 22 in a pulsed manner, and the inside of the mixed layer 22 is subjected to excimer laser treatment. A large amount of titanium silicide nuclei 23 on the C49 phase, which is a stable phase, are formed.

다음으로, 도 2c에 도시된 바와 같이 RTA를 실시하여 티타늄 실리사이드막(24)을 형성한다. 이때, RTA는 우선 600 내지 650℃에서 C49상을 완전히 성장시키고, 다음으로 700 내지 800℃에서 안정상인 C54상을 얻을 수 있다. C54상은 비저항이 낮은 특성이 있다. 물론 이렇게 형성된 티타늄 실리사이드막(24) 또한 주상정 구조를 가지고 있으나 종래에 비해 훨씬 작고 둥근 결정립을 가진다.Next, as shown in FIG. 2C, RTA is performed to form a titanium silicide film 24. At this time, the RTA can first completely grow the C49 phase at 600 to 650 ° C, and then obtain a C54 phase that is stable at 700 to 800 ° C. The C54 phase has a low specific resistance. Of course, the formed titanium silicide layer 24 also has a columnar structure, but has a much smaller and rounder crystal grain than in the prior art.

첨부된 도 3은 상기한 본 발명의 일실시예에서 RTA 공정의 상세 공정 흐름도를 나타낸 것으로, 이해를 돕기 위한 것이며, 본 발명을 한정하는 것은 아니다.The accompanying Figure 3 shows a detailed process flow diagram of the RTA process in one embodiment of the present invention described above, for ease of understanding, and not for limiting the present invention.

상기한 바와 같이 본 발명은 종래에 비해 훨씬 작고 둥근 결정립을 가진 티타늄 실리사이드막을 형성할 수 있어, 폴리실리콘막과의 계면 특성을 개선하고, 정밀하고 미세한 선폭을 가진 전도막 패턴(도선)을 구현할 수 있도록 한다.As described above, the present invention can form a titanium silicide film having a much smaller and rounder crystal grain than in the related art, thereby improving interfacial characteristics with a polysilicon film, and realizing a conductive film pattern (conductor) having a fine and fine line width. Make sure

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기한 바와 같이 본 발명은 작은 크기의 결정립 크기를 가진 티타늄 실리사이드막을 형성할 수 있어 후속 식각 공정시 정교하고 미세한 패턴 형성이 가능하다. 또한, 본 발명을 실시하면 티타늄 실리사이드막과 폴리실리콘막과의 계면이 덜 거칠게 형성되어 계면의 면저항이 균일한 장점이 있다. 그리고, 본 발명은 XeCl 엑시머 레이저 처리를 실시하고, 2 단계의 RTA 공정을 상대적으로 저온에서 짧은 시간 동안 실시함으로써 폴리실리콘막 내의 불순물 농도와 자연 산화막에 의한 영향에 덜 민감한 티타늄 실리사이드막을 얻을 수 있다.As described above, the present invention can form a titanium silicide film having a small grain size, so that fine and fine patterns can be formed in a subsequent etching process. In addition, when the present invention is implemented, the interface between the titanium silicide film and the polysilicon film is formed to be less rough, so that the sheet resistance of the interface is uniform. In addition, the present invention provides a titanium silicide film which is less sensitive to the impurity concentration in the polysilicon film and the influence of the natural oxide film by performing XeCl excimer laser treatment and performing a two-step RTA process at a relatively low temperature for a short time.

도 1a 및 도 1b는 종래기술에 따른 티타늄 실리사이드막 형성 공정도.1a and 1b is a titanium silicide film forming process according to the prior art.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 티타늄 실리사이드막 형성 공정도.2A to 2C are diagrams illustrating a process of forming a titanium silicide film according to an embodiment of the present invention.

도 3은 본 발명의 일실시예에 적용되는 급속 열처리 공정 흐름도.3 is a rapid heat treatment process flow chart applied to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 반도체 기판 21 : 폴리실리콘막20 semiconductor substrate 21 polysilicon film

22 : Ti 및 Si의 혼합층 23 : C49상의 티타늄 실리사이드 핵22: mixed layer of Ti and Si 23: titanium silicide nucleus on C49

24 : 티타늄 실리사이드막24: titanium silicide film

Claims (6)

폴리실리콘막이 형성된 기판 상에 Ti 및 Si의 혼합층을 형성하는 단계;Forming a mixed layer of Ti and Si on the substrate on which the polysilicon film is formed; 상기 혼합층에 대해 XeCl을 소오스로 하는 엑시머 레이저 처리를 수행하여 상기 혼합층 내에 티타늄 실리사이드 핵을 생성하는 단계; 및Performing excimer laser treatment with XeCl as a source on the mixed layer to generate titanium silicide nuclei in the mixed layer; And 상기 혼합층에 대한 급속 열처리하를 수행하는 단계Performing a rapid heat treatment on the mixed layer 를 포함하는 티타늄 실리사이드막 형성방법.Titanium silicide film forming method comprising a. 제1항에 있어서,The method of claim 1, 상기 엑시머 레이저 처리시 상기 혼합층에 상기 엑시머 페이저를 펄스 방식으로 주사하는 것을 특징으로 하는 티타늄 실리사이드막 형성방법.And excimer phaser scanning the mixed layer in a pulsed manner during the excimer laser treatment. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 티티늄 실리사이드 핵을 생성하는 단계에서 생성된 티타늄 실리사이드 핵은 준안정상인 C49상인 것을 특징으로 하는 티타늄 실리사이드막 형성방법.The titanium silicide nucleus generated in the step of generating the titanium silicide nucleus is a titanium silicide film forming method, characterized in that the metastable C49 phase. 제1항에 있어서,The method of claim 1, 상기 급속 열처리를 수행하는 단계는,Performing the rapid heat treatment, 600 내지 650℃에서 열처리하는 단계와,Heat treatment at 600 to 650 ° C., 700 내지 800℃에서 열처리하는 단계를 포함하는 것을 특징으로 하는 티타늄 실리사이드막 형성방법.Titanium silicide film forming method comprising the step of heat treatment at 700 to 800 ℃. 제4항에 있어서,The method of claim 4, wherein 상기 600 내지 650℃에서 열처리하는 단계에서,In the heat treatment at 600 to 650 ℃, 상기 C49상의 티타늄 실리사이드 핵이 성장되는 것을 특징으로 하는 티타늄 실리사이드막 형성방법.The method of forming a titanium silicide film, wherein the titanium silicide nucleus on the C49 phase is grown. 제4항 또는 제5항에 있어서,The method according to claim 4 or 5, 상기 700 내지 800℃에서 열처리하는 단계에서,In the heat treatment at 700 to 800 ℃, 안정상인 C54상의 상기 티타늄 실리사이드막이 형성되는 것을 특징으로 하는티타늄 실리사이드막 형성방법.The titanium silicide film forming method of forming a stable C54 phase titanium silicide film.
KR1019970075057A 1997-12-27 1997-12-27 Titanium Silicide Film Formation Method KR100477834B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075057A KR100477834B1 (en) 1997-12-27 1997-12-27 Titanium Silicide Film Formation Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075057A KR100477834B1 (en) 1997-12-27 1997-12-27 Titanium Silicide Film Formation Method

Publications (2)

Publication Number Publication Date
KR19990055145A KR19990055145A (en) 1999-07-15
KR100477834B1 true KR100477834B1 (en) 2005-07-04

Family

ID=37303219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075057A KR100477834B1 (en) 1997-12-27 1997-12-27 Titanium Silicide Film Formation Method

Country Status (1)

Country Link
KR (1) KR100477834B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756927A (en) * 1986-05-29 1988-07-12 Massachusetts Institute Of Technology Method and apparatus for refractory metal deposition
JPH0276219A (en) * 1988-09-12 1990-03-15 Sony Corp Formation of wiring
JPH04280425A (en) * 1991-03-07 1992-10-06 Sony Corp Wiring formation
KR0132512B1 (en) * 1989-08-31 1998-04-16 문정환 Method of forming the metal wiring on the semiconductor device
KR980011915A (en) * 1996-07-29 1998-04-30 김광호 Method of forming metal wiring
KR980011907A (en) * 1996-07-29 1998-04-30 김광호 Method of filling a contact hole in a semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756927A (en) * 1986-05-29 1988-07-12 Massachusetts Institute Of Technology Method and apparatus for refractory metal deposition
JPH0276219A (en) * 1988-09-12 1990-03-15 Sony Corp Formation of wiring
KR0132512B1 (en) * 1989-08-31 1998-04-16 문정환 Method of forming the metal wiring on the semiconductor device
JPH04280425A (en) * 1991-03-07 1992-10-06 Sony Corp Wiring formation
KR980011915A (en) * 1996-07-29 1998-04-30 김광호 Method of forming metal wiring
KR980011907A (en) * 1996-07-29 1998-04-30 김광호 Method of filling a contact hole in a semiconductor device

Also Published As

Publication number Publication date
KR19990055145A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
JP2857006B2 (en) Self-aligned cobalt silicide on MOS integrated circuits.
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPH0581169B2 (en)
JPH0831429B2 (en) Method for manufacturing semiconductor device
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
KR100477834B1 (en) Titanium Silicide Film Formation Method
KR100318442B1 (en) A method for forming metal gate electrode in semiconductor device
TW200522263A (en) Method for forming conductive line of semiconductor device
JPS59207652A (en) Semiconductor integrated circuit device and manufacture thereof
JPH1064898A (en) Manufacturing method of semiconductor device
JP2007134705A (en) Semiconductor device, and method for manufacturing same
JP2004047934A (en) Plug device having low contact resistance and method for manufacturing plug device
KR100458121B1 (en) Method for making silicide of semiconductor
GB2023926A (en) Conductors for semiconductor devices
KR100293819B1 (en) Manufacturing method of semiconductor device
KR0183018B1 (en) Filling method for contact hole of semiconductor device
JPH047094B2 (en)
KR101005239B1 (en) Method of forming silicide
KR100365748B1 (en) A method for forming contact of semiconductor device
KR19980057703A (en) Gate Forming Method of Semiconductor Device
KR19980065709A (en) Salicide Preparation
KR100318273B1 (en) Method for forming bit line of semiconductor device
KR940001256B1 (en) Method of forming metal wiring film
KR100235946B1 (en) Process for forming word line of semiconductor device
KR100448859B1 (en) Gate electrode formation method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee