JPH0276219A - Formation of wiring - Google Patents
Formation of wiringInfo
- Publication number
- JPH0276219A JPH0276219A JP22961788A JP22961788A JPH0276219A JP H0276219 A JPH0276219 A JP H0276219A JP 22961788 A JP22961788 A JP 22961788A JP 22961788 A JP22961788 A JP 22961788A JP H0276219 A JPH0276219 A JP H0276219A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- metal material
- laser light
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000007769 metal material Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 abstract description 13
- 239000010936 titanium Substances 0.000 abstract description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000000059 patterning Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 241000254032 Acrididae Species 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。[Detailed description of the invention] The present invention will be described in the following order.
Ａ、産業上の利用分野
Ｂ１発明の概要
Ｃ１従来技術
り９発明が解決しようとする問題点［第４図コＥ１問題
点を解決するための手段
Ｆ１作用［第２図］
Ｇ、実施例［第１図乃至第３図１
Ｈ９発明の効果
（Ａ、産業上の利用分野）
本発明は配線形成法、特にエキシマレーザを用いて露光
するフォトエツチングによりパターニングを行う配線形
成法に関する。A. Field of industrial application B1 Overview of the invention C1 Prior art 9 Problems to be solved by the invention [Fig. 4] E1 Means for solving the problems F1 Effect [Fig. 2] G. Examples [ 1 to 3 H9 Effects of the Invention (A. Field of Industrial Application) The present invention relates to a wiring forming method, and particularly to a wiring forming method in which patterning is performed by photoetching exposed using an excimer laser.
（Ｂ、発明の概要〉
本発明は、上記の配線形成法において、露光の際におい
ての配線金属材料層表面でのエキシマレーザのレーザ光
の反射により配線の加工精度が低下するのを防止するた
め、
配線金属材料層の表面にチタンシリサイド層を形成して
おき、このチタンシリサイド層により露光用のレーザ光
の反射を防止するものである。(B. Summary of the Invention) The present invention provides a method for preventing wiring processing accuracy from deteriorating due to reflection of excimer laser light on the surface of the wiring metal material layer during exposure in the wiring forming method described above. , A titanium silicide layer is formed on the surface of the wiring metal material layer, and this titanium silicide layer prevents reflection of laser light for exposure.
（Ｃ，従来技術）
半導体装置等の配線は一般にアルミニウム等の金属によ
り形成され、そしてそのパターニングはフォトエツチン
グ、即ち、アルミニウム等配線金属材料層上にフォトレ
ジスト層を形成し、該フォトレジスト層をマスクを介し
て露光し、その後フォトレジスト層を現像してパターニ
ングし、しかる後フォトレジスト層をマスクとして配線
金属材料層をエチングするという方法により行われる。(C, Prior Art) Wiring in semiconductor devices and the like is generally formed of metal such as aluminum, and its patterning is performed by photoetching, that is, by forming a photoresist layer on a layer of wiring metal material such as aluminum, and then removing the photoresist layer. This is carried out by exposing to light through a mask, then developing and patterning the photoresist layer, and then etching the wiring metal material layer using the photoresist layer as a mask.
そして、現在において最も微細な配線の形成には露光用
の光源としてｇ線が用いられる場合が多い。しかし、ｇ
線による露光によれば０．５μｍ程度の加工寸法に対応
することはできてもそれ以下の微細加工には対応するこ
と難しくなっている。そして、０．５μｍ以下、更には
０．３μｍ以下の微細加工の必要性が生じつつある。At present, G-line is often used as an exposure light source to form the finest wiring. However, g
Although line exposure can handle processing dimensions of about 0.5 μm, it is difficult to handle finer processing smaller than that. There is a growing need for microfabrication of 0.5 μm or less, and even 0.3 μm or less.
そこで、露光用の光線としてｇ線よりももつと短波長の
エキシマレーザにより発生されるエキシマ紫外線レーザ
光による露光を行うことが検討された。Therefore, it has been considered to perform exposure using excimer ultraviolet laser light generated by an excimer laser having a wavelength shorter than that of the G-line as the exposure light beam.
（Ｄ、発明が解決しようとする問題点）［第４図］
ところが、エキシマ紫外線レーザ光による露光には、ア
ルミニウム配線膜に対する露光の際に反射防止１摸とし
て用いられるアモルファスシリコン層が反射性を有する
ので有効でないという問題を有している。(D. Problem to be Solved by the Invention) [Figure 4] However, when exposed to excimer ultraviolet laser light, the amorphous silicon layer used as an anti-reflection layer when exposing an aluminum wiring film has a reflective property. The problem is that it is not effective because it has
この問題について詳細に説明すると、アルミニウム等の
金属配線は光に対する反射性が高いので、露光の際に露
光用光線が被エツチング材料であるアルミニウム等の金
属膜表面で反射され、フォトレジスト層は希望パターン
と微妙に異なったパターンで露光されてしまう。具体的
には、下地反射光の影響による定在波のためにレジスト
形状が波をうった形状になったりする。これでは加工精
度を高くすることができないので、特開昭６１−１７１
１３１号公報に紹介されているように配線金属材料層の
表面にアモルファスのシリコン層等を反射防止膜として
形成し、該アモルファスシリコン層の表面にフォトレジ
スト層を塗布して露光するという技術が開発された。し
かし、アモルファスのシリコン層は第４図（実線はＣＶ
Ｄ温度を２００℃にした場合、破線はＣＶＤ温度を１５
０℃にした場合を示す）に示すような反射特性を有する
ので、４００ｎｍ弱の波長の光に対しては反射率が２０
％程度と低いが、エキシマレーザのレーザ光（波長２４
８．４ｎｍ）に対しては５０％近くの反射率を有する。To explain this problem in detail, metal wiring such as aluminum is highly reflective to light, so during exposure, the exposure light beam is reflected on the surface of the metal film such as aluminum, which is the material to be etched, and the photoresist layer is The pattern will be exposed with a slightly different pattern. Specifically, the resist shape may take on a wavy shape due to standing waves due to the influence of the light reflected from the base. Since it is not possible to increase machining accuracy with this method,
As introduced in Publication No. 131, a technology was developed in which an amorphous silicon layer or the like is formed as an antireflection film on the surface of a wiring metal material layer, and a photoresist layer is applied to the surface of the amorphous silicon layer and exposed. It was done. However, the amorphous silicon layer is
When the D temperature is 200℃, the dashed line indicates the CVD temperature is 15℃.
(shown at 0°C), the reflectance is 20 for light with a wavelength of just under 400 nm.
%, but excimer laser light (wavelength 24
8.4 nm), it has a reflectance of nearly 50%.
従って、エキシマレーザのレーザ光による露光に反射防
止膜としてアモルファスシリコンを用いる技術は有効で
はなく、このことが０．５μｍ以下更には０．３μｍ以
下というような微細な配線の形成の実現を阻んでいた。Therefore, the technology of using amorphous silicon as an anti-reflection film for exposure with excimer laser light is not effective, and this prevents the formation of fine wiring of 0.5 μm or less, or even 0.3 μm or less. there was.
本発明はこのような問題点を解決すべく為されたもので
あり、露光の際においての配線金属材料層表面でのエキ
シマレーザのレーザ光の反射により配線の加工精度が低
下するのを防止することを目的とする。The present invention has been made to solve these problems, and is intended to prevent the deterioration of wiring processing accuracy due to the reflection of the excimer laser beam on the surface of the wiring metal material layer during exposure. The purpose is to
（Ｅ 問題点を解決するための手段）
本発明配線形成法は上記問題点を解決するため、配線金
属材料層の表面に反射防止膜としてチタンシリサイド層
を形成して露光を行うようにすることを特徴とする。(E. Means for Solving Problems) In order to solve the above-mentioned problems, the wiring forming method of the present invention includes forming a titanium silicide layer as an anti-reflection film on the surface of the wiring metal material layer and then performing exposure. It is characterized by
（Ｆ、作用）［第２図］
本発明配線形成法によれば、チタンシリサイド層の反射
率が第２図に示すようにエキシマレーザのレーザ光に対
して略０％ときわめて低く、そのチタンシリサイド層が
エキシマレーザのレーザ光による露光の際の反射による
加工精度の低下を有効に防止する。(F, Effect) [Fig. 2] According to the wiring forming method of the present invention, the reflectance of the titanium silicide layer is extremely low, approximately 0%, with respect to the excimer laser beam, as shown in Fig. The silicide layer effectively prevents deterioration of processing accuracy due to reflection during exposure with excimer laser light.
（Ｇ、実施例）［第１図乃至第３図］
以下、本発明配線形成法を図示実施例に従って詳細に説
明する。(G, Embodiment) [FIGS. 1 to 3] The wiring forming method of the present invention will be explained in detail below according to the illustrated embodiment.
第１図（Ａ）乃至（Ｈ）は本発明配線形成法の一つの実
施例を工程順に示す断面図である。FIGS. 1A to 1H are cross-sectional views showing one embodiment of the wiring forming method of the present invention in the order of steps.
（Ａ）基板（例えば半導体基板）１上の絶縁膜２の表面
に例えばアルミニウムあるいはタングステン等の配線金
属材料層３を形成した後、該配線金属材料層３上にアモ
ルファスのシリコン層４を例えば７００人程度成長させ
る。第１図（Ａ）はシリコン層４形成後の状態を示す。(A) After forming a wiring metal material layer 3 such as aluminum or tungsten on the surface of an insulating film 2 on a substrate (e.g. a semiconductor substrate) 1, an amorphous silicon layer 4 is deposited on the wiring metal material layer 3, for example Grow to the size of a person. FIG. 1(A) shows the state after the silicon layer 4 is formed.
（Ｂ）次に、同図（Ｂ）に示すようにシリコン層４表面
にチタン膜５を例えば３００〜４００人程度成長させる
。(B) Next, as shown in FIG. 4B, a titanium film 5 is grown on the surface of the silicon layer 4 by, for example, about 300 to 400 layers.
（Ｃ）次に、同図（Ｃ）に示すように例えばエキシマレ
ーザによるレーザ光をチタン膜５の表面に照射して該チ
タン膜５及びアモルファスシリコン層４を８０．０上程
度の温度に加熱する。エキシマレーザによるレーザ光で
加熱すればアルミニウムをその融点（約６００℃）以下
にしつつチタン膜５及びアモルファス層４を溶融するこ
とができる。(C) Next, as shown in the same figure (C), the surface of the titanium film 5 is irradiated with laser light e.g. from an excimer laser to heat the titanium film 5 and the amorphous silicon layer 4 to a temperature of about 80.0% or above. do. By heating with laser light from an excimer laser, the titanium film 5 and the amorphous layer 4 can be melted while bringing the aluminum below its melting point (approximately 600° C.).
（Ｄ）すると、チタンとシリコンか反応して第１図（Ｄ
）に示すように配線金属材料層３上にチタンシリサイド
層（ＴｉＳｉ２）６が形成される。(D) Then, titanium and silicon react, as shown in Figure 1 (D
), a titanium silicide layer (TiSi2) 6 is formed on the wiring metal material layer 3.
（Ｅ）次に、同図（Ｅ）に示すようにチタンシリサイド
層６十にフォトレジスト層７を塗布する。(E) Next, a photoresist layer 7 is applied to the titanium silicide layer 60 as shown in FIG.
（Ｆ）次に、同図（Ｆ）に示すようにフォトレジスト層
７をエキシマレーザによるレーザ光（波長２４８．４ｍ
ｍ）で露光する。このとき、フォトレジスト層７を透過
した光はチタンシリサイド層６の表面に達するが、チタ
ンシリサイド層６の反射率が第２図に示すようにエキシ
マレーザのレーザ光に対して非常に低い（略０）のでチ
タンシリサイド層６の表面で反射されることはない。(F) Next, as shown in FIG.
m). At this time, the light transmitted through the photoresist layer 7 reaches the surface of the titanium silicide layer 6, but as shown in FIG. 2, the reflectance of the titanium silicide layer 6 is very low (approximately 0), the light is not reflected on the surface of the titanium silicide layer 6.
（Ｇ）次いで、現像処理により同図（Ｇ）に示すように
フォトレジスト層７をパターニングする。(G) Next, the photoresist layer 7 is patterned by a development process as shown in (G) of the same figure.
（Ｈ）次いで、同図（Ｈ）に示すようにフォトレジスト
層７をマスクとして配線金属材料層３（勿論、反射防止
膜であるチタンシリサイド層６をも含めて）をエツチン
グしてパターニングを終える。(H) Next, as shown in Figure (H), the wiring metal material layer 3 (including, of course, the titanium silicide layer 6 which is an anti-reflection film) is etched using the photoresist layer 7 as a mask to complete the patterning. .
このような配線形成法によれば、配線金属材料層３に対
する反射防止膜であるチタンシリサイド層６が第２図に
示すように露光用光線であるエキシマレーザのレーザ光
（波長２４８．４ｎｍ）に対して約Ｏ％という非常に低
い反射率を示すので、第３図（Ａ）、（Ｂ）において破
線で示すような反射光の影響による定在波によってフォ
トレジスト層のパターンの形状が波を打つという現象は
生ぜず、実線で示すようにファインなパターン形状にな
る。According to such a wiring formation method, the titanium silicide layer 6, which is an antireflection film for the wiring metal material layer 3, is exposed to the excimer laser light (wavelength: 248.4 nm), which is the exposure light beam, as shown in FIG. However, since the photoresist layer has a very low reflectance of approximately 0%, the shape of the pattern of the photoresist layer is distorted by standing waves due to the influence of reflected light, as shown by the broken lines in FIGS. 3(A) and 3(B). The phenomenon of hitting does not occur, and a fine pattern shape is created as shown by the solid line.
尚、第２図において破線で示すものは従来反射防止膜と
して用いられることがあったチタンオキシナイトライド
Ｔｉ０ｘＮｙの反射率であり、このチタンオキシナイト
ライドはこの図から明らかなようにエキシマレーザで露
光する場合には反射防止膜としてチタンナイトライドに
劣る。また、７ｇ ３図（Ａ）、（Ｂ）はシリコン半導
体基板上の配線金属材料層の表面に塗布したフォトレジ
スト層に露光処理を施した場合のレジストのプロファイ
ルを示すもので、実線が本実施例のように反射防止膜を
配線金属材料層表面に形成した場合を示し、破線が反射
防止膜を形成しない場合を示し、２点鎖線はフォトマス
クのパターン（理想のパターン）を示す。そして、第３
図（Ａ）は０゜８μｍのラインアンドスペースＬ／Ｓの
場合を、同図（Ｂ）は１．０μｍのラインアンドスペー
スＬ／Ｓの場合を示し・ている。In addition, what is shown by the broken line in Figure 2 is the reflectance of titanium oxynitride Ti0xNy, which has been conventionally used as an antireflection film, and as is clear from this figure, this titanium oxynitride is exposed to excimer laser In this case, it is inferior to titanium nitride as an antireflection film. In addition, Figures 7g3 (A) and (B) show the resist profile when the photoresist layer coated on the surface of the wiring metal material layer on the silicon semiconductor substrate is subjected to exposure treatment, and the solid line is As in the example, the case where an anti-reflection film is formed on the surface of the wiring metal material layer is shown, the broken line shows the case where no anti-reflection film is formed, and the two-dot chain line shows the pattern of the photomask (ideal pattern). And the third
Figure (A) shows the case of a line-and-space L/S of 0°8 μm, and figure (B) shows the case of a line-and-space L/S of 1.0 μm.
尚、本実施例においてはチタンシリサイド層６を、アモ
ルファスシリコン層４及びチタン膜５を順次形成しレー
ザ光の照射によりアモルファスシリコン層４及びチタン
膜５を加熱溶融させるという方法で形成していたが、必
ずしもそのようにすることは必要ではなく、チタンシリ
サイドＴｉ５ｉｘ（例えばＴｉ５ｉ２）そのものをター
ゲットとしてスパッタリングすることによりチタンシリ
サイド層６を形成しても良いし、また、チタン、シリコ
ンの各ターゲットを用いたコスバッタ（Ｃｏ ５ｐｕ
ｔｔｅｒ）法によりチタンシリサイド層６を形成するよ
うにしても良い。In this example, the titanium silicide layer 6 was formed by a method in which the amorphous silicon layer 4 and the titanium film 5 were sequentially formed and the amorphous silicon layer 4 and the titanium film 5 were heated and melted by laser light irradiation. However, it is not necessary to do so, and the titanium silicide layer 6 may be formed by sputtering using titanium silicide Ti5ix (for example, Ti5i2) itself as a target, or by using titanium and silicon targets. Cos grasshopper (Co 5pu)
The titanium silicide layer 6 may be formed by the tter method.
（Ｈ，発明の効果）
以上に述べたように、本発明配線形成法は、基板上に配
線金属材料層とチタンシリサイド層を順次形成し、該チ
タンシリサイド層上にフォトレジスト層を形成し、該フ
ォトレジスト層をエキシマレーザから出射されたレーザ
光で露光し、現像することによりパターニングし、その
後、該フォトレジスト層をマスクとして配線金属材料層
をエツチングすることにより配線を形成することを特徴
とするものである。(H, Effects of the Invention) As described above, the wiring forming method of the present invention sequentially forms a wiring metal material layer and a titanium silicide layer on a substrate, forms a photoresist layer on the titanium silicide layer, The photoresist layer is exposed to laser light emitted from an excimer laser and developed to pattern it, and then the wiring metal material layer is etched using the photoresist layer as a mask to form wiring. It is something to do.
従って、本発明配線形成法によれば、チタンシリサイド
層の反射率が第２図に示すようにエキシマレーザのレー
ザ光に対して約０％ときわめて低く、そのチタンシリサ
イド層によってエキシマレーザのレーザ光による露光に
際しての反射による加工精度の低下を有効に防止するこ
とができるのである。Therefore, according to the wiring forming method of the present invention, the reflectance of the titanium silicide layer is extremely low, approximately 0%, with respect to the laser beam of the excimer laser, as shown in FIG. This makes it possible to effectively prevent a decrease in processing accuracy due to reflection during exposure.
第１図（Ａ）乃至（Ｈ）は本発明配線形成法の一つの実
施例を工程順に示す断面図、第２図はチタンシリサイド
の光の波長に対する反射率の変化を示す図、第３図（Ａ
）、（Ｂ）は露光後のフォトレジスト層のプロファイル
を反射防止膜を形成した場合については実線で、反射防
止膜を形成しない場合については破線で示す図で、同図
（Ａ）は０．８μｍラインアンドスペースＬ／Ｓの場合
を、同図（Ｂ）は１．０μｍラインアンドスペースＬ−
７’ Ｓの場合を示し、第４図はアモルファスシリコン
の光の波長に対する反射率の変化を示すもので、実線は
ｃｖＤＨ度を２００℃にした場合を、破線はＣＶＤ温度
を１５０℃にした場合を示す。
符号の説明
１・・・基板、３・・・配線金属材料層、６・・・チタ
ンシリサイド層、
７・・・フォトレジスト層。
ｒＯＣＤ
、 ＣＱ
θ ｑ
／”％
（ミFigures 1 (A) to (H) are cross-sectional views showing one embodiment of the wiring forming method of the present invention in the order of steps, Figure 2 is a diagram showing changes in reflectance of titanium silicide with respect to the wavelength of light, and Figure 3 (A
) and (B) are diagrams showing the profile of the photoresist layer after exposure with a solid line when an antireflection film is formed and a broken line when an antireflection film is not formed. The same figure (B) shows the case of 8μm line and space L/S, and the case of 1.0μm line and space L-S.
Figure 4 shows the change in reflectance of amorphous silicon with respect to the wavelength of light.The solid line shows the case when the CVD temperature is 200°C, and the broken line shows the case when the CVD temperature is 150°C. shows. Explanation of symbols 1... Substrate, 3... Wiring metal material layer, 6... Titanium silicide layer, 7... Photoresist layer. rOCD, CQ θ q /”% (Mi
Claims (1)
順次形成し、 上記チタンシリサイド層上にフォトレジスト層を形成し
、 上記フォトレジスト層をエキシマレーザから出射された
レーザ光で露光し、現像することによりパターニングし
、 その後、上記フォトレジスト層をマスクとして配線金属
材料層をエッチングすることにより配線を形成する ことを特徴とする配線形成法(1) A wiring metal material layer and a titanium silicide layer are sequentially formed on the substrate, a photoresist layer is formed on the titanium silicide layer, the photoresist layer is exposed to laser light emitted from an excimer laser, and developed. A wiring forming method characterized in that the wiring is patterned by etching the wiring metal material layer using the photoresist layer as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229617A JP2858757B2 (en) | 1988-09-12 | 1988-09-12 | Wiring formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229617A JP2858757B2 (en) | 1988-09-12 | 1988-09-12 | Wiring formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276219A true JPH0276219A (en) | 1990-03-15 |
| JP2858757B2 JP2858757B2 (en) | 1999-02-17 |
Family
ID=16894993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229617A Expired - Fee Related JP2858757B2 (en) | 1988-09-12 | 1988-09-12 | Wiring formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858757B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233719A (en) * | 1990-08-06 | 1992-08-21 | American Teleph & Telegr Co <Att> | Manufacture of semiconductor integrated circuit |
| KR100477834B1 (en) * | 1997-12-27 | 2005-07-04 | 주식회사 하이닉스반도체 | Titanium Silicide Film Formation Method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57198631A (en) * | 1981-05-29 | 1982-12-06 | Ibm | Exposing method and device |
| JPS60162258A (en) * | 1984-02-01 | 1985-08-24 | Canon Inc | Exposure device |
| JPS6313349A (en) * | 1986-07-03 | 1988-01-20 | Fujitsu Ltd | Semiconductor device |
-
1988
- 1988-09-12 JP JP63229617A patent/JP2858757B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57198631A (en) * | 1981-05-29 | 1982-12-06 | Ibm | Exposing method and device |
| JPS60162258A (en) * | 1984-02-01 | 1985-08-24 | Canon Inc | Exposure device |
| JPS6313349A (en) * | 1986-07-03 | 1988-01-20 | Fujitsu Ltd | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233719A (en) * | 1990-08-06 | 1992-08-21 | American Teleph & Telegr Co <Att> | Manufacture of semiconductor integrated circuit |
| JPH0775221B2 (en) * | 1990-08-06 | 1995-08-09 | エイ・ティ・アンド・ティ・コーポレーション | Method for manufacturing semiconductor integrated circuit |
| KR100477834B1 (en) * | 1997-12-27 | 2005-07-04 | 주식회사 하이닉스반도체 | Titanium Silicide Film Formation Method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2858757B2 (en) | 1999-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015650A (en) | Method for forming micro patterns of semiconductor devices | |
| US7473497B2 (en) | Phase shifting mask for manufacturing semiconductor device and method of fabricating the same | |
| JPH04136854A (en) | Photomask and production thereof, formation of pattern by using this method and photomask blank | |
| US4403151A (en) | Method of forming patterns | |
| JP2003234279A (en) | Forming method of resist pattern, manufacturing method of semiconductor device and forming device for resist pattern | |
| JPH03228053A (en) | Optical exposing reticule | |
| GB2145243A (en) | Optical lithographic processes | |
| JPS5851412B2 (en) | Microfabrication method for semiconductor devices | |
| JP2002202585A5 (en) | ||
| JPH0276219A (en) | Formation of wiring | |
| US5935734A (en) | Method for fabrication of and apparatus for use as a semiconductor photomask | |
| JPH05142745A (en) | Phase shift mask and manufacture of mask | |
| JP3214455B2 (en) | Projection exposure method | |
| JP2734753B2 (en) | Method of forming phase shift mask | |
| JP3129007B2 (en) | Photomask and method for manufacturing semiconductor device | |
| JPH0281048A (en) | Method and material for forming pattern | |
| JPH07281414A (en) | Phase shift mask blank and phase shift mask as well as its production | |
| JP3157647B2 (en) | Method for manufacturing semiconductor device | |
| JP2682430B2 (en) | Method for manufacturing semiconductor device | |
| JPH1184628A (en) | Mask and production of mask | |
| JPH01179328A (en) | Patterning | |
| JPH01140145A (en) | Pattern forming method | |
| JP3270951B2 (en) | Phase difference adjustment method for phase shift photomask | |
| JPS6057927A (en) | Correcting method for defect | |
| JPH01196125A (en) | Formation of resist pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |