KR100477127B1 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR100477127B1 KR100477127B1 KR10-1998-0052692A KR19980052692A KR100477127B1 KR 100477127 B1 KR100477127 B1 KR 100477127B1 KR 19980052692 A KR19980052692 A KR 19980052692A KR 100477127 B1 KR100477127 B1 KR 100477127B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- gate
- gate line
- pad
- resistor
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 13
- 238000002048 anodisation reaction Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000003068 static effect Effects 0.000 abstract description 16
- 230000005611 electricity Effects 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000011159 matrix material Substances 0.000 description 6
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
본 발명은 TFT LCD(LIQUID CRYSTAL DISPLAY: 액정표시소자)의 제조공정상에서 발생되는 정전기로 인한 소자불량을 방지하기 위하여 TFT 기판내에 형성된 게이트 라인상에 저항과 TR 및 다이오드를 각각이 독립된 형태 혹은 둘 이상이 연합된 형태로 구성된 정전기 방지회로를 첨가함에 주 목적이 있다.In order to prevent device defects caused by static electricity generated in the manufacturing process of a liquid crystal display (LCD), a TFT or a diode are independently formed on a gate line formed in a TFT substrate or two or more. The main purpose is to add an antistatic circuit composed of this associated form.
이를 위하여 게이트 라인의 일측 또는 양측에 저항, TR, 및 다이오드중 선택된 어느 하나를 한 라인상에 연결하거나 혹은 상기 게이트 라인의 일측 또는 양측에 저항과 TR, 저항과 다이오드를 결합시킨 구조중 선택된 어느 하나를 한 라인상에 연결시킨다. 그후 셀(CELL) 조립시 상기 양극산화용 패드로 상기 게이트 라인의 한쪽단을 묶고 이와 대향된 다른쪽 단, 즉 저항으로 연결된 라인은 상판의 코먼전극(ITO)에 연결하므로써 정전기를 기판 전체에 분산시켜 라인 절단후 발생되는 정전기 영향을 줄일 수 있을뿐 아니라 상하판 부착전에 일어나는 정전기는 저항에서 모두 흡수할 수 있게 되어 기판의 TFT 특성에 영향을 주지 않도록 할 수 있다. 또한 게이트 라인의 구동신호가 인가되지 않는 동안 게이트 전위를 상판의 코먼전극과 같게 유지시킬 수 있게 되어 정전기로 인한 상기 소자의 손상(DAMAGE)을 제거할 수 있는 액정표시장치를 실현할 수 있게 된다.To this end, any one of a structure in which any one of resistors, TR, and diodes are connected to one or both sides of a gate line on one line, or a resistor and TR, and a resistor and a diode are coupled to one or both sides of the gate line. Connect on one line. Then, when assembling the cell, the anodization pad binds one end of the gate line, and the other end opposite to the gate line, that is, a line connected by a resistor, is connected to the common electrode (ITO) of the upper plate to distribute static electricity throughout the substrate. In addition, the static electricity generated after cutting the line can be reduced, and the static electricity generated before attaching the upper and lower plates can be absorbed by the resistance so as not to affect the TFT characteristics of the substrate. In addition, the gate potential can be maintained to be the same as the common electrode of the upper plate while the driving signal of the gate line is not applied, thereby realizing a liquid crystal display device capable of eliminating damage of the device due to static electricity.
Description
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 TFT기판내에 정전기 방지회로를 첨가하고 아울러 게이트 라인 구동신호가 인가되지 않는 동안에 게이트 라인의 전위를 코먼 전위로 유지시켜 줌으로써 LCD제조 공정중 발생되는 정전기에 의한 소자의 손상을 방지할 수 있는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, by adding an antistatic circuit to a TFT substrate and maintaining a potential of a gate line at a common potential while a gate line driving signal is not applied. The present invention relates to a liquid crystal display device capable of preventing damage to a device by static electricity.
화상정보시대에서 정보전달을 위하여 인간 대 기계의 인터페이스를 담당하는 디스플레이의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지의 거대한 CRT에 대신한 각종 평판 디스플레이가 개발되어 급속히 보급되고 있다. 그중에서 액정디스플레이(LCD) 기술의 진전은 현저하여 이미 칼라화질에서 CRT에 필적하거나 그 이상을 실현하기까지 되고 있다.In response to the demands for personalization and space saving of displays that are in charge of human-machine interface for information delivery in the image information age, various flat panel displays have been developed and rapidly spread in place of the huge CRTs. Among them, the progress of liquid crystal display (LCD) technology has been remarkable, and it has already been realized to match or exceed CRT in color quality.
특히 액정기술과 반도체 기술을 융합한 액티브 매트릭스형 LCD는 CRT와 경합하여 CRT를 능가할 디스플레이로 인식되어 이에 대한 왕성한 연구가 진행되고 있다. 액티브 매트릭스 구동방식은 매트릭스 형태로 배열된 각 화소에 비선형 특성을 갖춘 액티브 소자를 부가함으로써 액정의 전기광학효과에 메모리 기능을 구비한 것이다.In particular, active matrix LCD, which combines liquid crystal technology and semiconductor technology, is recognized as a display that will surpass CRT in competition with CRT. The active matrix driving method includes a memory function in the electro-optical effect of the liquid crystal by adding an active element having a nonlinear characteristic to each pixel arranged in a matrix form.
액티브 소자로는 통상 박막 트랜지스터(TFT)가 이용되며 이 액티브소자는 매트릭스의 화소 선택용 어드레스 배선과 함께 수만개 내지 수백만개가 유리기판 상에 집적화되어서 매트릭스 선택회로를 구성한다.A thin film transistor (TFT) is usually used as an active element, which is composed of tens of millions to millions of glass substrates together with an address line for pixel selection of a matrix to form a matrix selection circuit.
현재 널리 이용되고 있는 액정표시소자로는 비정질 실리콘이나 다결정 실리콘을 이용한 박막 트랜지스터를 스위칭 소자로 사용하고 있는 액티브 매트릭스형 액정표시 장치를 들 수 있다.A liquid crystal display device widely used at present is an active matrix liquid crystal display device using a thin film transistor using amorphous silicon or polycrystalline silicon as a switching element.
특히, 상기 비정질 실리콘은 면적이 넓은 투명 유리기판과 정합성이 좋고 대화면 대응, 재현선, 저온 퇴적, 막질 등 그 어떤 것에도 특별한 단점이 없는 것으로 투명 유리기판 상에 상기 비정질 실리콘을 사용하여 박막 트랜지스터의 어레이를 형성하게 되면 대형 스크린의 고품질 및 고선명도를 갖는 값싼 표시패널을 실현할 수 있다.In particular, the amorphous silicon has good conformity with a large transparent glass substrate and has no special disadvantages with respect to a large screen, reproducible line, low temperature deposition, film quality, etc., and uses the amorphous silicon on the transparent glass substrate to form a thin film transistor. Forming an array can realize a cheap display panel having high quality and high definition of a large screen.
이러한 액정표시장치를 제조함에 있어서는 제조공정중에 원하지 않는 정전기의 인가에 의해 야기되는 손상을 방지하기 위한 구조를 채택하고 있다.In manufacturing such a liquid crystal display device, a structure for preventing damage caused by the application of unwanted static electricity during the manufacturing process is adopted.
상기한 바와 같은 종래의 액정표시장치에 관하여 제1도를 참조로 하여 설명하면 아래와 같다.A conventional liquid crystal display as described above will be described below with reference to FIG.
제1도는 종래 기술에 따른 액정표시장치의 평면도를 도시한 것으로 상기 도면에서 알 수 있듯이 종래 액정표시장치는 기판상에 일정간격으로 배열되고 수평방향으로 연장된 복수의 게이트 라인(1)과, 일정방향으로 배열되고 상기 복수의 게이트 라인(1)과 교차되도록 수직방향으로 연장된 복수의 데이터 라인(2)과, 상기 게이트 라인(1)의 일측에 형성된 게이트 IC본딩 패드(3)와, 상기 데이터 라인(2)의 일측에 형성된 데이터 IC 본딩 패드(4)와, 상기 게이트 IC 본딩 패드(3)와 형성된 게이트 라인 일측에 형성된 코먼 전극(6)과, 상기 게이트 라인(1)을 묶어주는 선에 연결된 양극산화 패드(5)로 이루어진 구조를 갖는다.FIG. 1 is a plan view of a liquid crystal display according to the prior art. As can be seen from the drawing, a conventional liquid crystal display includes a plurality of gate lines 1 arranged in a predetermined interval on a substrate and extending in a horizontal direction. A plurality of data lines 2 arranged in a direction and extending in a vertical direction to intersect the plurality of gate lines 1, a gate IC bonding pad 3 formed on one side of the gate line 1, and the data A data IC bonding pad 4 formed at one side of the line 2, a common electrode 6 formed at one side of the gate line formed with the gate IC bonding pad 3, and a line which binds the gate line 1 It has a structure consisting of the anodization pad (5) connected.
상기와 같은 종래의 액정표시장치는 단지 복수의 게이트 라인(1) 및 데이터 라인(2)을 각각 공통 접속하는 구조를 더 부가하여 형성함에 의해 조립공정에서 발생되는 정전기의 영향을 막도록 하였다.The conventional liquid crystal display device as described above merely adds a structure in which the plurality of gate lines 1 and the data lines 2 are commonly connected to each other, thereby preventing the influence of static electricity generated in the assembly process.
즉, 상기 구조에서 정전기가 발생될 경우 공통 접속된 라인을 따라 기판전체에 전류가 흐르도록 하여 손상을 방지토록 하였다.That is, when static electricity is generated in the above structure, current flows through the substrate along a common connected line to prevent damage.
이 때 상기 소자가 형성된 패턴의 절단부위(7)는 게이트 라인(1)을 묶어주는 선에 연결된 양극산화 패드(5)를 제외시킨 상기 복수의 게이트 라인과 데이터 라인을 둘러싸고 있으며, 상기 게이트 라인(1)중에서도 코먼 라인(COMMON LINE)에 연결된 코먼 전극은 다시 상판의 ITO 전극과 연결된다.In this case, the cutting portion 7 of the pattern in which the device is formed surrounds the plurality of gate lines and data lines excluding the anodization pad 5 connected to the line bundling the gate line 1, and the gate line ( Among the 1), the common electrode connected to the common line is connected to the ITO electrode of the upper plate again.
여기서 상기 양극산화용 패드(5)는 상기 게이트 라인(1)들을 묶어지고 상기 데이터 라인(2)은 별도의 라인에 의하여 다시 묶어준다.In this case, the anodization pad 5 bundles the gate lines 1 and the data line 2 is bundled again by a separate line.
상기한 방식으로 구성된 종래의 액정표시장치는 게이트 라인(1)과 데이터 라인(2)을 묶어주는 각각의 선들을 IC 본딩 전, 혹은 액정주입 전 또는 후에 끊어주게 되어 라인이 절단된 후에 발생되는 정전기에 대한 대책이 없게되므로 패턴 상에 가해진 손상에 의하여 화면불량등과 같은 문제점이 발생하였다.In the conventional liquid crystal display device configured as described above, each of the lines bundling the gate line 1 and the data line 2 is disconnected before IC bonding or before or after liquid crystal injection, thereby generating static electricity. Since there is no countermeasure, problems such as screen defects occur due to damage applied to the pattern.
이에 본 발명은 상기와 같은 점을 감안하여 이루어진 것으로, 기판 내에 형성된 게이트 라인 상에 정전기 방지회로를 설치함으로써 LCD 기판이 제품화된 경우에 발생되는 정전기조차도 그 영향을 기판 전체에 분배하여 정전기 현상을 공정에 관계없이 제어할 수 있도록 한 액정표시장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above, and by installing an antistatic circuit on the gate line formed in the substrate, even the static electricity generated when the LCD substrate is commercialized is distributed to the entire substrate, thereby affecting the static phenomenon. It is an object of the present invention to provide a liquid crystal display device which can be controlled irrespective of the above.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는 일정간격으로 배열되고 일측에는 게이트 IC 본딩 패드가 다른 일측에는 오픈/쇼트 테스트 패드 및 저항이 분리된 채 수평방향으로 연장된 복수의 게이트 라인과, 상기 게이트 상에 형성된 IC 본딩 패드와, 오픈/쇼트 테스트 패드 사이에 일정간격으로 배열되고 일측에는 데이터 IC 본딩 패드가 형성된 채 게이트 라인과 교차되도록 수직방향으로 연장된 복수의 데이터 라인과, 상기 게이트 IC 본딩 패드와 오픈/쇼트 테스트 패드 및 저항이 배치되어 있는 게이트 라인을 묶어주는 선에 연결되고 절단부위에 의해 절단되는 상판 코먼전극과 대향된 측에 위치한 게이트 라인을 묶어주는 선에 연결되고 절단부위에 의해 절단되는 양극산화용 패드로 이루어진 구조를 갖는다.Liquid crystal display device of the present invention for achieving the above object is a plurality of gate lines arranged in a predetermined interval, the gate IC bonding pads on one side and the open / short test pad and the resistance on the other side extending in the horizontal direction A plurality of data lines arranged at regular intervals between the IC bonding pads formed on the gate and the open / short test pads and extending in a vertical direction to cross the gate lines with data IC bonding pads formed on one side thereof; It is connected to the line that connects the gate IC bonding pad, the open / short test pad, and the gate line where the resistor is disposed, and is connected to the line that binds the gate line located on the side opposite to the top common electrode cut by the cutting portion. It has a structure consisting of a pad for anodization cut by the site.
본 발명은 상술한 구성에 의해 게이트 라인 상에 저항과 TR 및 다이오드를 각각이 독립된 형태 혹은 둘 이상의 연합된 형태로 구성된 정전기 방지회로를 첨가하므로써 정전기가 발생될시에 정전기에 의한 전압이 대부분 저항에 인가되어 정전기 현상에 의한 불량을 억제할 수 있게 된다.According to the present invention, by adding an antistatic circuit composed of an independent type or two or more associated types of resistors, TRs, and diodes on the gate line, the voltage caused by static electricity is mostly applied to the resistors. It can be applied to suppress the defect caused by the electrostatic phenomenon.
이하 첨부된 도면을 참조하여, 본 발명의 실시예에 대해 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 액정표시장치의 제1 실시예를 나타내는 평면도를, 제3도는 본 발명에 따른 액정표시장치의 제2 실시예를 나타내는 평면도를 도시한 것으로 상기 도면에서 알 수 있듯이 본 발명에 따른 액정표시장치는 일정간격으로 배열되고 일측에는 게이트 IC 본딩 패드(IC BONDING PAD)(3)가 다른 일측에는 오픈/쇼트 테스트 패드(OPEN/SHORT TEST PAD)(10) 및 저항(11)이 분리된채 수평방향으로 연장된 복수의 게이트 라인(1)과, 상기 게이트 라인(1) 상에 형성된 게이트 IC 본딩 패드(3)와 오픈/쇼트 테스트 패드(10) 사이에 일정간격으로 배열되고 일측에는 데이터 IC 본ELD 패드(4)가 형성된 채 게이트 라인(1)과 교차되도록 수직방향으로 연장된 복수의 데이터 라인(2)과, 상기 게이트 IC 본딩 패드(3)와 오픈/쇼트 테스트 패드(10) 및 저항(11)이 배치되어 있는 게이트 라인(1)을 묶어주는 선에 연결되고 절단부위(9)에 의해 절단되어 있는 게이트 라인(1)을 묶어주는 선에 연결되고 절단부위(9)에 의해 절단되는 상판 코먼전극(6')과, 상기 코먼전극(6')과 대향된 측에 위치한 게이트 라인(1)을 묶어주는 선에 연결되고 절단부위(8)에 의해 절단되는 양극산화용 패드(5)로 이루어진다.2 is a plan view showing a first embodiment of the liquid crystal display according to the present invention, and FIG. 3 is a plan view showing a second embodiment of the liquid crystal display according to the present invention. The liquid crystal display according to the present invention is arranged at regular intervals, and the gate IC bonding pad 3 is disposed at one side, and the open / short test pad 10 and the resistor 11 are formed at the other side. A plurality of gate lines 1 extending in a horizontal direction, separated from each other, and arranged at regular intervals between the gate IC bonding pads 3 and the open / short test pads 10 formed on the gate lines 1. The data IC main ELD pad 4 includes a plurality of data lines 2 extending in a vertical direction to intersect the gate line 1, the gate IC bonding pad 3, and an open / short test pad 10. ) And the gate on which the resistor 11 is disposed A top common electrode 6 'connected to a line bundling the line 1 and cut by the cutting portion 9 and connected to a line bundling the gate line 1 cut by the cutting portion 9; And an anodic oxidation pad 5 connected to a line bundling the gate line 1 positioned on the side opposite to the common electrode 6 'and cut by the cutting portion 8.
여기서 상기 액정표시소자의 절단부위는 크게 둘로 구분되어지며 그 하나는, 그로스 테스트(GROSS TEST)를 하기 위하여 양극산화용 패드(5)부분을 절단한 1차 절단부위(8)이고, 다른 하나는 상기 그로스 테스트가 끝난 뒤 본딩(BONDING)처리를 하기 위한 2차 절단부위(9)이다.Here, the cut portions of the liquid crystal display device are largely divided into two, one of which is a primary cut portion 8 which cuts a portion of the anodization pad 5 in order to perform a gross test. After the gross test is completed, the secondary cutting part 9 for performing a bonding process.
상기 2차 절단부위(9)는 양극산화용 패드(5)와 상판 코먼전극(6')을 제외시킨 범주내에서 게이트 IC 본딩 패드(3)와 오픈/쇼트 테스트 패드(10) 및 저항(11)으로 연장 연결된 게이트 라인(1)과, 상기 게이트 라인(11)과 수직 교차되게 배열되고 데이터 IC 본딩 패드(4)가 연결되어 있는 데이터 라인(2)의 외부를 둘러싸고 있다.The secondary cut portion 9 is a gate IC bonding pad 3, an open / short test pad 10, and a resistor 11 within a range in which the anodization pad 5 and the top common electrode 6 'are excluded. ) And a gate line 1 extending in parallel to the outside of the data line 2 arranged perpendicular to the gate line 11 and connected to the data IC bonding pad 4.
이 때 상기 그로스 테스트는 실제 직접 IC 본딩을 하지 않고도 간단히 펄스(게이트 펄스 또는 데이터 펄스)를 인가해서 화면동작을 확인할 수 있도록 한 것으로, 이 때 상기 게이트 라인(1)이 한꺼번에 묶여지면 화면이 제대로 나타나지 않게 되므로 이를 고려하여 게이트 이븐(even)라인은 이븐 공통선에 묶어주고 게이트 오드(odd)라인은 오드 공통선에 묶어준다.At this time, the gross test is to apply a pulse (gate pulse or data pulse) to check the screen operation without actually performing direct IC bonding. At this time, when the gate line 1 is bundled together, the screen is displayed properly. In view of this, the gate even line is tied to the even common line, and the gate odd line is tied to the odd common line.
즉, 이븐라인은 G1과 GS를 먼저 묶어준 뒤, 계속해서 G3, G5, G5와 G7.....등의 형태로 공통선에 묶어주고, 다른 반주기후에 형성된 오드라인은 G0와 G2를 먼저 묶어준 뒤, 계속해서 G2와 G4, G4와 G5 G7.....등의 형태로 묶어준다.That is, the even line binds G 1 and G S first, then continues to tie the common line in the form of G 3 , G 5 , G 5 and G 7 ..... Binds G 0 and G 2 first, followed by G 2 and G 4 , G 4 and G 5 G 7 .....
그 후 함께 묶인 동일한 게이트 라인에는 동일한 펄스를 인가하게 되고 계속해서 상기 이븐라인 및 오드라인을 도면에 제시된 절단부위 대로 잘라준다.The same pulse is then applied to the same gate line tied together, and then the even line and the odd line are cut along the cut portion shown in the drawing.
물론, 게이트 라인(1) 상에 형성된 상기 정전기 방지회로는 저항외에도 저항과 TR이 연합된 형태 또한 가능하고 이는 상기 정전기 방지회로가 저항과 다이오드 및 TR이 각각 독립된 형태, 혹은 상기 소자가 둘 이상이 연합된 형태로 구성될 수도 있음을 의미하며, 본 발명에서 제시한 형태의 방지회로는 크게 상기 게이트 라인(1)의 일측 또는 양측에 저항, TR 혹은 다이오드중 선택된 어느 하나를 한 라인내에 연결하는 경우와, 상기 게이트 라인의 일측 또는 양측에 저항과 TR, 저항과 다이오드를 결합시킨 구조중 선택된 어느 하나를 한 라인내에 연결시키는 경우로 나타낼 수 있다.Of course, the antistatic circuit formed on the gate line 1 may also be formed in the form of a combination of resistance and TR in addition to the resistance. It means that it may be configured in an associated form, the prevention circuit of the type proposed in the present invention is largely connected to one or both sides of the gate line 1 selected any one of the resistor, TR or diode in one line And any one selected from a structure in which resistors and TRs and resistors and diodes are coupled to one or both sides of the gate line in one line.
정전기 방지회를 구성하는 구성요소중의 하나인 상기 저항은 ITO막이나 또는 n+형 비정질 실리콘(n+:a-Si)으로 이루어지며, 이때 상기 데이터 라인(2)은 IC본딩(BONDING)전에 저항을 사이에 두고 묶거나, 혹은 저항없이 묶여지는 구조를 갖는다.The resistor, which is one of the components constituting the antistatic circuit, is made of an ITO film or n + type amorphous silicon (n +: a-Si), wherein the data line 2 has a resistance before IC bonding (BONDING). It has a structure that is tied in between, or tied without resistance.
여기서 상기 저항, 트랜지스터(TR), 및 다이오드(DIODE)는 TFT 기판상에서 액정이 없는 곳에 배치되고 상기 제1차 및 제2차 절단부위(8), (9)는 IC 본딩전에 절단됨에 유의한다.Note that the resistor, the transistor TR, and the diode DIODE are disposed in the absence of liquid crystal on the TFT substrate and the first and second cut portions 8 and 9 are cut before IC bonding.
다음으로 전술한 바와 같은 구조를 갖는 상기 액정표시장치의 개략적인 구성을 다시 한번 살펴보면, 게이트 라인(1)의 한쪽단은 양극산화용 패드(5)에 의해 묶여지고 저항이 연결된 다른쪽 단은 한데 묶여서 상판 코먼전극(6')에 연결되며, 상기 양극산화용 패드(5)는 오픈/쇼트 테스트 후에 절단된다. 이때 게이트 라인(1)의 이븐 라인(EVEN LINE)은 이븐 공통선에, 오드 라인(ODD LINE)은 오드 공통선에 묶어주며 상기 이븐 공통선과 오드 공통선은 IC 본딩전에 절단된다.Next, once again a schematic configuration of the liquid crystal display device having the structure as described above, one end of the gate line (1) is tied by the anodic oxidation pad (5) and the other end connected to the resistor It is tied to the upper plate common electrode 6 ', and the anodization pad 5 is cut after the open / short test. In this case, an even line of the gate line 1 is tied to an even common line, an odd line is tied to an odd common line, and the even common line and the odd common line are cut before IC bonding.
한편 게이트 라인(1)의 한쪽단에 저항으로 연결된 공통선은 제1차 및 제2차 절단시에 양극산화용 패드(5) 및 게이트 라인(1)상에 인가되는 정전기에 의한 영향을 상, 하판에 분산시켜 주며, 또한 게이트 구동신호(SIGNAL)가 게이트 라인(1)에 인가되지 않는 동안에는 게이트 라인(1)의 전위를 상판 코먼전위와 같게 유지시켜주어 프리비어스(PREVIOUS) 게이트 라인을 이용하여 축적용량을 형성할 경우, 0번 게이트 라인은 코먼 라인에 묶어주고 다른 게이트 라인은 게이트 구동 IC에 연결한 뒤 그 연결된 다른 단의 끝을 프리팅(PLEETING)시키는 종래의 방법에 비해 용이하게 게이트 라인을 모두 같은 전위로 유지시켜 줄 수 있게 된다.On the other hand, a common line connected to one end of the gate line 1 with resistance may be affected by the static electricity applied on the anodization pad 5 and the gate line 1 during the first and second cuts. While the gate driving signal SIGNAL is not applied to the gate line 1, the potential of the gate line 1 is maintained to be equal to the upper plate common potential, and the previus gate line is used. When the storage capacitor is formed, the gate line 0 is tied to the common line, and the other gate line is connected to the gate driving IC, which is easier than the conventional method of PLEETING the end of the other end connected thereto. It is possible to keep both at the same potential.
또한, 본 발명의 목적을 달성하기 위하여 첨가되는 공정은 없으며, 상기 회로의 저항은 액정이 없는 곳에 위치하게 되므로 저항으로 인한 게이트 구동 펄스의 펄스 딜레이(DELAY)는 거의 일어나지 않는다.In addition, there is no process added to achieve the object of the present invention, and since the resistance of the circuit is located where there is no liquid crystal, the pulse delay (DELAY) of the gate driving pulse due to the resistance hardly occurs.
제3도에 도시된 제2실시예는 게이트 라인(1)을 저항(11)과 다이오드 구조로 접속된 TR(12)로 연결하여 상기 라인이 묶여진 선을 상판 코먼전극(6')에 연결하여 준 방법으로 이 경우 제2도에 도시한 제1실시예에 보다 저항에 소비되는 전력의 소모를 줄일 수 있는 잇점이 있다.In the second embodiment shown in FIG. 3, the gate line 1 is connected to the resistor 11 and the TR 12 connected in a diode structure to connect the bundled line to the upper common electrode 6 '. In this manner, in this case, the first embodiment shown in FIG. 2 has an advantage of reducing the power consumption of the resistor.
상술한 바와 같이 본 발명에 의하면, 게이트 라인 상에 저항과 TR 및 다이오드를 이용한 정전기 방지회로 예컨데, 게이트 라인의 한단 또는 양단에 저항이나 TR 혹은 다이오드중 선택된 어느 하나로 연결하거나, 또는 상기 소자들의 결합된 형태 즉, 저항과 TR 혹은 저항과 다이오드를 연결해주고 이를 한 라인에 연결하여 줌으로써, 라인 절단후 발생되는 정전기 영향을 줄일 수 있을 뿐 아니라 게이트 라인의 구동 신호가 인가되지 않는 동안에도 게이트 전위를 코먼전위와 같게 유지시킬 수 있게 되어 정전기로 인한 소자의 손상(DAMAGE)을 제거할 수 있게 된다.As described above, according to the present invention, an antistatic circuit using a resistor and a TR and a diode on a gate line, for example, connected to one or both ends of the gate line with one selected from a resistor, a TR, or a diode, or a combination of the elements. In other words, by connecting a resistor and TR or a resistor and a diode and connecting them to one line, not only can the static effect generated after cutting the line be reduced, but also the common potential of the gate potential is not applied while the driving signal of the gate line is not applied. It is possible to maintain the same as to eliminate the damage (DAMAGE) of the device due to the static electricity.
제1도는 종래 기술에 따른 액정표시장치를 나타내는 평면도,1 is a plan view showing a liquid crystal display device according to the prior art;
제2도는 본 발명에 따른 액정표시장치의 제1 실시예를 나타내는 평면도,2 is a plan view showing a first embodiment of a liquid crystal display device according to the present invention;
제3도는 본 발명에 따른 액정표시장치의 제2 실시예를 나타내는 평면도이다.3 is a plan view showing a second embodiment of a liquid crystal display device according to the present invention.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0052692A KR100477127B1 (en) | 1998-12-03 | 1998-12-03 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0052692A KR100477127B1 (en) | 1998-12-03 | 1998-12-03 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019920023700 Division | 1992-11-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000037893A KR20000037893A (en) | 2000-07-05 |
| KR100477127B1 true KR100477127B1 (en) | 2005-07-12 |
Family
ID=19561097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0052692A KR100477127B1 (en) | 1998-12-03 | 1998-12-03 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100477127B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691314B2 (en) | 2014-01-15 | 2017-06-27 | Samsung Display Co., Ltd | Display panel and display device including the same |
| KR20200043580A (en) * | 2018-10-17 | 2020-04-28 | 삼성디스플레이 주식회사 | Display device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870663B1 (en) * | 2002-06-28 | 2008-11-26 | 엘지디스플레이 주식회사 | Static electricity protection device of COB type liquid crystal display panel |
| KR100733509B1 (en) * | 2002-12-04 | 2007-06-28 | 윈테크 코포레이션 | Improved Antistatic Method Using ITIO Line Design |
| CN114460773B (en) * | 2022-01-27 | 2023-09-26 | 武汉华星光电技术有限公司 | Display panel to be cut, display panel and display device |
-
1998
- 1998-12-03 KR KR10-1998-0052692A patent/KR100477127B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691314B2 (en) | 2014-01-15 | 2017-06-27 | Samsung Display Co., Ltd | Display panel and display device including the same |
| KR20200043580A (en) * | 2018-10-17 | 2020-04-28 | 삼성디스플레이 주식회사 | Display device |
| KR102702297B1 (en) * | 2018-10-17 | 2024-09-03 | 삼성디스플레이 주식회사 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000037893A (en) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8125605B2 (en) | Liquid crystal display panel and liquid crystal display apparatus having the same | |
| KR100449437B1 (en) | Image display device | |
| KR100281058B1 (en) | Liquid Crystal Display | |
| US6333769B1 (en) | Liquid crystal display device | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US7557786B2 (en) | Display device | |
| US20210364874A1 (en) | Repairing method for array substrate and array substrate | |
| KR20020030227A (en) | Liquid Crystal Display Device | |
| KR20080053644A (en) | Liquid crystal display | |
| KR100477127B1 (en) | Liquid crystal display | |
| US5596342A (en) | Display device having separate short circuit wires for data and gate lines for protection against static discharges | |
| JP3119357B2 (en) | Liquid crystal display | |
| JP3322948B2 (en) | Array substrate for display device and liquid crystal display device | |
| US20080043161A1 (en) | Thin film transistor array substrate and liquid crystal display devices | |
| US20030189685A1 (en) | Liquid crystal display of line-on-glass type | |
| JP3338849B2 (en) | Active matrix type liquid crystal display device and driving method thereof | |
| JPH11119246A (en) | Production of liquid crystal display device | |
| JP3153369B2 (en) | Liquid crystal display device and driving method thereof | |
| KR100569271B1 (en) | Thin Film Transistor Liquid Crystal Display | |
| KR100520375B1 (en) | Liquid crystal display | |
| KR100646778B1 (en) | Liquid crystal display | |
| KR100232146B1 (en) | Structure of liquid crystal display elelment | |
| JP2001242488A (en) | Liquid crystal display device and its manufacturing method | |
| KR20060079723A (en) | Liquid crystal display | |
| KR20040017638A (en) | Array Substrate in Liquid Crystal Display Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0106 | Converted application |
Comment text: Converted Application of Patent Patent event code: PA01061R01D Patent event date: 19981203 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20031203 Comment text: Request for Examination of Application Patent event code: PA02011R05I Patent event date: 19981203 Comment text: Converted Application of Patent |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050222 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050308 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050309 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080227 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090303 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100216 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110215 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120215 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120215 Start annual number: 8 End annual number: 8 |
|
| EXPY | Expiration of term | ||
| PC1801 | Expiration of term |