JP3153369B2 - Liquid crystal display device and driving method thereof - Google Patents

Liquid crystal display device and driving method thereof

Info

Publication number
JP3153369B2
JP3153369B2 JP34760392A JP34760392A JP3153369B2 JP 3153369 B2 JP3153369 B2 JP 3153369B2 JP 34760392 A JP34760392 A JP 34760392A JP 34760392 A JP34760392 A JP 34760392A JP 3153369 B2 JP3153369 B2 JP 3153369B2
Authority
JP
Japan
Prior art keywords
data
wiring
liquid crystal
thin film
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34760392A
Other languages
Japanese (ja)
Other versions
JPH06202149A (en
Inventor
勉 野本
守 吉田
浩之 沖本
誠 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Oki Electric Industry Co Ltd
Original Assignee
Casio Computer Co Ltd
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd, Oki Electric Industry Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP34760392A priority Critical patent/JP3153369B2/en
Priority to CN931092817A priority patent/CN1065051C/en
Priority to NL9301406A priority patent/NL194873C/en
Priority to KR1019930015725A priority patent/KR100228520B1/en
Publication of JPH06202149A publication Critical patent/JPH06202149A/en
Priority to US08/406,644 priority patent/US5504348A/en
Application granted granted Critical
Publication of JP3153369B2 publication Critical patent/JP3153369B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、静電気による欠陥の発
生を防止する装置を備えた薄膜トランジスタ駆動型液晶
表示装置及びその駆動方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor driving type liquid crystal display device provided with a device for preventing occurrence of defects due to static electricity and a driving method thereof.

【0002】[0002]

【従来の技術】従来、薄膜トランジスタ(以下、TFT
と記す)と表示電極とをマトリックス状に配列した薄膜
トランジスタアレイを用いたアクティブマトリックス型
液晶表示素子(以下、TFT−LCDと記す)が用いら
れている。このような従来のTFT−LCDとしては、
例えば、特開昭63−85586号公報、特開平3−1
34628号公報に開示された液晶表示素子が知られて
おり、そのTFTアレイの等価回路を図4に示した。
2. Description of the Related Art Conventionally, thin film transistors (hereinafter, referred to as TFTs) have been used.
) And an active matrix type liquid crystal display element (hereinafter, referred to as a TFT-LCD) using a thin film transistor array in which display electrodes are arranged in a matrix. As such a conventional TFT-LCD,
For example, JP-A-63-85586 and JP-A-3-1
A liquid crystal display device disclosed in Japanese Patent No. 34628 is known, and an equivalent circuit of the TFT array is shown in FIG.

【0003】この図4に示すように、TFTアレイは、
ガラス基板などの絶縁性透明基板1上に行方向と列方向
に夫々複数のアドレス配線2とデータ配線3とが互いに
直角に交差するように配列され、これらのアドレス配線
2とデータ配線3との交差部に夫々ゲート電極がアドレ
ス配線2と、ドレイン電極がデータ配線3に接続された
TFT4,18,19が複数配列され、このTFT4,
18,19のソース電極に接続された表示電極5がマト
リックス状に複数配列形成されている。透明基板1の外
周部には、その透明基板1の外周を取り囲むように短絡
金属配線6が形成されており、この短絡金属配線6はア
ドレス配線2及びデータ配線3と絶縁膜を介して交差
し、その交差点の近傍にI−V特性が双方向性の保護素
子7(7a1〜7am、及び7b1〜7b3)が設けら
れ、この保護素子7により、短絡金属配線6に、アドレ
ス配線2とデータ配線3がそれぞれ接続されている。な
お、各画素は補助容量8を有している。
[0003] As shown in FIG.
A plurality of address wirings 2 and data wirings 3 are arranged on an insulating transparent substrate 1 such as a glass substrate in a row direction and a column direction so as to intersect at right angles with each other. A plurality of TFTs 4, 18, and 19 each having a gate electrode connected to the address wiring 2 and a drain electrode connected to the data wiring 3 are arranged at the intersections.
A plurality of display electrodes 5 connected to the source electrodes 18 and 19 are arranged in a matrix. A short-circuit metal wiring 6 is formed on the outer peripheral portion of the transparent substrate 1 so as to surround the outer periphery of the transparent substrate 1. The short-circuit metal wiring 6 intersects the address wiring 2 and the data wiring 3 via an insulating film. A protection element 7 (7a1 to 7am and 7b1 to 7b3) having a bidirectional IV characteristic is provided near the intersection, and the protection element 7 allows the short-circuit metal wiring 6 to be connected to the address wiring 2 and the data wiring. 3 are respectively connected. Each pixel has an auxiliary capacitance 8.

【0004】これにより、図4に示したTFTアレイの
製造工程中では、全てのアドレス配線及びデータ配線は
透明基板外周の短絡金属配線(ショートリング)に接続
されているため同電位に保たれ、工程中の静電気による
不良発生は制御されるように構成されている。ここで、
前記した保護素子7(7a1〜7am及び7b1〜7b
3)は、TFT製造工程及び液晶セル製造工程中で発生
する静電気からTFT4を保護するために設置されてい
るものであり、ガラス基板切断以後の組み立て工程中
(例えば液晶注入工程、偏光膜貼り付け工程、駆動回路
接続工程)の静電気によって、絶縁破壊、断線、TFT
の特性変動などの発生を防止し、液晶表示装置の表示欠
陥による、製造歩留まりが低下するという問題点を解決
している。
Thus, during the manufacturing process of the TFT array shown in FIG. 4, all the address wirings and the data wirings are connected to the short-circuited metal wirings (short rings) on the outer periphery of the transparent substrate, so that they are kept at the same potential. The occurrence of defects due to static electricity during the process is configured to be controlled. here,
The protection element 7 (7a1 to 7am and 7b1 to 7b
3) is provided to protect the TFT 4 from static electricity generated during the TFT manufacturing process and the liquid crystal cell manufacturing process, and during the assembling process after cutting the glass substrate (for example, the liquid crystal injecting process, the polarizing film attaching process). Process, drive circuit connection process), dielectric breakdown, disconnection, TFT
This prevents the occurrence of fluctuations in characteristics of the liquid crystal display and solves the problem that the production yield is reduced due to display defects of the liquid crystal display device.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
図4に示した、短絡金属配線6と保護素子7を付加した
TFTLCDでは、アドレス配線n本分、データ配線m
本分のn×mマトリックスの液晶パネルを第1行第1列
目のTFTのアドレス配線から見た概略等価回路図を示
した図5の様に、オンレベルにあるデータ信号11が、
保護素子7al−短絡金属配線6−保護素子7a2を通
過し、他のデータ配線16に流れ込む、いわゆるクロス
トークが発生する。即ち、図5において、実線矢印は本
来の信号、点線矢印はクロストーク分の供給路をそれぞ
れ示している。この様に、クロストーク電流が、行方向
に配列された他のTFT18,19に供給されるデータ
信号と混合して、前記他のTFTに接続された表示電極
に印加されるために、この表示電極に対応する画素は供
給されたデータ信号とは異なる電圧で動作し、表示品質
が低下するという問題が発生した。
However, in the TFT LCD shown in FIG. 4 to which the short-circuit metal wiring 6 and the protection element 7 are added, n address wirings and data wirings m are provided.
As shown in FIG. 5, which shows a schematic equivalent circuit diagram of a liquid crystal panel of this n × m matrix viewed from the address wiring of the TFT in the first row and the first column, the data signal 11 at the on-level is
The so-called crosstalk, which passes through the protection element 7al-short-circuit metal wiring 6-protection element 7a2 and flows into another data wiring 16, occurs. That is, in FIG. 5, solid arrows indicate original signals, and dotted arrows indicate supply paths for crosstalk. In this manner, the crosstalk current is mixed with the data signals supplied to the other TFTs 18 and 19 arranged in the row direction and applied to the display electrodes connected to the other TFTs. The pixel corresponding to the electrode operates at a voltage different from the supplied data signal, causing a problem that display quality is deteriorated.

【0006】つまり、図5において、各データ配線1
5,16,17の電位状態は、データ配線に供給される
データ信号の電圧変調レベル、オンデータが供給される
データ配線の数に依存する。電圧印加されるデータ配線
数が少ない場合、短絡金属配線側からみた抵抗値が小さ
くなるため、クロストーク電流がデータ配線へ流れ込み
やすくなり、また、このクロストーク電流は、データ信
号(表示パターン信号)に依存して変化する。
That is, in FIG. 5, each data line 1
The potential states of 5, 16, and 17 depend on the voltage modulation level of the data signal supplied to the data wiring and the number of data wirings to which the ON data is supplied. When the number of data wirings to which voltage is applied is small, the resistance value seen from the short-circuit metal wiring side becomes small, so that a crosstalk current easily flows into the data wiring, and the crosstalk current is a data signal (display pattern signal). It depends on.

【0007】この問題は、データ信号の電圧を何段階に
もわたって変化させ中間色を表示する階調表示の場合に
顕著となる。また、各データ配線から供給する信号の電
流は、各データ配線に接続された各ドライバ側からみる
と、TFTアレイに前記の双方向性の保護素子を設置し
たことにより、約2倍に増加する。即ち、データ信号1
1は、保護素子7al、短絡金属配線6を通過してアド
レス配線側に設置した保護素子7b2〜7bnに流れ込
む。短絡金属配線の抵抗値は、金属であるから微小であ
り、また、アドレス配線側の保護素子はn本並列接続さ
れるため、1/nとなり微小であり、アドレス配線の抵
抗値は無視される。
This problem is remarkable in the case of a gray scale display in which the voltage of the data signal is changed over several steps to display an intermediate color. In addition, the current of the signal supplied from each data line is approximately doubled from the viewpoint of each driver connected to each data line due to the provision of the bidirectional protection element in the TFT array. . That is, data signal 1
Numeral 1 passes through the protection element 7al and the short-circuit metal wiring 6, and flows into the protection elements 7b2 to 7bn provided on the address wiring side. The resistance value of the short-circuit metal wiring is very small because it is a metal, and since n protection elements on the address wiring side are connected in parallel, it becomes 1 / n, which is very small, and the resistance value of the address wiring is ignored. .

【0008】したがって、近似的にはこの配線での抵抗
値は、データ信号配線側の保護素子7alで決定され
る。例えば保護素子の値をTFTのON抵抗と同程度に
設計し、かつアドレス配線側のドライバ電位が非走査時
でグランドレベルに設定した場合に流れ込む電流が最大
となる。保護素子7を設けない場合と比較して約2倍の
電流が、ドライバから供給されることになる。
Therefore, approximately the resistance value of this wiring is determined by the protection element 7al on the data signal wiring side. For example, when the value of the protection element is designed to be about the same as the ON resistance of the TFT, and the driver potential on the address wiring side is set to the ground level during non-scanning, the maximum current flows. About twice the current is supplied from the driver as compared with the case where the protection element 7 is not provided.

【0009】このため、ドライバの電流供給アップとな
り、結果的には液晶表示装置の消費電力が増加し、ま
た、ドライバの発熱量が多くなるなどの問題が発生す
る。これは、小型軽量化のための電池駆動には障害とな
り、電池寿命を短くする。本発明は、上記問題点を除去
し、ドレイン及びゲートのドライバからデータ配線に回
り込む電流によるクロストークを低減し、表示品質を向
上させ、ドライバの消費電力を低減し、発熱量を低減さ
せるとともに、長時間の電池駆動を可能にする液晶表示
装置及びその駆動方法を提供することを目的とする。
As a result, the current supply to the driver is increased, and as a result, problems such as an increase in power consumption of the liquid crystal display device and an increase in the amount of heat generated by the driver occur. This hinders battery driving for reduction in size and weight, and shortens battery life. The present invention eliminates the above problems, reduces crosstalk due to current flowing from a drain and gate driver to a data wiring, improves display quality, reduces power consumption of a driver, and reduces heat generation. It is an object of the present invention to provide a liquid crystal display device that can be driven for a long time by a battery and a driving method thereof.

【0010】[0010]

【課題を解決するための手段】本発明は、上記目的を達
成するために、互いに交差させて配置した複数のアドレ
ス配線と複数のデータ配線の各交差部に、薄膜トランジ
スタと、該薄膜トランジスタのソース電極とドレイン電
極との何れか一方に接続された表示電極とがマトリック
ス状に複数配列されて表示領域を形成し、前記薄膜トラ
ンジスタのゲート電極に前記アドレス配線が、ソース電
極とドレイン電極の他方にデータ配線が夫々接続された
薄膜トランジスタアレイと、前記複数の表示電極と対向
する対向電極が形成された対向基板と、この対向基板と
薄膜トランジスタアレイとの間に封入された液晶とから
なる液晶表示装置において、前記薄膜トランジスタアレ
イの表示領域の周囲に前記複数のアドレス配線とデータ
配線とに交差させて形成され、前記各アドレス配線、各
データ配線とに、電圧−電流特性が双方向特性を有する
保護素子でそれぞれ接続された短絡配線と、前記短絡配
線から延出して形成される引出し端子と、この引出し端
子に、前記データ配線に供給されるデータ信号の電位の
うち、少なくとも最も低い電位を有する補償電圧を印加
する手段とを具備することを特徴とする。
The present invention SUMMARY OF], in order to achieve the above object, at each intersection of the plurality of address lines and a plurality of data lines which is placed by intersecting each other, a thin film transistor, the thin-film transistor A plurality of display electrodes connected to one of the source electrode and the drain electrode are arranged in a matrix to form a display region, and the address wiring is formed on the gate electrode of the thin film transistor, and the display electrode is formed on the other of the source electrode and the drain electrode. In a liquid crystal display device comprising a thin film transistor array to which data wirings are respectively connected, a counter substrate on which a counter electrode facing the plurality of display electrodes is formed, and a liquid crystal sealed between the counter substrate and the thin film transistor array. Crossing the plurality of address lines and data lines around a display area of the thin film transistor array. It is formed, the respective address lines, to the respective data lines, the voltage - a lead terminal which current characteristics and short wires connected respectively with a protective element having a bidirectional characteristic, is formed so as to extend from the short wire, this The potential of the data signal supplied to the data wiring is
And a means for applying a compensation voltage having at least the lowest potential .

【0011】また、互いに交差させて配置した複数のア
ドレス配線と複数のデータ配線の各交差部に、薄膜トラ
ンジスタと、該薄膜トランジスタのソース電極とドレイ
ン電極との何れか一方に接続された表示電極とがマトリ
ックス状に複数配列されて表示領域を形成し、前記薄膜
トランジスタのゲート電極に前記アドレス配線が、ソー
ス電極とドレイン電極の他方にデータ配線が夫々接続さ
れた薄膜トランジスタアレイと、前記複数の表示電極と
対向する対向電極が形成された対向基板と、この対向基
板と薄膜トランジスタアレイとの間に封入された液晶と
からなる液晶表示装置の駆動方法において、前記薄膜ト
ランジスタアレイの表示領域の周囲に前記複数のアドレ
ス配線とデータ配線とに交差させて形成され、前記各ア
ドレス配線、各データ配線とに、電圧−電流特性が双方
向特性を有する保護素子でそれぞれ接続された短絡配線
を備え、前記短絡配線に、前記データ配線に供給される
データ信号の電位のうち、少なくとも最も低い電位を有
する補償電圧を印加することを特徴とする。
Further, at each intersection of the plurality of address lines and a plurality of data lines which is placed by intersecting each other, a thin film transistor and, connected display electrodes to either the source electrode and the drain electrode of the thin film transistor And a plurality of display electrodes are arranged in a matrix to form a display area, wherein the address wiring is connected to a gate electrode of the thin film transistor, and a data wiring is connected to the other of a source electrode and a drain electrode, and the plurality of display electrodes A driving method for a liquid crystal display device comprising a counter substrate on which a counter electrode is formed, and liquid crystal sealed between the counter substrate and the thin film transistor array. It is formed so as to intersect the address wiring and the data wiring. A short-circuit wiring connected to each of the data wirings by a protection element having a voltage-current characteristic having a bidirectional characteristic, wherein the short-circuit wiring has at least the lowest potential among the potentials of data signals supplied to the data wiring. And applying a compensation voltage having the following.

【0012】[0012]

【作用】本発明によれば、上記したように、薄膜トラン
ジスタアレイの表示領域の周囲にアドレス配線群とデー
タ配線群とに交差する短絡配線を形成し、この短絡配線
と、各アドレス配線、各データ配線とをI−V特性が双
方向特性を有する保護素子で接続された薄膜トランジス
タアレイを備えた液晶表示装置において、前記短絡配線
に補償電圧を印加するようにしたので、駆動されている
状態でのデータ配線及びアドレス配線と、短絡配線との
間の電位差を小さくすることができる。
According to the present invention, as described above, a short-circuit line intersecting the address line group and the data line group is formed around the display area of the thin film transistor array, and the short-circuit line, each address line, and each data line are formed. In a liquid crystal display device including a thin film transistor array in which a wiring and an IV characteristic are connected by a protection element having a bidirectional characteristic, a compensation voltage is applied to the short-circuited wiring. The potential difference between the data wiring and the address wiring and the short-circuit wiring can be reduced.

【0013】したがって、データ配線(ドレイン)及び
アドレス配線(ゲート)のドライバからデータ配線に回
り込む電流によるクロストークが低減される。また、デ
ータ配線(ドレイン)側ドライバの出力電流を低減でき
るため、ドライバの発熱量を低減することができる。こ
の場合、短絡配線の補償電圧は、データ配線に供給さ
れるデータ信号の交流反転する電圧の最も低い電圧、
同様にデータ信号の交流反転する電圧のうち最も高い電
圧、液晶表示装置の対向電極に供給される信号の電
位、データ配線に供給されるデータ信号と同期して、
このデータ信号と同じ電位で変化する電圧とのいずれか
1つが選択される。上記いずれの電圧を短絡配線に供給
しても、該短絡配線と、アドレス配線及びデータ配線と
の間の平均的な電位差が小さくなり、クロストークが低
下する。
Therefore, crosstalk due to a current flowing from the driver of the data wiring (drain) and the address wiring (gate) to the data wiring is reduced. Further, since the output current of the data wiring (drain) side driver can be reduced, the amount of heat generated by the driver can be reduced. In this case, the compensation voltage of the short-circuit wiring is the lowest voltage of the voltage at which the data signal supplied to the data wiring is AC-inverted,
Similarly, in synchronism with the highest voltage of the AC signal inverting data signal, the potential of the signal supplied to the counter electrode of the liquid crystal display device, and the data signal supplied to the data wiring,
Any one of the data signal and a voltage that changes at the same potential is selected. When any of the above voltages is supplied to the short-circuit wiring, the average potential difference between the short-circuit wiring, the address wiring and the data wiring is reduced, and crosstalk is reduced.

【0014】[0014]

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図1は本発明の実施例を示す液
晶表示装置の電気的な回路接続を示す概略図、図2はそ
の液晶表示装置のTFTアレイを1つのデータ配線から
見た等価回路図、図3はそのTFTアレイの各配線に供
給する信号の波形図である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic diagram showing an electrical circuit connection of a liquid crystal display device showing an embodiment of the present invention, FIG. 2 is an equivalent circuit diagram of a TFT array of the liquid crystal display device viewed from one data line, and FIG. FIG. 3 is a waveform diagram of signals supplied to each wiring of a TFT array.

【0015】この図1において、ガラス基板などの絶縁
性透明基板21上に、複数のアドレス配線22と複数の
データ配線23とが互いに直交するように設けられ、こ
れらのアドレス配線22とデータ配線23との、各交差
部にTFT24が配置され、このTFT24に接続され
た表示電極25がマトリックス状に複数配列され、これ
らの複数の表示電極により表示領域が形成されている。
そして、表示領域の外周部に隣接して短絡配線26が複
数のアドレス配線22及び複数のデータ配線23と交差
するように形成され、この短絡配線26がデータ配線及
びアドレス配線と交差する部分にI−V特性が双方向性
の保護素子27が、これらの配線を互いに接続するよう
に配置されている。
In FIG. 1, a plurality of address wirings 22 and a plurality of data wirings 23 are provided on an insulating transparent substrate 21 such as a glass substrate so as to be orthogonal to each other. TFTs 24 are arranged at the intersections of the two, and a plurality of display electrodes 25 connected to the TFTs 24 are arranged in a matrix, and a display area is formed by the plurality of display electrodes.
A short wiring 26 is formed adjacent to the outer peripheral portion of the display area so as to intersect with the plurality of address wirings 22 and the plurality of data wirings 23. A protection element 27 having a bidirectional -V characteristic is arranged to connect these wirings to each other.

【0016】保護素子27は、TFT工程及び液晶セル
工程中で発生する静電気から、TFT24を保護するた
めに設置されており、前述した従来例と同様の働きをも
っている。また、アドレス配線22には接続端子28が
形成され、この接続端子28にアドレス信号を発生する
アドレスラインドライバ31が接続される。更に、デー
タ配線23には接続端子29が形成され、この接続端子
29にデータ信号を発生するデータラインドライバ32
が接続される。図示しない対向基板に形成された対向電
極36は、前記表示電極と対向させて配置され、この対
向電極36には共通信号を発生するコモンドライバ37
が接続されている。そして、このTFTアレイと対向基
板間に液晶が封入されている。
The protection element 27 is provided to protect the TFT 24 from static electricity generated during the TFT process and the liquid crystal cell process, and has the same function as the above-described conventional example. A connection terminal 28 is formed on the address wiring 22, and an address line driver 31 for generating an address signal is connected to the connection terminal 28. Further, a connection terminal 29 is formed on the data wiring 23, and a data line driver 32 for generating a data signal at the connection terminal 29.
Is connected. A counter electrode 36 formed on a counter substrate (not shown) is disposed so as to face the display electrode, and a common driver 37 for generating a common signal is provided on the counter electrode 36.
Is connected. Liquid crystal is sealed between the TFT array and the opposing substrate.

【0017】クロック/タイミング信号発生回路33は
各種の同期信号を発生し、得られた信号はアドレスライ
ンドライバ31、データラインドライバ32及びコモン
ドライバ37に送出される。また、電圧発生回路34は
アドレス信号、データ信号を形成するための各電位に対
応した電圧を発生し、アドレスラインドライバ31、デ
ータラインドライバ32及びコモンドライバ37に送出
される。
The clock / timing signal generation circuit 33 generates various synchronization signals, and the obtained signals are sent to the address line driver 31, data line driver 32 and common driver 37. Further, the voltage generating circuit 34 generates voltages corresponding to respective potentials for forming an address signal and a data signal, and sends them to the address line driver 31, the data line driver 32 and the common driver 37.

【0018】本発明においては、短絡配線26の形成時
に、短絡配線電圧(以下、短絡配線補償電圧と記す)を
印加する引出し端子30を形成し、この引出し端子30
には前記クロックタイミング信号発生回路からの同期信
号と電源回路からの電源電圧が供給されるショートリン
グ(短絡配線)ドライバ35が接続されている。このシ
ョートリングドライバ35は予め定めた、短絡配線補償
電圧を発生し、前記引出し端子30を介して短絡配線2
6に印加する。なお、ここでは、引出し端子30は短絡
配線26の右上隅26aに一つだけ形成されているが、
複数個形成するようにしてもよい。すなわち、短絡配線
26の右上隅26aに加えて、短絡配線26の左上隅2
6d、左下隅26c、右下隅26bにも形成し、それぞ
れショートリングドライバ35に接続するようにしても
よい。
In the present invention, when forming the short-circuit wiring 26, a lead terminal 30 for applying a short-circuit wiring voltage (hereinafter, referred to as a short-circuit wiring compensation voltage) is formed.
Is connected to a short ring (short wiring) driver 35 to which a synchronization signal from the clock timing signal generation circuit and a power supply voltage from a power supply circuit are supplied. This short ring driver 35 generates a predetermined short-circuit wiring compensation voltage, and outputs the short-circuit wiring 2 via the lead-out terminal 30.
6 is applied. Here, although only one lead terminal 30 is formed at the upper right corner 26a of the short-circuit wiring 26,
A plurality may be formed. That is, in addition to the upper right corner 26a of the short-circuit wiring 26, the upper left corner 2
6d, the lower left corner 26c, and the lower right corner 26b may be formed and connected to the short ring driver 35, respectively.

【0019】ここでは、引出し端子30は、短絡配線2
6と同様にして、アルミニウム、アルミニウム系合金、
タンタル、タンタル合金、クロムなどの材料からなるゲ
ート電極及びアドレス配線22、そしてアルミニウム、
アルミニウム系合金、タンタル、タンタル合金、クロム
などの材料からなるドレイン電極及びデータ配線23と
同時に形成する。
Here, the lead terminal 30 is connected to the short-circuit wiring 2
6, aluminum, aluminum-based alloy,
A gate electrode and an address wiring 22 made of a material such as tantalum, a tantalum alloy, and chromium;
It is formed simultaneously with the drain electrode and the data wiring 23 made of a material such as an aluminum-based alloy, tantalum, a tantalum alloy, and chromium.

【0020】この引出し端子30を介して短絡配線26
には、以下に示す短絡配線補償電圧のうち1つが印加さ
れる。図3は短絡配線補償電位S1〜S4(太い実線で
図示)の種々の態様を、アドレス信号G(破線)とデー
タ信号D(一点鎖線)と共に示している。ここで、前記
データ信号は、1フレームを同期として、対向基板の対
向電極に印加される共通信号電位に対して正及び負の方
向に反転させた電圧波形をもっている。この図3におい
て、 (1)図3(A)に示すように、短絡配線補償電圧をデ
ータ信号の最も低い電位Vd Low(例えば、3.5
V)に保持する電圧S1。
The short-circuit wiring 26 is connected to the
, One of the following short-circuit wiring compensation voltages is applied. FIG. 3 shows various aspects of the short-circuit wiring compensation potentials S1 to S4 (shown by thick solid lines) together with an address signal G (broken line) and a data signal D (dashed line). Here, the data signal has a voltage waveform that is inverted in the positive and negative directions with respect to the common signal potential applied to the counter electrode of the counter substrate with one frame being synchronized. In FIG. 3, (1) As shown in FIG. 3A, the short-circuit wiring compensation voltage is set to the lowest potential Vd Low (for example, 3.5) of the data signal.
V1).

【0021】(2)図3(B)に示すように、短絡配線
補償電圧をデータ信号の反転周期と同期させて同じ電位
(例えば、Lowは3.5V、Highは13.5V)
になるように変化させる電圧。つまり、Vdの反転周期
と同期させて反転させる電圧S2。 (3)図3(C)に示すように、短絡配線補償電圧を対
向基板の電極に印加される電位Vcom(例えば、8.
5V)に保持する電圧S3。
(2) As shown in FIG. 3B, the short-circuit wiring compensation voltage is synchronized with the inversion cycle of the data signal to have the same potential (for example, 3.5 V for Low and 13.5 V for High).
The voltage that changes so that That is, the voltage S2 to be inverted in synchronization with the inversion cycle of Vd. (3) As shown in FIG. 3 (C), the short-circuit wiring compensation voltage is applied to the potential Vcom (for example, 8.
5V).

【0022】(4)図3(D)に示すように、短絡配線
補償電圧をデータ信号の反転周期と半周期ずらせて同じ
電位に反転させる電圧S4。 上記のいずれか一つの短絡配線補償電圧S1〜S4を本
発明の液晶表示素子の短絡配線に印加した場合の各ドラ
イバで消費される電力の一例を以下に示す。なお、従
来、例えば、(a)データ信号Dの平均電圧を8.5V
とすると、アドレス信号Gの平均電圧を25Vとする
と、全体の消費電力は535nWである。
(4) As shown in FIG. 3D, a voltage S4 for inverting the short-circuit wiring compensation voltage to the same potential by shifting the inversion cycle of the data signal by a half cycle. An example of the power consumed by each driver when any one of the short-circuit wiring compensation voltages S1 to S4 is applied to the short-circuit wiring of the liquid crystal display element of the present invention will be described below. Conventionally, for example, (a) the average voltage of the data signal D is 8.5 V
Assuming that the average voltage of the address signal G is 25 V, the total power consumption is 535 nW.

【0023】これに対して、本発明の短絡配線補償電圧
を印加する方式では、 (1)短絡配線補償電圧をデータ信号の最も低い電位に
保持する電圧S1とした場合は、各ドライバで消費され
る全体の消費電力は、130nWである。 (2)短絡配線補償電圧をデータ信号Dの反転周期と同
期させて同じ電位になるように変化させた電圧S2の場
合は、各ドライバで消費される全体の消費電力は、35
0nWである。
On the other hand, in the method of applying the short-circuit wiring compensation voltage of the present invention, (1) When the short-circuit wiring compensation voltage is set to the voltage S1 for holding the lowest potential of the data signal, the short-circuit wiring compensation voltage is consumed by each driver. The total power consumption is 130 nW. (2) In the case of the voltage S2 in which the short-circuit wiring compensation voltage is changed to the same potential in synchronization with the inversion cycle of the data signal D, the total power consumption consumed by each driver is 35
0 nW.

【0024】(3)短絡配線補償電圧が対向する基板の
対向電極の電位に保持する電圧S3の場合は、各ドライ
バで消費される全体の消費電力は、365nWである。 (4)短絡配線補償電圧がデータ信号の反転周期と半周
期位相をずらせて同じ電位に反転させる電圧S4の場合
は、各ドライバで消費される全体の消費電力は、440
nWである。
(3) When the short-circuit wiring compensation voltage is the voltage S3 held at the potential of the opposing electrode of the opposing substrate, the total power consumption consumed by each driver is 365 nW. (4) In the case where the short-circuit wiring compensation voltage is the voltage S4 for shifting the data signal inversion cycle and half cycle and inverting to the same potential, the total power consumption consumed by each driver is 440.
nW.

【0025】上述した、図2に示すように、オンレベル
にあるデータ信号11は、短絡配線26に引出し端子3
0を介して、ショートリングドライバ35から短絡配線
補償電圧を印加することにより、短絡配線26の電位と
データ信号及びアドレス信号の各平均的な電位との電位
差の平均値が小さくなる。したがって、保護素子27a
l−短絡金属配線26−保護素子27a2を通過し、他
のデータ配線16に流れ込む、いわゆるクロストーク電
流は低減され、表示品質を向上させることができる。
As described above, as shown in FIG.
By applying the short-circuit wiring compensation voltage from the short-ring driver 35 via 0, the average value of the potential difference between the potential of the short-circuit wiring 26 and the average potentials of the data signal and the address signal decreases. Therefore, the protection element 27a
The so-called crosstalk current flowing through the 1-short metal wiring 26-protective element 27a2 and flowing into the other data wiring 16 is reduced, and the display quality can be improved.

【0026】また、データラインドライバ32から短絡
金属配線26に流れ込む電流を小さくすることができ、
消費電力を低減することができる。したがって、発熱量
が減少するとともに、長時間の電池駆動を行うことがで
きる。なお、本発明は上記実施例に限定されるものでは
なく、本発明の趣旨に基づき種々の変形が可能であり、
それらを本発明の範囲から排除するものではない。
Further, the current flowing from the data line driver 32 to the short-circuit metal wiring 26 can be reduced,
Power consumption can be reduced. Therefore, the calorific value is reduced and the battery can be driven for a long time. It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible based on the gist of the present invention.
They are not excluded from the scope of the invention.

【0027】[0027]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、短絡配線から導出される引出し端子を形成し、
その引出し端子を介して短絡配線に補償電圧を印加した
ので、次のような効果を奏することができる。 (1)データ配線(ドレイン)及びアドレス配線(ゲー
ト)のドライバからデータ配線に回り込む電流によるク
ロストークが低減し、液晶表示装置の表示品質を向上で
きる。
As described above, according to the present invention, a lead terminal derived from a short-circuit wiring is formed,
Since the compensation voltage is applied to the short-circuit wiring via the lead terminal, the following effects can be obtained. (1) Crosstalk due to current flowing from the driver of the data wiring (drain) and the address wiring (gate) to the data wiring is reduced, and the display quality of the liquid crystal display device can be improved.

【0028】(2)データ配線(ドレイン)側ドライバ
の出力電流を低減できるため、ドライバの発熱量を低減
することができる。 (3)消費電力を低減できるため、長時間の電池駆動が
可能となり、しかも、小型軽量化を図ることができる。
(2) Since the output current of the data wiring (drain) side driver can be reduced, the amount of heat generated by the driver can be reduced. (3) Since the power consumption can be reduced, the battery can be driven for a long time, and the size and weight can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す液晶表示装置の概略構成
図である。
FIG. 1 is a schematic configuration diagram of a liquid crystal display device showing an embodiment of the present invention.

【図2】本発明の実施例を示す液晶表示装置のTFTア
レイにおける1つのアドレス配線から見た等価回路図で
ある。
FIG. 2 is an equivalent circuit diagram viewed from one address line in a TFT array of a liquid crystal display device according to an embodiment of the present invention.

【図3】本発明の実施例を示す液晶表示装置のTFTア
レイの短絡電流に印加する短絡配線補償電圧をアドレス
信号及びデータ信号と共に示す電圧波形図である。
FIG. 3 is a voltage waveform diagram showing a short-circuit wiring compensation voltage applied to a short-circuit current of a TFT array of a liquid crystal display device according to an embodiment of the present invention, together with an address signal and a data signal.

【図4】従来の液晶表示装置のTFTアレイの概略構成
図である。
FIG. 4 is a schematic configuration diagram of a TFT array of a conventional liquid crystal display device.

【図5】従来の液晶表示装置のTFTアレイにおける1
つのアドレス配線から見た等価回路図である。
FIG. 5 shows 1 in a TFT array of a conventional liquid crystal display device.
FIG. 3 is an equivalent circuit diagram viewed from one address line.

【符号の説明】[Explanation of symbols]

21 絶縁性透明基板 22 複数のアドレス配線 23 データ配線 24 TFT 25 表示電極 26 短絡配線 27 保護素子 28,29 接続端子 30 引出し端子 31 アドレスラインドライバ 32 データラインドライバ 33 クロック/タイミング信号発生回路 34 電圧発生回路 35 ショートリングドライバ DESCRIPTION OF SYMBOLS 21 Insulating transparent substrate 22 Plural address wiring 23 Data wiring 24 TFT 25 Display electrode 26 Short wiring 27 Protection element 28, 29 Connection terminal 30 Lead-out terminal 31 Address line driver 32 Data line driver 33 Clock / timing signal generation circuit 34 Voltage generation Circuit 35 Short ring driver

───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖本 浩之 東京都八王子市石川町2951−5 カシオ 計算機株式会社 八王子研究所内 (72)発明者 佐々木 誠 東京都八王子市石川町2951−5 カシオ 計算機株式会社 八王子研究所内 (56)参考文献 特開 平3−296725(JP,A) 特開 平3−216618(JP,A) 特開 昭61−290423(JP,A) 特開 昭61−230119(JP,A) 特開 平4−186219(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 G02F 1/1345 G02F 1/136 G09F 9/00 - 9/46 G09G 3/36 H01L 29/78 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hiroyuki Okimoto 2951-5 Ishikawacho, Hachioji-shi, Tokyo Casio Computer Co., Ltd. Inside Hachioji Research Laboratory (72) Inventor Makoto Sasaki 2951-5 Ishikawacho, Hachioji-shi, Tokyo Casio Computer Co., Ltd. Hachioji Research Institute (56) References JP-A-3-296725 (JP, A) JP-A-3-216618 (JP, A) JP-A-61-290423 (JP, A) JP-A-61-230119 (JP, A A) JP-A-4-186219 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/133 G02F 1/1345 G02F 1/136 G09F 9/00-9/46 G09G 3/36 H01L 29/78

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】互いに交差させて配置した複数のアドレス
配線と複数のデータ配線の各交差部に、薄膜トランジス
タと、該薄膜トランジスタのソース電極とドレイン電極
との何れか一方に接続された表示電極とがマトリックス
状に複数配列されて表示領域を形成し、前記薄膜トラン
ジスタのゲート電極に前記アドレス配線が、ソース電極
とドレイン電極の他方にデータ配線が夫々接続された薄
膜トランジスタアレイと、前記複数の表示電極と対向す
る対向電極が形成された対向基板と、この対向基板と薄
膜トランジスタアレイとの間に封入された液晶とからな
る液晶表示装置において、 (a)前記薄膜トランジスタアレイの表示領域の周囲に
前記複数のアドレス配線とデータ配線とに交差させて形
成され、前記各アドレス配線、各データ配線とに、電圧
−電流特性が双方向特性を有する保護素子でそれぞれ接
続された短絡配線と、 (b)前記短絡配線から延出して形成される引出し端子
と、 (c)該引出し端子に、前記データ配線に供給されるデ
ータ信号の電位のうち、少なくとも最も低い電位を有す
補償電圧を印加する手段とを具備することを特徴とす
る液晶表示装置。
At each intersection of claim 1 a plurality of address lines and a plurality of data lines which is placed by intersecting each other, a thin film transistor and, connected display electrodes to either the source electrode and the drain electrode of the thin film transistor And a plurality of display electrodes are arranged in a matrix to form a display area, the address wiring is connected to a gate electrode of the thin film transistor, and a data wiring is connected to the other of a source electrode and a drain electrode. A liquid crystal display device comprising a counter substrate having a counter electrode formed thereon and liquid crystal sealed between the counter substrate and the thin film transistor array, wherein: (a) the plurality of thin film transistors are arranged around a display region of the thin film transistor array; It is formed so as to intersect with the address wiring and the data wiring. The voltage - circuiting wires connected respectively with a protective device current characteristic has a bidirectional characteristic, and lead-out terminal which is formed so as to extend from (b) the short lines, the (c) the drawer terminals, the data Data supplied to the wiring
Data signal at least the lowest potential
The liquid crystal display device characterized by comprising a means for applying a that compensation voltage.
【請求項2】互いに交差させて配置した複数のアドレス
配線と複数のデータ配線の各交差部に、薄膜トランジス
タと、該薄膜トランジスタのソース電極とドレイン電極
との何れか一方に接続された表示電極とがマトリックス
状に複数配列されて表示領域を形成し、前記薄膜トラン
ジスタのゲート電極に前記アドレス配線が、ソース電極
とドレイン電極の他方にデータ配線が夫々接続された薄
膜トランジスタアレイと、前記複数の表示電極と対向す
る対向電極が形成された対向基板と、この対向基板と薄
膜トランジスタアレイとの間に封入された液晶とからな
る液晶表示装置の駆動方法において、 前記薄膜トランジスタアレイの表示領域の周囲に前記複
数のアドレス配線とデータ配線とに交差させて形成さ
れ、前記各アドレス配線、各データ配線とに、電圧−電
流特性が双方向特性を有する保護素子でそれぞれ接続さ
れた短絡配線を備え、前記短絡配線に、前記データ配線
に供給されるデータ信号の電位のうち、少なくとも最も
低い電位を有する補償電圧を印加することを特徴とする
液晶表示装置の駆動方法。
At each intersection of 2. A plurality of address lines and a plurality of data lines which is placed by intersecting each other, a thin film transistor and, connected display electrodes to either the source electrode and the drain electrode of the thin film transistor And a plurality of display electrodes are arranged in a matrix to form a display area, wherein the address wiring is connected to a gate electrode of the thin film transistor, and a data wiring is connected to the other of a source electrode and a drain electrode, and the plurality of display electrodes A driving method for a liquid crystal display device, comprising: a counter substrate on which a counter electrode is formed, and liquid crystal sealed between the counter substrate and the thin film transistor array. Each of the address wirings and each data wiring are formed so as to intersect with the address wirings and the data wirings. In the line, the voltage - current characteristic with a shorting bar which are respectively connected with a protective element having a bidirectional characteristic, the short-circuit wiring, the data line
Of the potentials of the data signals supplied to the
A method for driving a liquid crystal display device, comprising applying a compensation voltage having a low potential .
【請求項3】前記短絡配線に印加する補償電圧は、前
データ配線に供給されるデータ信号の最も低い電圧であ
ることを特徴とする請求項2記載の液晶表示装置の駆動
方法。
3. A compensation voltage to be applied to the short-circuit wiring method for driving a liquid crystal display device according to claim 2, characterized in that the pre-Symbol lowest voltage of the data signal supplied to the data line.
【請求項4】前記短絡配線に印加する補償電圧は、前
データ配線に供給されるデータ信号と同期して、このデ
ータ信号の最も高い電圧と最も低い電圧とに変化する電
圧であることを特徴とする請求項2記載の液晶表示装置
の駆動方法。
4. A compensation voltage to be applied to the shorting bar in synchronization with the data signal supplied to the pre-Symbol data lines, to be a voltage that varies with the lowest voltage and the highest voltage of the data signal 3. The method for driving a liquid crystal display device according to claim 2, wherein:
JP34760392A 1992-08-13 1992-12-28 Liquid crystal display device and driving method thereof Expired - Lifetime JP3153369B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP34760392A JP3153369B2 (en) 1992-12-28 1992-12-28 Liquid crystal display device and driving method thereof
CN931092817A CN1065051C (en) 1992-08-13 1993-08-13 Thin-film transistor array and liquid crystal display device using the thin-film transistor array
NL9301406A NL194873C (en) 1992-08-13 1993-08-13 Thin film transistors array and liquid crystal display device using it.
KR1019930015725A KR100228520B1 (en) 1992-08-13 1993-08-13 Thin-film transistor array and liquid crystal display device for using thin-film transistor array
US08/406,644 US5504348A (en) 1992-08-13 1995-03-20 Thin-film transistor array and liquid crystal display device using the thin-film transistor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34760392A JP3153369B2 (en) 1992-12-28 1992-12-28 Liquid crystal display device and driving method thereof

Publications (2)

Publication Number Publication Date
JPH06202149A JPH06202149A (en) 1994-07-22
JP3153369B2 true JP3153369B2 (en) 2001-04-09

Family

ID=18391338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34760392A Expired - Lifetime JP3153369B2 (en) 1992-08-13 1992-12-28 Liquid crystal display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP3153369B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483386B1 (en) * 1997-12-23 2005-08-24 삼성전자주식회사 Liquid Crystal Display with Compensation Circuit in Repair
JP3794368B2 (en) 2002-10-29 2006-07-05 セイコーエプソン株式会社 EL display device
JP2005260263A (en) * 2005-04-18 2005-09-22 Toshiba Corp X-ray imaging apparatus
JP5050891B2 (en) 2008-02-06 2012-10-17 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
JPH06202149A (en) 1994-07-22

Similar Documents

Publication Publication Date Title
US4345249A (en) Liquid crystal display panel
KR100253058B1 (en) Liquid crystal display device and its driving method
KR101032948B1 (en) Liquid crystal display and driving method thereof
KR100497052B1 (en) Liquid crystal display device
KR101018755B1 (en) Liquid crystal display
US5684546A (en) Electrostatic discharge protective circuit in a liquid crystal display
KR20080009889A (en) Liquid crystal display
US7557786B2 (en) Display device
JP2001343666A (en) Active matrix type liquid crystal display device
KR20100128803A (en) Liquid crsytal display
KR20070047439A (en) Liquid crystal display
KR20100055154A (en) Liquid crystal display and driving method thereof
KR101136348B1 (en) Array substrate and display apparatus having the same
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
JP3153369B2 (en) Liquid crystal display device and driving method thereof
JP2677260B2 (en) Active matrix liquid crystal display
JP3054913B2 (en) Active matrix liquid crystal display
JP3119942B2 (en) Driving method of active matrix type thin film transistor liquid crystal panel
JPH08298638A (en) Liquid crystal display device
JP3157186B2 (en) Active matrix type liquid crystal display
JP4298819B2 (en) Liquid crystal display device and manufacturing method thereof
JPH0990428A (en) Tft liquid crystal display element
KR20080028664A (en) Liquid crystal display and driving mathod thereof
KR100922794B1 (en) Liquid Crystal Display Device
JPH0363623A (en) Driving method for liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010116

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 12

EXPY Cancellation because of completion of term