KR100474542B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100474542B1
KR100474542B1 KR1019970051153A KR19970051153A KR100474542B1 KR 100474542 B1 KR100474542 B1 KR 100474542B1 KR 1019970051153 A KR1019970051153 A KR 1019970051153A KR 19970051153 A KR19970051153 A KR 19970051153A KR 100474542 B1 KR100474542 B1 KR 100474542B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
manufacturing
ammonia
dopant
target temperature
Prior art date
Application number
KR1019970051153A
Other languages
English (en)
Other versions
KR19990030755A (ko
Inventor
이정엽
이정호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970051153A priority Critical patent/KR100474542B1/ko
Publication of KR19990030755A publication Critical patent/KR19990030755A/ko
Application granted granted Critical
Publication of KR100474542B1 publication Critical patent/KR100474542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 접합층을 형성한 다음에 급속열처리(rapid thermal annealing, 이하 RTA 라 함) 공정시 목적온도까지 가열하는 동안에는 암모니아 가스를 흘려보내고, 목적온도에 도달한 후에는 암모니아 가스 또는 암모니아/질소 혼합가스를 흘려보냄으로써 가열하는 동안 및 열처리온도 유지시 상기 암모니아 가스의 질소이온으로 인한 도펀트의 확산을 최소화하여 얕은 접합을 형성하는 동시에 접합누설전류를 최소화하고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 제조방법
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반도체소자의 제조공정 중 얕은 접합을 형성한 후, RTA 공정을 실시하여 도펀트를 활성화시키는 동시에 접합누설전류를 최소화하는 방법에 관한 것이다.
반도체소자의 집적도가 증가함에 따라 소오스/드레인의 접합깊이는 점점 더 줄어들게 되어 초저접합 형성의 중요성이 증대되고 있다.
이하, 첨부된 도면을 참고로 하여 종래기술을 상세히 설명하기로 한다.
도 1a 내지 도 1c 는 종래기술에 따른 반도체소자의 제조방법을 도시한 도면들로서, 도 1a 는 반도체기판 상부에 게이트 산화막 및 게이트 전극을 형성한 것을 도시한 단면도이고, 도 1b 는 소오스와 드레인 접합이 형성됨을 도시한 단면도이며, 도 1c 는 접합층 형성후 열처리 실시조건을 도시한 그래프도이다.
먼저, 반도체기판(11) 위에 소자분리 산화막(도시안됨), 게이트산화막(13), 게이트 전극(15)을 순차적으로 형성한다. (도 1a)
다음, 노출된 반도체기판(11)에 도펀트를 이온주입하여 접합층(17)을 형성한다. (도 1b)
그 다음, RTA 공정을 실시하여 상기 도펀트를 활성화시키는 동시에 상기 열처리 공정에 의한 도펀트의 확산을 최소화한다.
상기 RTA 공정을 실시하기 위한 목적온도(T)까지 가열하는 시간(S1)과, 목적온도에서 열처리하는 시간(S2) 및 상온으로 냉각시키는 시간(S3)까지 산화막의 생성을 방지하기 위해 질소(N2) 가스를 흘려보낸다. (도 1c)
상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 퍼니스에 의한 열처리에 비해 상기 RTA 공정에 의한 도펀트의 확산은 비교적 적지만 아직도 상당한 깊이로의 확산을 일으키게 되어 접합깊이가 증가함과 동시에 접합누설전류가 증가되므로 소자의 전기적 특성을 악화시키는 문제점을 발생시킨다.
본 발명은 상기한 종래기술의 문제점을 해결하기위하여, 얕은 접합을 형성하고 도펀트를 활성화시키는 동시에 열처리에 의한 확산을 최소화하기 위한 RTA 공정으로 접합누설전류를 최소화시키는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 제조방법은,
반도체기판에 게이트 산화막, 게이트 전극 및 접합층을 형성하는 공정과,
상기 접합층의 도펀트를 활성화시키며 열처리에 의한 도펀트의 확산을 최소화시키는 RTA 공정을 실시하되, 목적온도까지의 승온시는 암모니아 가스를 플로우시키고, 상온까지의 냉각시에는 암모니아 또는 암모니아/질소 혼합가스를 플로우시키며 실시하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 열처리전의 이온주입공정으로 인해 반도체기판에는 격자변형(lattice distortion)과 많은 결함(defect)이 존재하게 되나 질소가스에 비해 반응성이 뛰어난 암모니아 가스 분위기에서는 암모니아의 질소이온이 반도체기판 내로 쉽게 확산되어 들어가면서 도펀트의 확산 경로를 막는 역할을 함으로써 도펀트의 확산을 최소화하여 앝은 접합을 형성함과 동시에 접합누설전류를 최소화하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2c 는 본 발명에 따른 반도체소자의 제조방법을 도시한 도면들로서, 도 2a 는 반도체기판 상부에 게이트 산화막 및 게이트 전극을 형성한 것을 도시한 단면도이고, 도 2b 는 소오스와 드레인 접합이 형성됨을 도시한 단면도이며, 도 2c 는 접합층 형성후 열처리 실시조건을 나타내는 그래프도이다.
먼저, 반도체기판(21) 위에 소자분리 산화막(도시안됨), 게이트산화막(23),게이트 전극(25)을 순차적으로 형성한다. (도 2a)
다음, 노출된 반도체기판(21)에 도펀트를 이온주입하여 접합층(27)을 형성한다.
여기서, 상기 도펀트는 p형 불순물을 주입하여 p형 소오스와 드레인 접합을 형성한다. 이때, 상기 도펀트가 B+이온인 경우에는 1 ∼ 50keV로 1×1015 ∼ 1×1016 ions/㎠를 주입하고, 상기 도펀트가 BF++ 이온인 경우에는 5 ∼ 100keV로 1×1015 ∼ 1×1016 ions/㎠를 주입한다. (도 2b)
그 다음, RTA 공정을 실시하여 상기 도펀트를 활성화시키는 동시에 상기 열처리 공정에 의한 도펀트의 확산을 최소화시킨다.
이때, 상기 RTA 공정은 800 ∼ 1150 ℃ 온도에서 5 ∼ 30초정도 실시한다.
상기 RTA 공정이 실시되는 목적온도(T)까지의 승온속도는 30 ∼ 150℃/sec이고, 가열하는 동안(S1)에는 암모니아(NH3)가스를 1 ∼ 5slpm(standard liter per minute)정도의 유량으로 흘려보낸다.
그런 후, 목적온도(T)에서 열처리하는 시간(S2) 및 상온으로 냉각시키는 동안(S3)에는 암모니아 가스 또는 암모니아/질소 혼합가스를 흘려보낸다. 이때, 상기 암모니아 단일가스를 플로우시키는 경우에는 1 ∼ 5slpm, 암모니아/질소 혼합가스를 플로우시키는 경우에는 암모니아 가스 1 ∼ 5slpm, 질소 가스 1 ∼ 5slpm 정도의 유량을 유지시킨다. (도 2c)
참고로, 도 2d 는 본 발명에 따른 열처리 조건에 의한 접합깊이를 나타낸 그래프로서, 하기와 같은 특징을 나타낸다.
이온주입 공정으로 인하여 반도체기판(21)에는 격자변형(lattice distortion)과 많은 결함(defect)이 존재하게 되지만, 질소 가스에 비해 반응성이 뛰어난 암모니아 가스 분위기에서는 암모니아의 질소 이온이 반도체기판(21) 내로 쉽게 확산되어 들어가면서 도펀트의 확산경로를 막는 역할을 함으로써 상기 도펀트의 확산을 최소화시켜 얕은 접합을 형성함과 동시에 접합누설전류를 최소화시켜 소자의 전기적 특성을 향상시킨다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 접합층을 형성한 다음에 급속열처리(rapid thermal annealing, 이하 RTA 라 함) 공정시 목적온도까지 가열하는 동안에는 암모니아 가스를 흘려보내고, 목적온도에 도달한 후에는 암모니아 가스 또는 암모니아/질소 혼합가스를 흘려보냄으로써 가열하는 동안 및 열처리온도 유지시 상기 암모니아 가스의 질소이온으로 인한 도펀트의 확산을 최소화시켜 얕은 접합을 형성하는 동시에 접합누설전류를 최소시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 이점이 있다.
도 1a 는 반도체기판 상부에 게이트 산화막 및 게이트 전극을 형성한 것을 도시한 단면도.
도 1b 는 소오스와 드레인 접합이 형성됨을 도시한 단면도.
도 1c 는 접합층 형성후 열처리 실시조건을 도시한 그래프도.
도 2a 는 반도체기판 상부에 게이트 산화막 및 게이트 전극을 형성한 것을 도시한 단면도.
도 2b 는 소오스와 드레인 접합이 형성됨을 도시한 단면도.
도 2c 는 접합층 형성후 열처리 실시조건을 나타내는 그래프도.
도 2d 는 본 발명에 따른 열처리 조건에 의한 접합깊이를 나타낸 그래프.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
11, 21 : 반도체기판 13, 33 : 게이트 산화막
15, 25 : 게이트 전극 17, 27 : 접합층
T : 목적온도 S1 : 목적온도까지 가열하는 시간
S2 : 목적온도에서 열처리하는 시간 S3 : 상온으로 냉각시키는 시간

Claims (8)

  1. 반도체기판에 게이트 산화막, 게이트 전극 및 접합층을 형성하는 공정과,
    상기 접합층의 도펀트를 활성화시키며 열처리에 의한 도펀트의 확산을 최소화시키는 RTA 공정을 실시하되, 목적온도까지의 승온시는 암모니아 가스를 플로우시키고, 상온까지의 냉각시에는 암모니아 또는 암모니아/질소 혼합가스를 플로우시키며 실시하는 공정을 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 도펀트는 B+ 이온 또는 BF++ 이온인 것을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 접합층은 B+ 이온을 1 ∼ 50keV의 이온주입에너지로 1×1015 ∼ 1×1016 ions/㎠ 만큼 불순물을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 접합층은 BF2+ 이온을 5 ∼ 100keV의 이온주입에너지로 1×1015 ∼ 1×1016 ions/㎠ 만큼 불순물을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 RTA 공정중 승온공정은 암모니아 가스 1 ∼ 5 slpm 을 흘려보내는 동시에 30 ∼ 150℃/sec 의 속도로 승온시키는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 RTA 공정중 목적온도에 도달한 이후 상온으로 냉각될때까지 암모니아 가스의 유량은, 1 ∼ 5 slpm 으로 유지하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 RTA 공정중 목적온도에 도달한 이후 상온으로 냉각될때까지 암모니아/질소 혼합가스의 유량은, 암모니아 가스 1 ∼ 5 slpm 및 질소 가스 1 ∼ 5 slpm 으로 유지하는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 RTA 공정은 800 ∼ 1150 ℃의 온도에서 5 ∼ 30 초 동안 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019970051153A 1997-10-06 1997-10-06 반도체소자의제조방법 KR100474542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970051153A KR100474542B1 (ko) 1997-10-06 1997-10-06 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970051153A KR100474542B1 (ko) 1997-10-06 1997-10-06 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR19990030755A KR19990030755A (ko) 1999-05-06
KR100474542B1 true KR100474542B1 (ko) 2005-05-19

Family

ID=37302685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970051153A KR100474542B1 (ko) 1997-10-06 1997-10-06 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100474542B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694971B1 (ko) * 2002-07-16 2007-03-14 주식회사 하이닉스반도체 반도체 소자의 접합영역 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291181A (ja) * 1992-04-07 1993-11-05 Sharp Corp 半導体装置の製造方法
JPH0645352A (ja) * 1992-07-24 1994-02-18 Sharp Corp 半導体装置の製造方法
KR970054412A (ko) * 1995-12-22 1997-07-31 김주용 반도체 소자의 얕은 접합 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291181A (ja) * 1992-04-07 1993-11-05 Sharp Corp 半導体装置の製造方法
JPH0645352A (ja) * 1992-07-24 1994-02-18 Sharp Corp 半導体装置の製造方法
KR970054412A (ko) * 1995-12-22 1997-07-31 김주용 반도체 소자의 얕은 접합 형성 방법
KR100197120B1 (ko) * 1995-12-22 1999-06-15 김영환 반도체 소자의 얕은 접합 형성 방법

Also Published As

Publication number Publication date
KR19990030755A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
US6475868B1 (en) Oxygen implantation for reduction of junction capacitance in MOS transistors
KR100474542B1 (ko) 반도체소자의제조방법
US6284579B1 (en) Drain leakage reduction by indium transient enchanced diffusion (TED) for low power applications
US6423601B1 (en) Retrograde well structure formation by nitrogen implantation
KR100429556B1 (ko) 채널 특성을 개선시킨 반도체소자의 제조 방법
KR100607317B1 (ko) 반도체소자의접합부형성방법
JPH0366165A (ja) 半導体基板への不純物拡散方法
JPH0346238A (ja) 半導体装置の製造方法
JP2586000B2 (ja) 半導体装置の製造方法
KR100334965B1 (ko) 모스전계효과트랜지스터 소자의 제조방법
KR19990004563A (ko) 반도체 소자의 제조방법
KR100671594B1 (ko) 반도체 소자의 얕은 접합 트랜지스터 제조 방법
KR100338820B1 (ko) 모스형 트랜지스터의 소오스/드레인 형성 방법
KR100325596B1 (ko) 비소이온주입후실리콘웨이퍼의결정결함형성억제방법
KR100468695B1 (ko) 짧은채널효과를개선시키기위한채널도우핑프로파일을갖는고성능모스트랜지스터제조방법
KR100422325B1 (ko) 반도체 소자의 제조방법
KR100694971B1 (ko) 반도체 소자의 접합영역 형성 방법
KR100642386B1 (ko) 실리사이드층 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR100257757B1 (ko) 도펀트의 외확산을 방지하기 위한 초저접합층형성 방법
KR20010003691A (ko) 반도체소자의 얕은 접합 형성방법
KR101128699B1 (ko) 반도체 소자의 제조방법
JPH03265131A (ja) 半導体装置の製造方法
JPS6356916A (ja) 半導体装置の製造方法
KR20020052682A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100600253B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee