KR100473729B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100473729B1
KR100473729B1 KR10-2002-0065440A KR20020065440A KR100473729B1 KR 100473729 B1 KR100473729 B1 KR 100473729B1 KR 20020065440 A KR20020065440 A KR 20020065440A KR 100473729 B1 KR100473729 B1 KR 100473729B1
Authority
KR
South Korea
Prior art keywords
forming
gas
trench
chf
amount
Prior art date
Application number
KR10-2002-0065440A
Other languages
English (en)
Other versions
KR20040036416A (ko
Inventor
박근주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2002-0065440A priority Critical patent/KR100473729B1/ko
Publication of KR20040036416A publication Critical patent/KR20040036416A/ko
Application granted granted Critical
Publication of KR100473729B1 publication Critical patent/KR100473729B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 반도체 기판의 소정 영역을 식각하여 트렌치를 형성하는 공정에서 CF4를 일정하게 유입시키고 CHF3의 양을 조절하여 폴리머의 생성을 조절하는 다단계 식각 공정을 실시하여 상부 및 하부가 완만한 경사를 갖는 트렌치를 형성한 후 산화막을 매립하여 소자 분리막을 형성함으로써 산화 공정에서 발생되는 활성 영역의 잠식 문제로 인한 임계 치수가 축소되는 문제점과 열 공정에 의한 반도체 기판의 스태킹 불량(stacking fault)을 유발하는 문제점을 최소화할 수 있고, 여러차례의 식각 공정에 의해 트렌치를 형성함으로써 스트레스가 집중되는 것을 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법이 개시된다.

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming an isolation layer in a semiconductor device}
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 트렌치를 형성하기 위한 식각 공정에서 유입 가스의 양을 조절하여 폴리머의 생성을 조절함으로써 트렌치 상부 뿐만 아니라 하부가 완만한 경사를 갖도록 형성할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
반도체 소자가 고집적화 될수록 소자 사이를 분리하기 위한 소자 분리막은 얕은 트렌치를 형성한 후 산화막을 매립하는 방법으로 형성한다. 그런데, 이러한 소자 분리막 형성 과정에서 상부가 완만한 경사를 갖도록 트렌치를 형성하는 것은 소자적인 측면에서 전기장(electric field)을 집중시켜 험프 효과(hump effect)를 야기하는 문제점을 해결하기 위한 방법으로 개발되어 왔다.
이러한 방법중의 하나로서 트렌치를 형성한 후 산화 공정을 실시하는 방법이 있는데, 이 방법은 활성 영역을 잠식하고 열 스트레스(thermal stress)에 의한 변형을 유발하여 접합 누설의 원인이 되는 문제점이 있다. 또다른 방법으로 감광막을 식각 마스크로 식각 공정을 실시하는 방법이 있다.
이러한 트렌치의 상부가 완만한 경사를 갖도록 감광막을 마스크로 트렌치를 형성하여 소자 분리막을 형성하는 방법을 도 1(a) 내지 도 1(c)를 이용하여 설명하면 다음과 같다.
도 1(a)를 참조하면, 반도체 기판(11) 상부에 패드 산화막(12) 및 패드 질화막(13)을 형성한다. 패드 질화막(13) 상부에 감광막(14)을 형성한 후 소자 분리 마스크를 이용한 노광 및 현상 공정을 실시하여 감광막(14)을 패터닝한다. 패터닝된 감광막(14)을 마스크로 패드 질화막(13) 및 패드 산화막(12)을 식각한 후 반도체 기판(11)을 식각한다. 그런데, 반도체 기판(11)의 식각 과정에서 폴리머(15)가 발생되어 감광막(14), 패드 질화막(13) 및 패드 산화막(12), 그리고 일부 식각된 반도체 기판(11)의 측벽에 잔류하게 된다. 폴리머(15)가 형성된 상태에서 계속된 식각 공정에 의해 반도체 기판(11)을 소정 깊이로 식각하여 트렌치(16)를 형성한다. 그런데, 측벽에 형성된 폴리머(15)에 의해 트렌치(16)의 폭은 소자 분리 마스크보다 작게 형성된다.
도 1(b)를 참조하면, 감광막(14)을 제거한 후 세정 공정을 실시하여 폴리머(15)를 제거한다. 이때, 트렌치(16)는 완만한 모양을 갖지 않고 폴리머(15)가 형성되었던 상부 측면이 각진 모양을 갖게 된다. 그리고, 전체 구조 상부에 산화막(17)을 형성한다.
도 1(c)를 참조하면, 패드 질화막(13)이 소정 두께로 잔류하도록 산화막(17) 및 패드 질화막(13)을 연마하여 제거한다. 그리고, HF와 H3PO4를 이용하여 나머지 패드 질화막(13)을 제거하여 트렌치(16) 내부에 산화막(17)이 매립된 소자 분리막을 형성한다.
그런데, 상기의 방법은 식각 과정에서 발생된 폴리머에 의해 트렌치의 상부가 완벽하게 둥근 형태로 형성되지 않고 각진 형태로 형성된다. 이는 고전압 소자에서 험프를 발생시킬 수 있다.
본 발명의 목적은 트렌치의 상부가 완만한 경사를 갖도록 하여 고전압 소자에서의 험프 발생의 원인을 제거할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 트렌치를 형성하기 위한 식각 공정에 사용되는 가스의 양을 조절하여 트렌치 상부 뿐만 아니라 하부도 완만한 경사를 갖도록 함으로써 고전압 소자에서의 험프 발생의 원인을 제거할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성한 후 그 상부에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 상기 패드 질화막 및 상기 패드 산화막의 소정 영역을 식각하는 단계와, 상기 감광막 패턴을 마스크로 유입 가스의 양을 조절하여 폴리머의 생성을 조절하는 다단계 식각 공정으로 상기 반도체 기판을 식각하여 상부가 완만한 경사를 갖거나 상부 및 하부가 완만한 경사를 갖는 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 전체 구조 상부에 산화막을 형성한 후 연마 공정 및 식각 공정으로 상기 패드 질화막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 기판(21) 상부에 패드 산화막(22) 및 패드 질화막(23)을 형성한다. 이때, 패드 산화막(22)은 100∼150Å의 두께로 형성하고, 패드 질화막(23)은 1400Å 정도의 두께로 형성한다. 패드 질화막(23) 상부에 감광막(24)을 형성한 후 소자 분리 마스크를 이용한 노광 및 현상 공정을 실시하여 감광막(24)을 패터닝한다. 패터닝된 감광막(24)을 마스크로 활성화된 플라즈마를 이용한 건식 식각 공정을 실시하여 패드 질화막(23) 및 패드 산화막(22)을 제거한다.
도 2(b)를 참조하면, 패터닝된 감광막(24)을 마스크로 이용한 계속된 식각 공정으로 반도체 기판(21)을 식각하여 트렌치(26)를 형성한다. 여기서, 트렌치(26)를 형성하기 위한 반도체 기판(21)의 식각 공정은 CF4 가스와 CHF3 가스를 이용하여 실시하는데, CF4 가스의 유입량을 유지하고 CHF3 가스의 유입량을 조절하여 다단계로 실시하면, 패드 산화막(22), 패드 질화막(23) 및 감광막(24)의 측벽에 형성되는 폴리머(25a, 25b 및 25c)의 양이 조절되어 트렌치(26) 상부가 완만한 경사를 갖도록 한다. 예를들어, 40sccm의 CF4 가스와 100sccm의 CHF3 가스를 이용하여 1차 식각을 실시하고, 40sccm의 CF4 가스와 80sccm의 CHF3 가스를 이용하여 2차 식각을 실시하며, 40sccm의 CF4 가스와 50sccm의 CHF3 가스를 이용하여 3차 식각을 실시하여 상부의 경사를 완만하게 하고, 3차 식각 조건으로 소정 깊이의 트렌치(26)가 형성되도록 식각 공정을 실시한다. 즉, CF4 가스를 40sccm 유입시키고, CHF3 가스의 유입량을 점차 줄여가다가 트렌치 상부 경사가 원하는 경사를 갖는 시점에서 CHF3 가스의 유입량을 유지하여 식각 공정을 실시한다. 여기서, 각 식각 단계에서의 CHF3는 감광막(24)의 탄소와 반응하여 CF 계열의 폴리머(25a, 25b 및 25c)를 형성하는데, 각각의 폴리머(25a, 25b 및 25c)는 각각의 식각 과정에서 발생된 것이다. 한편, 폴리머(25a, 25b 및 25c)의 생성 정도에 따라 트렌치(25) 상부의 완만한 정도가 결정되기 때문에 각 식각 단계의 공정 시간을 적절하게 조절한다. 따라서, 순차적으로 CHF3의 양을 줄여가면 트렌치(25) 상부의 기울기가 작아져 소자의 특성에 영향을 미치지 않는 원형에 가까운 둥글기를 얻을 수 있다.
도 2(c)를 참조하면, 감광막(24)을 제거한 후 세정 공정을 실시하여 폴리머(26a, 26b 및 26c)를 제거한다. 이때, 트렌치(25)는 상부가 완만한 경사를 갖도록 형성된다. 그리고, 전체 구조 상부에 산화막(27)을 형성한다.
도 2(d)를 참조하면, 패드 질화막(23)이 소정 두께로 잔류하도록 산화막(27) 및 패드 질화막(23)을 연마하여 제거한다. 그리고, HF와 H3PO4를 이용하여 나머지 패드 질화막(23)을 제거하여 트렌치(26) 내부에 산화막(27)이 매립된 소자 분리막을 형성한다.
본 발명의 다른 실시 예로서, CHF3의 양을 줄여가며 다단계의 식각 공정을 실시한 후 CHF3의 양을 늘여가며 다단계의 식각 공정을 실시할 수 있다. 이렇게 하면 상부 뿐만 아니라 하부도 완만한 경사를 갖도록 트렌치를 형성할 수 있다.
상술한 바와 같이 본 발명에 의하면 식각 패턴 밀도의 변화에 따른 조밀한 영역에서도 트렌치의 상부가 완만한 경사를 갖는 소자 분리막을 형성할 수 있어 산화 공정에서 발생되는 활성 영역의 잠식 문제로 인한 임계 치수가 축소되는 문제점과 열 공정에 의한 반도체 기판의 스태킹 불량(stacking fault)을 유발하는 문제점을 최소화할 수 있다. 그리고, 여러차례의 식각 공정에 의해 트렌치를 형성함으로써 스트레스가 집중되는 것을 방지할 수 있다.
도 1(a) 내지 도 1(c)는 종래의 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 패드 산화막
13 및 23 : 패드 질화막 14 및 24 : 감광막
15, 26a, 26b 및 26c : 폴리머
16 및 25 : 트렌치 17 및 27 : 산화막

Claims (3)

  1. (a) 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성한 후 그 상부에 감광막 패턴을 형성하는 단계;
    (b) 상기 감광막 패턴을 마스크로 상기 패드 질화막 및 상기 패드 산화막의 소정 영역을 식각하는 단계;
    (c) 상기 감광막 패턴을 마스크로 유입 가스의 양을 조절하여 상기 패드 산화막, 패드 질화막 및 감광막 패턴 측벽에 생성되는 폴리머의 양을 조절하는 다단계 식각 공정으로 상기 반도체 기판을 식각하여 상부가 완만한 경사를 갖거나 상부 및 하부가 완만한 경사를 갖는 트렌치를 형성하는 단계; 및
    (d) 상기 트렌치가 매립되도록 전체 구조 상부에 산화막을 형성한 후 연마 공정 및 식각 공정으로 상기 패드 질화막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서, 상기 (c) 단계는 CF4 가스와 CHF3 가스를 이용하여 실시하되, 상기 CF4 가스의 유입량은 일정하게 유지하고 상기 CHF3 가스의 유입양을 감소시키다가 일정하게 유지하는 다단계 식각 공정으로 실시하여 상기 상부가 완만한 경사를 갖는 트렌치를 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 1 항에 있어서, 상기 (c) 단계는 CF4 가스와 CHF3 가스를 이용하여 실시하되, 상기 CF4 가스의 유입량은 일정하게 유지하고 상기 CHF3 가스의 유입양을 감소시키다가 일정하게 유지한 후 다시 유입양을 증가시키는 다단계 식각 공정으로 실시하여 상기 상부 및 하부가 완만한 경사를 갖는 트렌치를 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
KR10-2002-0065440A 2002-10-25 2002-10-25 반도체 소자의 소자 분리막 형성 방법 KR100473729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0065440A KR100473729B1 (ko) 2002-10-25 2002-10-25 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0065440A KR100473729B1 (ko) 2002-10-25 2002-10-25 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040036416A KR20040036416A (ko) 2004-04-30
KR100473729B1 true KR100473729B1 (ko) 2005-03-10

Family

ID=37334986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0065440A KR100473729B1 (ko) 2002-10-25 2002-10-25 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100473729B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189731A (ja) * 1996-12-18 1998-07-21 Sekai Senshin Sekitai Denro Kofun Yugenkoshi コンタクトホール形成方法
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
KR20000004518A (ko) * 1998-06-30 2000-01-25 김영환 반도체소자의 소자분리절연막 형성방법
KR20010019185A (ko) * 1999-08-25 2001-03-15 윤종용 트렌치 격리 제조 방법
KR20010065909A (ko) * 1999-12-30 2001-07-11 박종섭 식각 폴리머를 이용한 반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
JPH10189731A (ja) * 1996-12-18 1998-07-21 Sekai Senshin Sekitai Denro Kofun Yugenkoshi コンタクトホール形成方法
KR20000004518A (ko) * 1998-06-30 2000-01-25 김영환 반도체소자의 소자분리절연막 형성방법
KR20010019185A (ko) * 1999-08-25 2001-03-15 윤종용 트렌치 격리 제조 방법
KR20010065909A (ko) * 1999-12-30 2001-07-11 박종섭 식각 폴리머를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20040036416A (ko) 2004-04-30

Similar Documents

Publication Publication Date Title
US6426300B2 (en) Method for fabricating semiconductor device by using etching polymer
US6514672B2 (en) Dry development process for a bi-layer resist system
US7829472B2 (en) Method of forming at least an opening using a tri-layer structure
KR100474508B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100473729B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR101006508B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100979233B1 (ko) 반도체 소자의 소자분리막 형성방법
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100548513B1 (ko) 에스티아이 공정을 개선하기 위한 리버스 에치백 방법
KR100895828B1 (ko) 트렌치 형성 방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100561513B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리 방법
KR100444609B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100972693B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990034473A (ko) 반도체소자 제조방법
KR100480919B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100875684B1 (ko) 반도체 소자의 제조방법
KR100875072B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100939161B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100728993B1 (ko) 반도체 소자의 제조방법
KR20000063964A (ko) 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
KR20050007885A (ko) 소자분리막을 위한 트렌치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee