KR100473197B1 - 집적회로를 위한 위상 시프트 및 트림 마스크를 결정하는방법 및 장치 - Google Patents

집적회로를 위한 위상 시프트 및 트림 마스크를 결정하는방법 및 장치 Download PDF

Info

Publication number
KR100473197B1
KR100473197B1 KR10-2002-7004059A KR20027004059A KR100473197B1 KR 100473197 B1 KR100473197 B1 KR 100473197B1 KR 20027004059 A KR20027004059 A KR 20027004059A KR 100473197 B1 KR100473197 B1 KR 100473197B1
Authority
KR
South Korea
Prior art keywords
mask
phase
region
integrated circuit
trim
Prior art date
Application number
KR10-2002-7004059A
Other languages
English (en)
Other versions
KR20020041814A (ko
Inventor
코브니콜라스베일리
사카지리쿄헤이
Original Assignee
멘터 그래픽스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23612127&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100473197(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 멘터 그래픽스 코포레이션 filed Critical 멘터 그래픽스 코포레이션
Publication of KR20020041814A publication Critical patent/KR20020041814A/ko
Application granted granted Critical
Publication of KR100473197B1 publication Critical patent/KR100473197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Networks Using Active Elements (AREA)

Abstract

딥 서브-마이크론 레이아웃의 최적화를 위한 방법 및 장치가 기재된다. 집적회로(IC) 설계의 구성요소들(예로, 게이트)은, 위상 시프트 공정없이 제조된 회로에 비해 회로 밀도 및/또는 성능을 개선하기 위해, 위상 시프트 공정(phase shifting process)을 이용하여 제조될 수 있다. 일실시예에서, 제1 마스크(예로, 위상 시프트 마스크)가 생성되는데. 이것은 위상 시프트 공정을 이용하여 제조되는 구성요소들을 포함한다. 또한, 제1 마스크를 이용하여 생성된 구조를 다시 처리하기 위해 제2 마스크(예로, 트림 마스크)가 생성된다. 두 마스크 모두 위상 시프트 공정으로 생성되는 구조(예로, 게이트)와는 상이한 집적회로 레이아웃 층에서의 영역(예로, 확산 영역)에 기반하여 정의된다.

Description

집적회로를 위한 위상 시프트 및 트림 마스크를 결정하는 방법 및 장치{METHOD AND APPARATUS FOR DETERMINING PHASE SHIFTS AND TRIM MASKS FOR AN INTEGRATED CIRCUIT}
본 발명은 집적회로 처리에 관한 것이다. 특히, 본 발명은 딥 서브-마이크론(deep sub-micron)(<0.25㎛) 집적회로에 대한 광 보정(optical correction)에 관한 것이다.
집적회로가 점점 조밀해짐에 따라, 라인 및 소자들의 폭 뿐만 아니라 라인 사이의 간격이 점점 작아지고 있다. 현재, 딥 서브-마이크론(<0.25㎛) 공정이 사용되고 있다. 그러나, 딥 서브-마이크론 공정에 있어서, 실리콘 양품률은 레티클(reticle)/마스크 패턴 충실도(fidelity), 광학적 근접 효과, 및 레지스트 및 에칭 처리과정 동안의 부하 효과 및 확산을 포함한 몇몇 인자에 의해 영향을 받는다. 통상적인 문제점은 국부적 패턴 밀도 및 토폴로지(topology), 및 라인 엔드 풀백(line end pullback)에 의존하는 라인-폭 변화를 포함한다.
도1a는 예시적인 딥 서브-마이크론 설계 레이아웃을 도시하고 있다. 도1a는 의도된 레이아웃을 도시하고 있지만, 딥 서브-마이크론 공정의 물리적 특성으로 인해, 결과로서 생성되는 회로는 이 설계 레이아웃과는 상이하다. 도1b는 도1a의 설계에 기반한 보정되지 않은(uncorrected) 구조이다.
도1b의 구조에서, 라인 폭은 동작의 속도 및 정확성에 영향을 줄 수 있는 밀도 및 토폴로지에 기반하여 변화한다. 또한, 라인 에지가 짧아지고 둥글게 되는데, 이것은 접속을 파괴하고 회로 장애를 야기할 수 있다. Wang 등에 의한 미국특허번호 제5,858,580호("'580 특허")에는 게이트 폭을 본래의 사이즈로부터 서브-마이크론 치수가 될 수 있는 축소된 사이즈로 줄이기 위한 장치 및 방법이 기재되어 있다.
'580 특허는 게이트 사이즈를 제1의 최소 실현가능 치수를 갖는 제1 제조 공정으로부터 제2의 최소 실현가능 치수를 갖는 제2 제조 공정으로 감소시킨다. 제2의 최소 실현가능 치수는 제1의 최소 실현가능 치수보다 작다. 그러나, '580 특허는 제1 공정을 위해 설계된 집적회로 레이아웃, 및 제2 공정에 사용되기 위해 축소된 집적회로 레이아웃을 필요로 한다. 따라서, 본래의 회로 레이아웃으로 수행할 수 있는 개선된 딥 서브-마이크론 처리가 요구된다.
본 발명은 첨부된 도면에서 제한적이 아닌 예시적인 방법으로 도시되어 있고, 여기서, 동일한 참조 번호는 유사한 구성요소를 나타낸다.
도1a는 예시적인 딥 서브-마이크론 설계 레이아웃을 도시한 도면.
도1b는 도1a의 설계에 기반한 보정되지 않은 구조를 도시한 도면.
도2는 집적회로 처리 배열의 일실시예를 도시한 도면.
도3은 확산 영역 위에 2개의 게이트를 갖는 설계 레이아웃을 도시한 도면.
도4는 본 발명의 일실시예에 따른 위상 시프트 및 트림 마스크 생성에 사용되는 라인 세그먼트 표시를 포함한 도3의 설계 레이아웃을 도시한 도면.
도5는 본 발명의 일실시예에 따른 도3의 레이아웃에 대한 위상 시프트 마스크를 도시한 도면.
도6은 본 발명의 일실시예에 따른 도3의 레이아웃에 대한 트림 마스크를 도시한 도면.
도7은 도3의 레이아웃에 기반하여 결과로서 생성된 회로를 도시한 도면.
도8은 본 발명의 일실시예에 따른 위상 시프트 및 트림 마스크 생성 과정을 도시한 순서도.
도9는 본 발명의 일실시예에 따른 위상 시프트 및 트림 마스크 생성 과정을 도시한 순서도.
도10은 본 발명의 일실시예에 따른 시뮬레이션 툴을 포함하는 EDA 툴을 도시한 도면.
도11은 본 발명을 실시하는데 적합한 컴퓨터 시스템의 일실시예를 도시한 도면.
발명의 요약
집적회로 제조를 위한 위상 시프트 마스크(phase shifting mask) 및 트림 마스크(trim mask)를 생성하기 위한 장치 및 방법이 기재되어 있다. 집적회로의 제1 층에서 제1 영역을 정의하는 제1 마스크가 생성된다. 제1 영역은 적어도 부분적으로 집적회로의 제2 층에서의 영역에 기반한다. 집적회로의 제1 층에서 제2 영역을 정의하는 제2 마스크가 생성된다. 제2 영역 또한 적어도 부분적으로 집적회로의 제2 층에서의 영역에 기반한다. 제2 마스크는 또한 제2 마스크에 의해 생성된 아티팩트를 제거한다.
집적회로 제조를 위한 위상 시프트 마스크 및 트림 마스크를 생성하는 방법 및 장치가 기재되어 있다. 다음의 설명에서, 본 발명의 완전한 이해를 제공하기 위해 여러 특정한 세부사항들이 제시된다. 그러나, 이 기술분야의 통상의 지식을 가진 자에게는 본 발명이 이러한 특정한 세부사항없이 실시될 수 있다는 것이 명백할 것이다. 다른 예에서, 본 발명을 모호하지 않게 하기 위해 구조 및 장치들이 블록도 형식으로 도시되어 있다.
명세서에서 "일실시예" 또는 "하나의 실시예"라는 용어는 그 실시예와 함께 설명된 특정한 형태, 구조 또는 특징들이 본 발명의 적어도 일실시예에 포함된다는 것을 의미한다. 명세서 중의 여러 곳에서 "일실시예에서"라는 표현은 반드시 모두 동일한 실시예를 언급하는 것은 아니다.
딥 서브-마이크론 레이아웃의 최적화를 위한 방법 및 장치가 기재된다. 집적회로(IC) 설계의 구성요소들(예로, 게이트)은, 위상 시프트 공정없이 제조된 회로에 비해 회로 밀도 및/또는 성능을 개선하기 위해, 위상 시프트 공정(phase shifting process)을 이용하여 제조될 수 있다. 일실시예에서, 제1 마스크(예로, 위상 시프트 마스크)가 생성되는데. 이것은 위상 시프트 공정을 이용하여 제조되는 구성요소들을 포함한다. 또한, 제1 마스크를 이용하여 생성된 구조를 다시 처리하기 위해 제2 마스크(예로, 트림 마스크)가 생성된다. 두 마스크 모두 위상 시프트 공정으로 생성되는 구조(예로, 게이트)와는 상이한 집적회로 레이아웃 층에서의 영역(예로, 확산 영역)에 기반하여 정의된다.
도2는 집적회로 처리 배열의 일실시예를 도시하고 있다. 도2의 배열은 본 발명에 사용되는데 적합하고, 후술되는 바와 같이 구성요소 사이즈를 줄이기 위해 사용될 수 있다. 도2의 구성요소들의 일반적인 사용은 이 기술분야에서 주지되어 있다. 변형예가 아래에 보다 상세히 기술된다. 예를 들면, 도2의 나머지 구성요소들을 이용하여 특정한 레티클 및/또는 마스크 구조 및 변형이 사용될 수 있다.
광원(200)이 웨이퍼(230) 쪽으로 빛을 공급한다. 마스크/레티클(210)은 웨이퍼(230)의 소정의 부분에 대해 빛을 차단한다. 스테퍼 스캐너(stepper scanner)(220)는 마스크/레티클(210)의 패턴을 웨이퍼(230)에 조성되는 다수의 집적회로 중 하나에 향하게 한다.
도3은 확산 영역 위에 2개의 게이트를 갖는 설계 레이아웃을 도시하고 있다. 도3의 레이아웃은 여기서 본 발명을 설명하는데 사용된다. 그러나, 본 발명의 유용성은 도3의 설계로 제한되지는 않는다.
확산 영역(310)은, 예를 들면, 트랜지스터에 대한 콜렉터 및 이미터를 제공하는데 사용될 수 있다. 확산 영역(310)은 이 기술분야에서 주지된 어떠한 방식으로도 제공될 수 있다. 예를 들면, 이온 주입에 의해 확산 영역(310)이 제공될 수 있다.
금속(또는 폴리실리콘) 영역(300)은 구성요소들 사이에 전도성을 제공한다. 예를 들면, 금속 영역(300)은 확산 영역(310)을 가로지르는 2개의 게이트와, 이 2개의 게이트와 다른 장치(도3에 미도시)와의 접속을 제공한다. 금속 영역(300)은, 예를 들면, 알루미늄, 구리 등으로 이루어질 수 있다.
도4는 본 발명의 일실시예에 따른 위상 시프트 및 트림 마스크 생성에 사용되는 라인 세그먼트 표시가 포함된 도3의 설계 레이아웃을 도시하고 있다. 일실시예에서, 위상 시프트 마스크의 영역을 정의하기 위해 라인 세그먼트가 사용된다. 대안의 실시예에서는, 위상 시프트 마스크를 정의하기 위해 라인 세그먼트로부터 오프셋(offset)이 사용된다.
라인 세그먼트(405, 445)는 확산 영역(310)의 끝단을 넘는다. 라인 세그먼트(400, 430)는 금속 영역(300)의 게이트의 중심에 대응된다. 라인 세그먼트(415, 410, 435, 440)는 각각의 엔드 라인 세그먼트(즉, 405, 445)와 게이트 라인 세그먼트(즉, 400, 430)를 연결한다. 라인 세그먼트(420, 425)는 게이트 라인 세그먼트를 연결한다. 대안의 실시예에서, 게이트 라인 세그먼트는 금속 영역(300)의 게이트에 중심이 맞춰지지 않을 수 있다.
일실시예에서, 도4의 라인 세그먼트는 확산 영역(310)의 경계로부터 소정 양만큼 오프셋된다. 일실시예에서, 그 오프셋은 보다 크며, 여기서, 는 빛의 파장이고, 는 사용된 개구수(numerical aperture)이다. 따라서, 오프셋은 게이트의 폭보다 크다. 도4의 라인 세그먼트는, 보다 상세히 후술되는 바와 같이, 확산 영역(310) 위에 제조되는 위상 시프트 영역의 치수를 나타낸다. 확산 영역(310)에 기반하여 위상 시프트 영역을 정의함으로써, 위상 시프트 마스크가 게이트 또는 위상 시프트 기술을 이용하여 생성되는 다른 영역에 기반하여 정의되는 것보다 쉽게 정의될 수 있다.
도5는 본 발명의 일실시예에 따른 도3의 레이아웃에 대한 위상 시프트 마스크를 도시하고 있다. 도5에 관해 설명된 실시예에서는, 본 발명에 따른 게이트를 생성하기 위한 위상 시프트 마스크를 정의하기 위해 도4에 관해 설명된 라인 세그먼트가 사용된다.
라인 세그먼크(400, 405, 410, 415)는 위상 시프트 마스크의 제1 노출 영역을 정의한다. 라인 세그먼트(430, 435, 440, 445)는 위상 시프트 마스크의 제2 노출 영역을 정의한다. 대안의 실시예에서는, 제1 및 제2 노출 영역을 정의하기 위해 도5의 라인 세그먼트로부터의 오프셋이 사용된다.
라인 세그먼트(400, 405, 410, 415) 및 라인 세그먼트(430, 435, 440, 445)는 위상 시프트 마스크 내의 위상 시프트 영역을 정의한다. 일실시예에서, 라인 세그먼트는 위상이 빛을 180도만큼 시프트하는 영역을 정의하고, 인접한 영역은 빛을 시프트하지 않는다. 대안적으로, 라인 세그먼트 외부의 영역은 180도 위상 시프트된 영역일 수 있고, 내부 영역은 0도 위상 시프트된 영역이 될 수 있다.
그 밖의 위상 시프트된 영역 및 위상 시프트되지 않은 영역이 위상 시프팅 마스크에 포함될 수도 있다. 대안의 실시예에서는, 0도 및 180도 이외의 위상 시프트가 사용될 수 있다. 위상 시프트 마스크는 또한 게이트 또는 위상 시프트 기술을 이용하여 생성되는 다른 영역 이외의 금속 층에 부가적인 구조를 제공하는데 사용될 수도 있다.
도6은 본 발명의 일실시예에 따른 도3의 레이아웃에 대한 트림 마스크를 도시한 도면이다. 트리밍 영역은 제조되는 트랜지스터 게이트의 일부분이 아닌 위상 시프트 마스크에 의해 생성되는 아티팩트(artifacts)를 제거한다.
위상 시프트 마스크의 위상 시프트 영역에 대응하는 트리밍 영역은 라인 세그먼트(500, 505, 510, 515) 및 라인 세그먼트(530, 535, 540, 545)에 의해 정의된다. 일실시예에서, 트리밍 영역을 정의하는 라인 세그먼트는 위상 시프트 영역을 정의하는 대응 라인 세그먼트로부터 소정 양만큼 오프셋된다. 또한, 다른 구조적 영역(도6에 미도시)이 트리밍 마스크에 포함될 수도 있다.
도7은 도3의 레이아웃에 기반하여 결과로서 생성된 회로를 도시한 도면이다. 확산 영역(310)은 도3의 레이아웃과 동일한 사이즈이다. 일실시예에서, 확산 영역(310) 위의 2개의 게이트는 도3의 본래의 회로 레이아웃에 비해 축소된 치수를 갖는다. 일실시예에서, 게이트 사이의 커넥션은 축소된 치수를 갖는다. 따라서, 금속 또는 폴리실리콘 영역(700)의 일부 또는 전부가 도3의 회로 레이아웃에 비해 축소된 치수를 갖는다.
도8은 본 발명의 일실시예에 따른 위상 시프트 및 트림 마스크 생성 과정을 도시한 순서도이다. 블록(810)에서, 설계 레이아웃이 생성 및/또는 액세스된다. 설계 레이아웃은, 예를 들면, 제조되는 회로의 GDS-II 기술이 될 수 있다. 다른 레이아웃 형식이 지원될 수도 있다.
블록(810)에서 설계 레이아웃이 액세스된다. 일실시예에서, 설계 레이아웃은 GDS-II 형식의 회로 기술이지만, 다른 형식이 사용될 수도 있다. 설계 레이아웃은 회로 설계를 기술하는데, 이로부터 마스크 및/또는 레티클이 설계되어, 설계 레이아웃에 의해 기술된 회로를 구현하게 된다.
블록(820)에서, 설계 레이아웃에 기반하여 위상 할당이 이루어진다. 일실시예에서, 사용된 집적회로 제조 공정의 최소 실현가능 치수보다 작은 치수를 갖는 게이트 구조를 생성하도록 위상 할당이 이루어진다.
전술된 바와 같이, 위상 할당은, 위상 시프트 처리가 사용되는 층 이외의 회로층에서의 회로 구조에 기반하여 이루어진다. 예를 들면, 게이트 구조를 생성하기 위해 위상 시프트가 사용되는 경우, 게이트 구조에 대한 위상 할당은, 그 위에 게이트 구조가 제조되는, 확산 영역에 기반하여 이루어진다. 위상 시프트 마스크는 위상 할당에 기반하여 생성된다.
블록(830)에서, 트림 마스크가 생성된다. 트림 마스크는 위상 시프트 마스크에 의해 생성된 아티팩트를 제거하는 기능을 한다. 일실시예에서, 트림 마스크는 위상 시프트 마스크와 동일한 회로 구조에 기반한다. 트림 마스크는 또한 여기서 기술된 2개의 마스크 위상 시프트 공정을 이용하여 생성된 구조 이외의 구조를 정의할 수도 있다. 예를 들면, 트림 마스크는 위상 편이 마스크 및 트림 마스크를 이용하여 생성된 게이트 영역 사이에 금속 또는 다른 접속 구조를 정의할 수 있다.
블록(840)에서 설계 검증(design verification)이 수행된다. 일실시예에서는, 위상 할당이 이루어진 후에, 설계 검증이 수행된다. 통상적으로, 설계 검증은 설계 규칙 검사 및/또는 전기적 연속성 검사를 포함하는데, 이것을 LVS(layout versus schematic) 검사라고 한다. 일실시예에서, 위상 시프트 마스크의 레이아웃에 의해 생성된 물리적인 게이트 폭은 종래의 설계 검증의 실패를 야기할 수 있기 때문에, 설계 검증의 목적으로 인위적인 게이트 폭이 사용된다. 필요에 따라, 종래의 LVS 검사가 실행되도록, 본래의 레이아웃 토폴로지에 매칭시키기 위해 설계 검증에 기반하여 설계에 대한 수정이 이루어진다. 블록(850)에서, 집적회로를 제조하는데 사용되는 다수의 마스크가 제조된다.
도9는 본 발명의 일실시예에 따른 위상 시프트 및 트림 마스크 생성 과정을 도시한 순서도이다. 도9의 실시예는 위상 할당 전에 설계 검증을 수행한다. 이 실시예에서는, 축소된 게이트 폭이 설계 검증의 실패를 야기하지 않는다.
블록(910)에서, 설계 레이아웃이 액세스된다. 전술된 바와 같이, 레이아웃은 GDS-II 형식이거나 또는 다른 적합한 형식으로 이루어질 수 있다. 블록(920)에서, 설계 검증을 위해 설계 레이아웃이 사용된다. 설계 검증이 본래의 설계 레이아웃에 대해 수행되기 때문에, 전술된 이중-마스크 위상 시프트 제조에 의해 제공된 축소된 치수는 설계 검증의 실패를 야기하지 않는다.
블록(930)에서, 위상 할당이 제공된다. 일실시예에서, 위상 할당은 위상 마스크에 사용되는 층과는 상이한 회로층에서의 회로 구조에 기반하여 수행된다. 블록(940)에서, 전술된 위상 할당에 대응하는 회로층에 대해 트림 마스크가 생성된다. 블록(950)에서, 적합한 마스크가 제조된다.
도10은 본 발명의 일실시예에 따른 시뮬레이션 툴을 포함한 EDA 툴을 도시하고 있다. 도시된 바와 같이, EDA 툴 스위트(100)는 전술된 본 발명의 요지가 포함된 시뮬레이션 툴(1002)을 포함한다. 또한, EDA 툴 스위트(1000)는 다른 툴 모듈(1004)을 포함한다. 다른 툴 모듈(1002)의 예는 통합 모듈, 레이아웃 검증 모듈 등을 포함하지만 이것으로 제한되지는 않는다.
도11은 본 발명을 실시하는데 사용될 수 있는 컴퓨터 시스템의 일실시예를 도시하고 있다. 도시된 바와 같이, 컴퓨터 시스템(1100)은 시스템 버스(1106)를 통해 서로 연결된 메모리(1104) 및 프로세서(1102)를 포함한다. 하드 디스크, 플로피 디스크 등과 같은 비-휘발성 대용량 저장장치(1108), 키보드, 디스플레이 등의 입/출력 장치(1110) 및 모뎀, LAN 인터페이스 등의 통신 인터페이스(1112)가 시스템 버스(1106)에 결합된다. 이들 각각의 구성요소들은 이 기술분야에서 주지된 통상적인 기능을 수행한다.
특히, 시스템 메모리(1104) 및 비-휘발성 대용량 저장장치(1108)는 전술된 본 발명의 요지를 구현하는 프로그래밍 명령어의 실행 카피 및 영구 카피를 저장하는데 사용된다. 또한, 시스템 메모리(1104) 및 비-휘발성 대용량 저장장치(1108)는 IC 설계를 저장하는데 사용될 수도 있다. 본 발명을 실시하기 위한 프로그래밍 명령어의 영구 카피는, 분배 소스/매체(1114) 및 선택적으로, 통신 인터페이스(1112)를 이용하여, 공장 또는 필드에서 비-휘발성 대용량 저장장치(1108)에 로딩될 수 있다. 분배 매체(1114)의 예는 테이프, CDROM, DVD 등과 같은 기록가능 매체를 포함한다. 일실시예에서, 프로그래밍 명령어는 도10의 EDA 툴(1000)을 구현하는 프로그래밍 명령어의 집합의 일부이다. 구성요소들(1102-1114)의 구성은 주지되어 있으므로, 더이상 설명되지는 않는다.
이상의 상세한 설명에서, 본 발명은 특정한 실시예를 참조하여 설명되었다. 그러나, 본 발명의 보다 넓은 사상 및 범위를 벗어나지 않는 한, 다양한 수정 및 변경이 이루어질 수 있다는 것이 명백할 것이다. 따라서, 상기의 명세서 및 도면은 제한적이라기 보다는 예시적인 의미로 간주되어야 한다.

Claims (28)

  1. 집적회로 제조를 위한 마스크 세트의 생성 방법에 있어서,
    집적회로의 제1 층에서의 구조를 생성하기 위해 인접 위상-시프트 영역을 정의하는 제1 마스크를 생성하는 단계 - 여기서, 상기 인접 위상-시프트 영역은 상기 구조의 소정 영역 내의 적어도 하나의 에지 및 상기 집적회로의 타층 내의 확산 영역의 경계를 지나 소정량 만큼 연장되는 부가 에지들(additional edges)을 포함함 - ; 및
    상기 제1 마스크에 의해 생성된 아티팩트(artifact)를 제거하기 위해 트림 마스크(trim mask)를 생성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 인접 위상-시프트 영역은 파괴적 광 간섭(destructive light interference)에 의해 상기 구조를 생성하는
    방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 트림 마스크는 상기 제1 집적회로 층에서 부가의 구조적 엘리먼트를 더 정의하는
    방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 트림 마스크는 위상-시프트 엘리먼트를 포함하지 않는
    방법.
  7. 제1항에 있어서,
    상기 제1 마스크 및 상기 트림 마스크에 의해 생성된 구조는 트랜지스터 게이트인
    방법.
  8. 제1항에 있어서,
    상기 트림 마스크는 본래의 집적회로 레이아웃의 토폴리지를 유지하는
    방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 명령어 시퀀스가 저장된 머신-판독가능 매체 제품에 있어서,
    상기 명령어는 하나 또는 그 이상의 프로세서에 의해 실행되는 경우, 전자 장치로 하여금,
    집적회로의 제1 층에서의 구조를 생성하기 위해 인접 위상-시프트 영역을 정의하는 제1 마스크를 생성하고 - 여기서, 상기 인접 위상-시프트 영역은 상기 구조의 소정 영역 내의 적어도 하나의 에지 및 상기 집적회로의 타층 내의 확산 영역의 경계를 지나 소정량 만큼 연장되는 부가 에지들을 포함함 - ,
    상기 제1 마스크에 의해 생성된 아티팩트를 제거하기 위해 트림 마스크를 생성하도록 야기하는
    머신-판독가능 매체 제품.
  18. 제17항에 있어서,
    상기 인접 위상-시프트 영역은 파괴적 광 간섭에 의해 상기 구조를 생성하는
    머신-판독가능 매체 제품.
  19. 삭제
  20. 제17항에 있어서,
    상기 트림 마스크를 생성하는 상기 명령어의 시퀀스는 상기 제1 집적회로 층내에 부가의 구조적 엘리먼트를 정의하는 명령어의 시퀀스를 더 포함하는
    머신-판독가능 매체 제품.
  21. 삭제
  22. 제17항에 있어서,
    상기 트림 마스크는 위상-시프트 엘리먼트를 포함하지 않는
    머신-판독가능 매체 제품.
  23. 제17항에 있어서,
    상기 제1 마스크 및 트림 마스크에 의해 생성되는 상기 구조는 트랜지스터 게이트인
    머신-판독가능 매체 제품.
  24. 제17항에 있어서,
    상기 트림 마스크는 본래의 집적회로 레이아웃의 토폴리지를 유지하는
    머신-판독가능 매체 제품.
  25. 제1항에 있어서,
    상기 트림 마스크는 상기 위상-시스트 영역의 경계를 소정량 만큼 지나 연장되는 특성을 갖는
    방법.
  26. 제1항에 있어서,
    상기 위상-시프트 영역은 0.25λ/NA 보다 크게 확산 영역의 경계를 지나 연장되는 에지를 포함하고, 여기서 상기 λ는 제1 마스크를 노출시키기 위해 이용되는 빛의 파장이고, NA는 노출에 이용되는 개구수(numerical aperture)인
    방법.
  27. 제17항에 있어서,
    상기 트림 마스크는 상기 위상-시스트 영역의 경계를 소정량 만큼 지나 연장되는 특성을 갖는
    머신-판독가능 매체 제품.
  28. 제17항에 있어서,
    상기 위상-시프트 영역은 0.25λ/NA 만큼 확산 영역의 경계를 지나 연장되는 에지를 포함하고, 여기서 상기 λ는 상기 제1 마스크를 노출시키기 위해 이용되는 빛의 파장이고, NA는 노출에 이용되는 개구수인
    머신-판독가능 매체 제품.
KR10-2002-7004059A 1999-09-28 2000-07-28 집적회로를 위한 위상 시프트 및 트림 마스크를 결정하는방법 및 장치 KR100473197B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/407,447 US6335128B1 (en) 1999-09-28 1999-09-28 Method and apparatus for determining phase shifts and trim masks for an integrated circuit
US09/407,447 1999-09-28

Publications (2)

Publication Number Publication Date
KR20020041814A KR20020041814A (ko) 2002-06-03
KR100473197B1 true KR100473197B1 (ko) 2005-03-10

Family

ID=23612127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7004059A KR100473197B1 (ko) 1999-09-28 2000-07-28 집적회로를 위한 위상 시프트 및 트림 마스크를 결정하는방법 및 장치

Country Status (8)

Country Link
US (2) US6335128B1 (ko)
EP (1) EP1218798B1 (ko)
JP (2) JP3916462B2 (ko)
KR (1) KR100473197B1 (ko)
AT (1) ATE343157T1 (ko)
AU (1) AU6388700A (ko)
DE (1) DE60031429T2 (ko)
WO (1) WO2001023961A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228539B1 (en) * 1996-09-18 2001-05-08 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
JP2001235850A (ja) * 2000-02-24 2001-08-31 Sony Corp フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法
US6541165B1 (en) * 2000-07-05 2003-04-01 Numerical Technologies, Inc. Phase shift mask sub-resolution assist features
US6524752B1 (en) * 2000-07-05 2003-02-25 Numerical Technologies, Inc. Phase shift masking for intersecting lines
US6733929B2 (en) * 2000-07-05 2004-05-11 Numerical Technologies, Inc. Phase shift masking for complex patterns with proximity adjustments
US7083879B2 (en) 2001-06-08 2006-08-01 Synopsys, Inc. Phase conflict resolution for photolithographic masks
US6787271B2 (en) * 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
US6978436B2 (en) * 2000-07-05 2005-12-20 Synopsys, Inc. Design data format and hierarchy management for phase processing
US6681379B2 (en) 2000-07-05 2004-01-20 Numerical Technologies, Inc. Phase shifting design and layout for static random access memory
US7028285B2 (en) * 2000-07-05 2006-04-11 Synopsys, Inc. Standard cell design incorporating phase information
US6777141B2 (en) 2000-07-05 2004-08-17 Numerical Technologies, Inc. Phase shift mask including sub-resolution assist features for isolated spaces
US6811935B2 (en) * 2000-07-05 2004-11-02 Numerical Technologies, Inc. Phase shift mask layout process for patterns including intersecting line segments
US6503666B1 (en) * 2000-07-05 2003-01-07 Numerical Technologies, Inc. Phase shift masking for complex patterns
US6866971B2 (en) 2000-09-26 2005-03-15 Synopsys, Inc. Full phase shifting mask in damascene process
US6901575B2 (en) 2000-10-25 2005-05-31 Numerical Technologies, Inc. Resolving phase-shift conflicts in layouts using weighted links between phase shifters
US6584610B1 (en) 2000-10-25 2003-06-24 Numerical Technologies, Inc. Incrementally resolved phase-shift conflicts in layouts for phase-shifted features
US6622288B1 (en) 2000-10-25 2003-09-16 Numerical Technologies, Inc. Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features
US6635393B2 (en) 2001-03-23 2003-10-21 Numerical Technologies, Inc. Blank for alternating PSM photomask with charge dissipation layer
US6553560B2 (en) * 2001-04-03 2003-04-22 Numerical Technologies, Inc. Alleviating line end shortening in transistor endcaps by extending phase shifters
US6566019B2 (en) 2001-04-03 2003-05-20 Numerical Technologies, Inc. Using double exposure effects during phase shifting to control line end shortening
US6573010B2 (en) 2001-04-03 2003-06-03 Numerical Technologies, Inc. Method and apparatus for reducing incidental exposure by using a phase shifter with a variable regulator
US6569583B2 (en) 2001-05-04 2003-05-27 Numerical Technologies, Inc. Method and apparatus for using phase shifter cutbacks to resolve phase shifter conflicts
US6593038B2 (en) 2001-05-04 2003-07-15 Numerical Technologies, Inc. Method and apparatus for reducing color conflicts during trim generation for phase shifters
KR100498442B1 (ko) * 2001-05-23 2005-07-01 삼성전자주식회사 광 마스크 세트 및 그의 제조 방법
US6852471B2 (en) * 2001-06-08 2005-02-08 Numerical Technologies, Inc. Exposure control for phase shifting photolithographic masks
US6721938B2 (en) 2001-06-08 2004-04-13 Numerical Technologies, Inc. Optical proximity correction for phase shifting photolithographic masks
US7178128B2 (en) * 2001-07-13 2007-02-13 Synopsys Inc. Alternating phase shift mask design conflict resolution
US6523165B2 (en) 2001-07-13 2003-02-18 Numerical Technologies, Inc. Alternating phase shift mask design conflict resolution
US6664009B2 (en) 2001-07-27 2003-12-16 Numerical Technologies, Inc. Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges
US6738958B2 (en) 2001-09-10 2004-05-18 Numerical Technologies, Inc. Modifying a hierarchical representation of a circuit to process composite gates
US6698007B2 (en) 2001-10-09 2004-02-24 Numerical Technologies, Inc. Method and apparatus for resolving coloring conflicts between phase shifters
US6981240B2 (en) 2001-11-15 2005-12-27 Synopsys, Inc. Cutting patterns for full phase shifting masks
US6749970B2 (en) 2001-12-11 2004-06-15 Advanced Micro Devices, Inc. Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions
US7122281B2 (en) * 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
US6605481B1 (en) 2002-03-08 2003-08-12 Numerical Technologies, Inc. Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
US6704921B2 (en) 2002-04-03 2004-03-09 Numerical Technologies, Inc. Automated flow in PSM phase assignment
US6785879B2 (en) * 2002-06-11 2004-08-31 Numerical Technologies, Inc. Model-based data conversion
US6821689B2 (en) 2002-09-16 2004-11-23 Numerical Technologies Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature
KR100462887B1 (ko) * 2002-10-22 2004-12-17 삼성전자주식회사 필드 게이트 이미지의 폭을 보강하는 위상 에지 위상 변이마스크 및 제조방법
US7135255B2 (en) * 2003-03-31 2006-11-14 International Business Machines Corporation Layout impact reduction with angled phase shapes
US6993741B2 (en) * 2003-07-15 2006-01-31 International Business Machines Corporation Generating mask patterns for alternating phase-shift mask lithography
US7279209B2 (en) * 2003-12-05 2007-10-09 Ricoh Electronics, Inc. Runnable splice
KR20050079730A (ko) * 2004-02-06 2005-08-11 삼성전자주식회사 이종 프로토콜 노드들을 연결하는 방법 및 장치
US7015148B1 (en) 2004-05-25 2006-03-21 Advanced Micro Devices, Inc. Reduce line end pull back by exposing and etching space after mask one trim and etch
US7071085B1 (en) 2004-05-25 2006-07-04 Advanced Micro Devices, Inc. Predefined critical spaces in IC patterning to reduce line end pull back
US7617473B2 (en) 2005-01-21 2009-11-10 International Business Machines Corporation Differential alternating phase shift mask optimization
JP4909729B2 (ja) * 2006-12-13 2012-04-04 株式会社東芝 検査データ作成方法および検査方法
JP5833437B2 (ja) * 2011-12-29 2015-12-16 ルネサスエレクトロニクス株式会社 シミュレーション装置およびシミュレーションプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2590376A1 (fr) 1985-11-21 1987-05-22 Dumant Jean Marc Procede de masquage et masque utilise
JP2710967B2 (ja) 1988-11-22 1998-02-10 株式会社日立製作所 集積回路装置の製造方法
US5328807A (en) 1990-06-11 1994-07-12 Hitichi, Ltd. Method of forming a pattern
US5364716A (en) 1991-09-27 1994-11-15 Fujitsu Limited Pattern exposing method using phase shift and mask used therefor
US5308741A (en) 1992-07-31 1994-05-03 Motorola, Inc. Lithographic method using double exposure techniques, mask position shifting and light phase shifting
US5302477A (en) 1992-08-21 1994-04-12 Intel Corporation Inverted phase-shifted reticle
US5563012A (en) 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US5573890A (en) 1994-07-18 1996-11-12 Advanced Micro Devices, Inc. Method of optical lithography using phase shift masking
US5538833A (en) * 1994-08-03 1996-07-23 International Business Machines Corporation High resolution phase edge lithography without the need for a trim mask
US5537648A (en) 1994-08-15 1996-07-16 International Business Machines Corporation Geometric autogeneration of "hard" phase-shift designs for VLSI
US5595843A (en) 1995-03-30 1997-01-21 Intel Corporation Layout methodology, mask set, and patterning method for phase-shifting lithography
US5663017A (en) 1995-06-07 1997-09-02 Lsi Logic Corporation Optical corrective techniques with reticle formation and reticle stitching to provide design flexibility
US5858580A (en) 1997-09-17 1999-01-12 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US6228539B1 (en) * 1996-09-18 2001-05-08 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US5807649A (en) 1996-10-31 1998-09-15 International Business Machines Corporation Lithographic patterning method and mask set therefor with light field trim mask
US5795685A (en) 1997-01-14 1998-08-18 International Business Machines Corporation Simple repair method for phase shifting masks
US5883813A (en) 1997-03-04 1999-03-16 International Business Machines Corporation Automatic generation of phase shift masks using net coloring
US6057063A (en) * 1997-04-14 2000-05-02 International Business Machines Corporation Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith
JP3307313B2 (ja) 1998-01-23 2002-07-24 ソニー株式会社 パターン生成方法及びその装置
US6120952A (en) 1998-10-01 2000-09-19 Micron Technology, Inc. Methods of reducing proximity effects in lithographic processes

Also Published As

Publication number Publication date
JP2006178498A (ja) 2006-07-06
AU6388700A (en) 2001-04-30
DE60031429D1 (de) 2006-11-30
JP2003510652A (ja) 2003-03-18
US20020081500A1 (en) 2002-06-27
EP1218798B1 (en) 2006-10-18
US6455205B1 (en) 2002-09-24
DE60031429T2 (de) 2007-08-30
US6335128B1 (en) 2002-01-01
ATE343157T1 (de) 2006-11-15
KR20020041814A (ko) 2002-06-03
JP4218972B2 (ja) 2009-02-04
WO2001023961A1 (en) 2001-04-05
EP1218798A1 (en) 2002-07-03
JP3916462B2 (ja) 2007-05-16

Similar Documents

Publication Publication Date Title
KR100473197B1 (ko) 집적회로를 위한 위상 시프트 및 트림 마스크를 결정하는방법 및 장치
JP4104574B2 (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置
US7103870B2 (en) Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI
US5847421A (en) Logic cell having efficient optical proximity effect correction
US7386433B2 (en) Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
US6787459B2 (en) Method for fabricating a semiconductor device
US6978437B1 (en) Photomask for eliminating antenna effects in an integrated circuit and integrated circuit manufacture with same
EP1175642B1 (en) Improved method and apparatus for submicron ic design using edge fragment tagging
US6516459B1 (en) Integrated circuit design correction using fragment correspondence
JP4700898B2 (ja) 移相器の拡張によるトランジスタエンドキャップにおけるラインエンド収縮の緩和
US7594216B2 (en) Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask
US20060236298A1 (en) Convergence technique for model-based optical and process correction
US6698007B2 (en) Method and apparatus for resolving coloring conflicts between phase shifters
CN113050366B (zh) 光学邻近矫正方法及系统、掩膜版、设备、存储介质
US7648805B2 (en) Masks and methods of manufacture thereof
US7005215B2 (en) Mask repair using multiple exposures
US20020108098A1 (en) Method for correcting optical proximity effects
US6795955B2 (en) Method and apparatus for identifying an identical cell in an IC layout with an existing solution
JP3119202B2 (ja) マスクパターン自動発生方法およびマスク
CN113093470A (zh) 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法
JP3603027B6 (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置
Yan et al. A new method for model based frugal OPC

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee