KR100472796B1 - Atm라인카드및접속메모리데이타를전송하는방법 - Google Patents

Atm라인카드및접속메모리데이타를전송하는방법 Download PDF

Info

Publication number
KR100472796B1
KR100472796B1 KR1019970026793A KR19970026793A KR100472796B1 KR 100472796 B1 KR100472796 B1 KR 100472796B1 KR 1019970026793 A KR1019970026793 A KR 1019970026793A KR 19970026793 A KR19970026793 A KR 19970026793A KR 100472796 B1 KR100472796 B1 KR 100472796B1
Authority
KR
South Korea
Prior art keywords
memory
data
access
microprocessor
bus
Prior art date
Application number
KR1019970026793A
Other languages
English (en)
Other versions
KR19990003017A (ko
Inventor
로넨 쉬테여
론 엘리야
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR19990003017A publication Critical patent/KR19990003017A/ko
Application granted granted Critical
Publication of KR100472796B1 publication Critical patent/KR100472796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/50—Network service management, e.g. ensuring proper service fulfilment according to agreements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]

Abstract

마이크로프로세서 버스가 유지 보수 시간 간격동안 메모리에 선택적으로 결합되는 ATM 라인 카드가 제공된다. 이는 라인 카드의 마이크로프로세서 시스템에 그에 따라 시스템의 RAM에 접속 메모리 데이타의 직접 전송을 가능하게 한다. 전송이 이루어진 후 접속 메모리의 또 다른 유지 보수 작업과 데이터 전송이 독립적으로 이루어지도록 버스들은 다시 분리된다. 만약 접속 메모리에 대한 액세스가 파괴 판독 조작때문이면 접속 메모리 내의 대응 메모리 위치들은 마이크로프로세서 시스템의 DMA에서 RAM까지 판독되는 데이타의 전송과 동시에 리셋된다. 그 결과 ATM 시스템의 유지 보수를 위해 필요한 시간이 크게 감소된다.

Description

ATM 라인 카드 및 접속 메모리 데이타를 전송하는 방법
본 발명은 통신 분야에 관한 것으로서, 크게 다른 처리율들(throughput rates)로, 기점(origin)이 다른 데이타의 전송을 위해 설계된 종합 데이타 서비스망에 특히 사용될 수 있는, 디지탈 전송망에서 비동기 모드로 데이타를 전송하기 위한 패킷 스위치에 관한 것으로서, 서로 다른 서비스들은 넓은 범위에 걸쳐 변하는 데이타 처리율들을 사용할 수 있다. 그러한 시스템은 통상 "광 대역" ISDN "시스템"으로 알려져 있다.
비동기 전송 모드(ATM)는 많은 광대역 종합 서비스 디지탈망 프로토콜 스택들 내의 기초 전송 기술로서 표준 위원회에서 선택되어 왔다. 표준화된 ATM 통신 개념의 설명은 1993년 PTR 프렌티스 홀에 의해 발간된 "ATM 사용자망 인터페이스의 상세"라는 제목의 ATM 포럼의 간행물에서 발견할 수 있다.
ATM 스위칭 시스템들은 각 가상 접속에 대해 처리되는 셀의 실행 카운트들을 유지하기 위해 필요하다. 또한, ATM 스위칭 시스템은 통상 가상 접속의 셀 흐름을 처리함으로써 검출되는 다양한 이벤트들의 표시를 저장한다. 단일 물리적 링크를 사용하는 복수의 가상 접속들은 통상 수만 개에 달한다. 따라서 본 발명은 개선된 ATM 라인 카드와 접속 메모리에 저장되는 셀 카운터들과 이벤트 표시들과 같은 데이타를 취급하는 방법을 제공하는 것이 목적이다.
본 발명의 목적들은 독립 청구항에서 주장된 특징들을 적용함으로써 기본적으로 해결된다. 또한 본 발명의 최선의 실시예들은 종속 청구항들에 주어진다.
본 발명은 특히 셀 흐름을 인터럽트하지 않고 접속 메모리에 저장되어 있는 이벤트 표시들을 처리하는 것을 가능하게 하는 이점이 있다. 이는 개개의 라인 카드에 라인 속도 즉 물리적 링크상의 전송속도보다 약간 위의 속도로 입력되는 유입 셀들(incomming cells)을 처리하고, 속도 차이를 다루기 위해 작은 FIFO를 제공함으로써 달성될 수 있다. 이런 방법으로 셀 흐름내의 "홀들(holes)"은 접속 메모리에 저장되는 이벤트 표시들을 액세스하는데 사용되는 규칙적인 간격으로 제공된다.
접속 메모리내의 이벤트 표시들로의 액세스 효율은 직접 메모리 액세스(DMA)장치가 사용되면 더욱 향상된다. 본 발명은 라인 카드의 마이크로프로세서 버스와 접속 메모리를 함께 결합함으로써 접속 메모리에서 DMA로 이벤트 표시들을 직접 전송할 수 있게 한다. 이 제1 전송이 실현된 후에 데이타가 접속 메모리 버스와 관계없이 라인 카드의 마이크로시스템의 DMA에서 랜덤 액세스 메모리(RAM)로 전송되도록 버스는 다시 분리된다.
DMA에서 RAM로 이 데이타의 제2 전송을 위해 필요한 시간 간격은 동시에 접속 메모리내의 이벤트 표시들을 리셋하는 데 사용될 수 있다. 이 모든 것은 처리 속도와 물리적 접속상의 전송과의 속도 차이 때문으로 셀 흐름에서 "홀"에 의해 제공되는 동일한 타임 슬롯동안 행해질 수 있다. 이 방법은 접속 메모리가 RAM의 내용을 갖는 모든 유지 보수 타임 슬롯의 끝에서 일치된 채로 있도록 보장한다. 예를 들어, 만약 카운터가 유지 보수 슬롯 동안 판독되면, 대부분의 경우 동일한 유지 보수 슬롯동안 소거되어야만 하고 또는 카운트는 부정확하게 될 것이다. 동일한 원리가 다른 이벤트 표시들에 적용된다.
그러나, 일부 적용에 있어서 이벤트 표시가 판독되고 RAM에 전송된 후에 접속 메모리에서 리셋되는 것이 항상 요구되는 것은 아니다. 본 발명의 최선의 실시예에 따르면 접속 메모리에 대한 액세스 요청이 파괴성인지 비파괴성인지, 또는 다른 말로 조작후에 액세스될 데이타가 지워지는 것인지 아닌지를 특정하는 것이 가능하다. 이 기능은 접속 메모리 어드레스 공간을 2개의 별개의 어드레스 공간, 즉 정상 액세스를 위한 하나의 어드레스 공간과 파괴 액세스 조작을 위한 어드레스 공간으로 맵핑함으로써 제공된다. 예를 들어, 어느 한쪽의 어드레스 공간에서 기록 액세스를 수행하는 것은 데이타를 판독하는 것에 관한 한 동일한 효과를 갖는다. 하지만 제2 "파괴성" 어드레스 공간으로의 판독 액세스는 그것의 판독 직후 대응하는 데이타를 자동 소거하는 결과를 가져온다.
DMA에서 RAM로의 접속 데이타의 전송이 버스들의 분리로 인해 접속 메모리의 대응하는 메모리 위치의 리셋과 동시에 행해질 수 있기 때문에, 본 발명은 접속 메모리의 유지 보수를 위해 요구되는 시스템 대역폭에서 2개의 감소 요인을 가져온다. 또한, 각 접속 메모리 데이타는 그와 같은 요구가 있으면 판독된 동일한 유지 보수 슬롯동안 항상 소거될 것이고, 이러한 능력이 있는 라인 카드의 마이크로프로세서를 보급하는 것이 보장된다.
본 발명은 첨부 도면들에 대한 다음의 상세한 설명으로부터 더 잘 이해될 것이고 다른 특징들도 잘 알 수 있을 것이다.
도 1에 도시된 ATM 라인 카드(100)는 셀 프로세서(102)와, 마이크로프로세서 시스템(104)과 접속 메모리(106)를 포함한다. 셀 프로세서(102)는 그 입력(108)에서 연속 흐름의 ATM셀을 수신한다. 이들 ATM셀들은 매우 많은 복수의 물리적 라인들을 통해 확립된 서로 다른 물리적 및 가상 접속들로부터 발생할 수 있다.
입력 셀 흐름은 셀 프로세서(102)의 FIFO(110)에서 버퍼링된다. 셀들은 FIFO(110)로부터 접속(114)을 통해 전송층(112)으로 출력된다. 예로서 셀 프로세서(102)의 전송층(112)의 3개의 셀 Cx, Cy, Cz만이 예로서 도시된다. 전송층(112)은 접속(116)을 통해 셀 프로세서(102)의 출력을 버퍼링하도록 작용하는 FIFO(118)에 결합된다. 셀은 FIFO(118)로부터 물리적 라인인 출력(120)상에 출력된다. 이 물리적 라인상에서 셀 프로세서(102)는 다수의 가상 접속을 확립할 수 있다.
셀 프로세서(102)는 전송층(112)의 동작을 제어하기 위해 논리 회로인 셀 제어기(122)를 더 포함한다. 셀 제어기(122)는 출력(120)상에서 가상 접속의 확립을 제어하기 위해 제어 신호 버스(124)에 의해 전송층(112)에 접속된다. 셀 제어기(122)는 신호 라인(126)에 의해 셀 프로세서(102)의 버스 제어기(128)에 결합된다. 버스 제어기(128)는 마이크로프로세서 버스(130)와 메모리 버스(132)에 결합된다. 버스 제어기(128)는 또한 신호 라인(136)를 통해 DMA(134)에 결합된다. DMA(134)는 마이크로프로세서 시스템(104)에 속한다. 버스 제어기(128)는 또한 접속 메모리(106)로의 액세스 동작을 수행하기 위해 어드레스 논리부(138)를 더 포함한다.
마이크로프로세서 시스템(104)은 신호 라인(142)를 통해 DMA(134)에 결합되는 마이크로프로세서(140)를 가진다. 마이크로프로세서 시스템(104)의 DMA(134) 및 RAM(144) 및 마이크로프로세서(140)는 동일한 마이크로프로세서 버스(130)에 결합된다.
라인 카드(100)가 동작될 때 셀들은 입력(108)에서 수신된다. 이들 셀들은 입력(108)상에서 새롭게 유입하는 셀들의 수신속도보다 큰 속도로 전송층에서 처리된다. 따라서 때때로 FIFO(110)는 전송층(112)에서 큰 처리속도때문에 비워진다. 연속 흐름의 입력셀이 있기 때문에 그러한 이벤트가 규칙적으로 발생한다. 만약 FIFO(110)가 비워지면 이것은 제어 신호 버스(124)를 통해 셀 제어기(122)에 신호된다. 셀 제어기(122)는 전송층(112)에서 셀의 전송을 멈춘다. 입력셀의 흐름이 계속되기 때문에, 이러한 셀들은 가득 찰 때까지 FIFO(110)에 버퍼링된다. 입력(108)으로부터 유입하는 새 셀들로 텅빈 FIFO(110)를 채우는 데 필요한 시간 간격은 목적을 유지 보수를 위해 사용되는 타임 슬롯을 제공한다.
그러한 유지 보수 타임 슬롯의 발생과 전송층(112)의 정지는 셀 제어기(122)에 의해 신호 라인(126)을 통해 버스 제어기(128)에 신호된다.
프로세서(140)는 주기적으로 실행 카운트와 빌링 정보(billing information)와 같은 이벤트 표시를 판독하기 위해 접속 메모리를 주기적으로 액세기 하기를 원한다. 접속 메모리로의 그러한 액세스는 셀이 전송층(112)에서 전송되는 한 프로세서(140)에 대해 가능하지 않다. 이는 전송층(112)내의 흐름이 셀 제어기(122)에 의해 정지되지 않는 한 접속 메모리(106)가 셀 제어기(102)에 전용되도록 전송층(112)에서의 셀의 연속 흐름이 접속 메모리(106)에서 반영되어야만 한다는 사실때문이다. 전송층(112)에서의 셀의 연속 흐름은 접속 메모리(106)에서 대응하는 이벤트 표시를 연속적으로 업데이트시키는 결과를 가져온다. 따라서 프로세서(140)는 셀이 전송층(112)에서 전송되지 않는 동안 유지 보수 타임 슬롯이 발생할 때까지 접속 메모리(106)에 그 액세스와 함께 대기해야만 하고 따라서 접속 메모리(106)에 저장된 이벤트 표시의 업데이트는 필요하지 않다.
프로세서(140)가 접속 메모리(106)를 액세스하기 원할 때 버스 제어기(128)에 수신되는 마이크로프로세서 버스(130)상에 그러한 액세스 요청을 싣는다. 그러한 액세스 요청은 유지 보수 타임 슬롯의 발생이 신호 라인(126)을 통해 셀 제어기(122)에 의해 신호될 때 버스 제어기(128)에 의해 가능해진다.
이는 신호 라인(136)을 통해 버스 제어기(128)의 DMA(134) 요청을 가져온다. 계속해서 DMA(134)는 신호 라인(142)을 통해 마이크로프로세서(140)에 의해 마이크로프로세서 버스(130)로의 액세스를 허가한다. 그리고 나서 마이크로프로세서 버스(130)와 메모리 버스(132)는 접속 메모리(106)에서 DMA(134)로 직접 데이타 전송이 일어나도록 버스 제어기(128)에 의해 결합된다. DMA(134)는 프로세서(140)에 대해 접속 메모리(106)에 저장된 이벤트 표시의 요청된 판독 동작을 실행하기 위해 마이크로프로세서 버스(130) 및 메모리 버스(132)를 통해 접속 메모리(106)에 액세스한다. 일단 요청된 데이타가 결합된 버스(130, 132)를 통해 판독되고 전송되면 버스(130, 132)는 접속 메모리(106)가 셀 프로세서(102)에 독점되도록 버스 제어기(128)에 의해 다시 분리된다.
액세스 요청의 종류는 어드레스 논리부(138)에서 디코딩된다. 액세스 요청이 접속 메모리(106)의 이벤트 표시의 정상 비파괴 판독 동작때문일 때에 접속 메모리(106)내의 대응하는 메모리 위치에서의 리셋 동작이 요구되지 않는다. 하지만, 만약 접속 메모리(106)에 대한 액세스 동작이 파괴 판독때문이면 접속 메모리(106)의 대응하는 메모리 위치는 리셋되어야 한다. 이는 어드레스 논리부(138)의 제어하에 있는 접속 메모리(106)의 대응하는 메모리 위치에 제로를 기록하여 이루어진다. 메모리 버스(132)를 통해 접속 메모리(106)에 제로를 기록하는 것과 동시에, 접속 메모리(106)에서 마이크로프로세서 시스템(104)으로 판독되는 데이타는 마이크로프로세서 버스(130)를 통한 RAM(144)으로의 제로 기록과 동시에 전송된다.
버스 제어기(128)에 의해 접속 메모리(106)의 리셋이 이루어진 후에 전송층(112)의 정상 동작은 접속 메모리(106)의 요청된 유지 보수 작업이 이루어지기 때문에 다시 시작할 수 있다. 마이크로프로세서 버스(130)와 메모리 버스(132)가 다시 분리되고 따라서 접속 메모리(106)가 셀 프로세서(102)에 독점되므로 접속 메모리(106)에서 RAM(144)로 전송되는 데이타의 처리는 전송층(112)의 동작과는 관계없이 마이크로프로세서 시스템(104)에서 행해질 수 있다. 접속 메모리(106)의 유지 보수를 위해 필요로 되는 정지 시간이 눈에 띄게 감소된 결과 데이타의 실제 처리가 마이크로프로세서 시스템(104)에서 이루어지기 때문에 전송층(112)의 셀들의 전송이 벌써 시작될 수 있다.
또한 접속 메모리에서 DMA(134)로의 데이타의 초기 전송이 일어난 후에 버스(130, 132)가 버스 제어기(128)에 의해 분리되기 때문에 접속 메모리(106)의 리셋 실행과 DMA(134)에서 RAM(144)로의 판독 데이터의 전송을 순차적으로 행할 필요가 없다. 접속 메모리(106)의 리셋 동작과 DMA(134)에서 RAM(144)로의 데이타 전송을 실행하는 것은 유지 보수에 필요로 되는 시간을 눈에 띄게 감소시킨다. 이는 전체 ATM 라인 카드(100)의 셀 처리속도를 증가시키고 또한 도 1에 도시한 복수의 ATM 라인 카드(100)를 포함하는 ATM 스위치의 셀 처리속도를 증가시킨다.
다음에서 본 발명의 최선의 실시예의 방법을 도 2와 관련하여 보다 상세하게 설명한다. 단계 200에서 프로세서(140)는 이벤트 표시와 같이 접속 메모리(106)에 저장된 데이타에 대한 액세스 요청을 한다. 프로세서(140)의 액세스 요청은 요구되는 액세스의 종류에 대한 정보를 포함한다. 여기에 고려된 예에서 이는 접속 메모리(106)의 물리적 어드레스 공간을 2개의 다른 가상 어드레스 공간으로 맵핑함으로 이루어진다. 액세스 요청의 어드레스가 정상 어드레스 공간에 있을 때 이는 이 제1 종류의 어드레스에 대응하는 메모리 위치상에 저장된 데이타가 지워지지 않고 오직 판독만이 됨을 의미한다. 동일한 데이타가 또다른 가상 어드레스 공간에 속한 서로 다른 가상 어드레스에 의해 액세스될 수 있다. 만약 제2 가상 어드레스 공간의 어드레스가 사용되면 이는 대응하는 데이타는 판독되어야만 할 뿐만 아니라 판독 동작이 이루어진 후에 리셋되어야 함을 의미한다. 액세스 어드레스의 디코딩은 어드레스 논리부(138)에 의해 실행된다,
단계 210에서 전송층(112)의 셀 전송이 유지 보수 타임 슬롯을 제공하기 위해 정지될 때, 프로세서(140)는 유휴 간격 즉 셀 흐름의 "홀(hole)"에 대해 대기해야 한다. 그러한 유지 보수 타임 슬롯동안 셀 프로세서(102)는 가상 접속을 통한 셀 전송을 실행하지 않는다.
셀 제어기(122)가 신호 라인(126)을 통해 신호 단계 210의 그와같은 유휴 간격(idle interval)의 발생을 신호하자마자 프로세서의 액세스 요청은 버스 제어기(128)에 의해 가능해진다. 이는 신호 라인(136)을 통해 DMA(134)에 발하여지는 단계 220의 DMA 요청을 가져온다. 계속해서 버스 제어기(128)는 2개의 버스(130, 132)가 데이타 전송을 위해 결합되도록 마이크로프로세서 버스(130)와 메모리 버스(132)에 접속된다. 단계 240에서 프로세서(140)가 단계 200의 액세스 요청에 따라 액세스하기를 원하는 데이타는 접속 메모리(160)에서 DMA(134)로 전송된다. 전송이 이루어진 후 버스(130, 132)는 버스(130, 132)가 다시 분리되도록 단계 250에서 버스 제어기(128)에 의해 분리된다.
그 결과 마이크로프로세서 버스(130)가 마이크로프로세서 시스템(104)에 다시 독점되기 때문에 단계 260에서 셀 프로세서(102)가 상호작용없이 마이크로프로세서(102)상에서 DMA(134)에서 RAM(144)으로 데이타를 전송하는 것이 가능하다.
단계 260과 동시에 단계 270이 실행된다. 단계 270에서 단계 200에서 발하여지는 프로세서(140)의 액세스 요청이 어떤 종류의 것인지를 결정된다. 이는 어드레스 논리부(138)에 의해 이루어진다. 만약 정상 액세스 요청에 사용되는 제1 가상 메모리 공간의 어드레스들이 충돌하면 어드레스 논리부(138)는 접속 메모리(106)가 관련되는 한 유지 보수 처리가 행해지고 따라서 전송층(112)의 정상 동작이 다시 시작될 수 있는 신호 라인(126)을 통해 버스 제어기(128)가 셀 제어기(122)에 신호를 보내도록 단계 280에서 제어 흐름을 멈춘다.
만약 액세스 요청에 사용되는 어드레스가 파괴 어드레스 공간에 속하면 이는 특히 실행 카운트등과 같은 이벤트 표시를 리셋하기 위해 대응하는 메모리 위치에 단계 290에서 접속 메모리(106)에 제로의 시퀀스가 기록되는 것을 의미한다. 이것이 달성된 후 제어 흐름 종료은 단계 300에서 정지하고 오직 버스 제어기(128)는 메모리 버스(132)가 정상 시스템 동작을 위해 다시 이용되기 때문에 전송층(112)의 정상 동작이 다시 시작될 수 있는 셀 제어기(122)에 신호를 보낸다.
본 발명의 다양한 특징들이 최선의 실시예에 대해 설명되었지만, 본 발명은 첨부된 청구항들의 전범위 내에서 완전히 보호됨을 알 수 있을 것이다.
본 발명은 특히 셀 흐름의 인터럽트없이 접속 메모리에 저장되는 이벤트 표시를 처리하는 것을 가능하게 한다.
도 1은 본 발명에 따른 라인 카드의 기능도.
도 2는 접속 메모리로부터 RAM로 데이타를 전송하는 방법의 개략 흐름도.
* 도면 주요 부분에 대한 부호의 설명
100 : ATM 라인 카드 102 : 셀 프로세서
104 : 마이크로프로세서 시스템 106 : 접속 메모리
110, 118 : FIFO 112 : 전송층
122 : 셀 제어기 128 : 버스 제어기
130 : 마이크로프로세서 버스 132 : 메모리 버스
134 : DMA 138 : 어드레스 논리부
140 : 마이크로프로세서 144 : RAM

Claims (8)

  1. ATM 라인 카드에 있어서,
    a) 복수의 가상 접속들을 확립하는 셀 프로세서 수단과,
    b) 상기 가상 접속들의 처리 데이타를 저장하기 위한 접속 메모리 수단으로서, 상기 접속 메모리 수단은 메모리 버스 수단을 통해 상기 셀 프로세서 수단에 결합되는, 상기 접속 메모리 수단과,
    c) 마이크로프로세서 버스 수단에 결합되는 마이크로프로세서 수단을 포함하며,
    d) 상기 마이크로프로세서 수단이 상기 접속 메모리 수단에 저장된 처리 데이타를 처리하도록 상기 셀 프로세서 수단은 상기 셀 프로세서가 상기 가상 접속들을 통해 셀 전송들을 실행하지 않는 시간 간격동안 상기 메모리 버스 수단을 상기 마이크로프로세서 버스 수단에 선택적으로 결합하는 제어 수단을 포함하는, ATM 라인 카드.
  2. 제 1 항에 있어서, 상기 제어 수단은 상기 프로세서 수단으로부터 상기 접속 메모리에 저장된 데이타에 대한 액세스 요청을 수신하도록 되어 있고, 상기 액세스 요청은 액세스될 상기 데이타가 지워지는지 아닌지를 특정하고, 그것에 의해 상기 액세스가 이루어진 후 상기 제어 수단은 상기 메모리 버스 수단과 상기 마이크로프로세서 버스 수단을 분리하고 이어서 상기 메모리 버스를 통해 상기 데이타를 지우는, ATM 라인 카드.
  3. 제 2 항에 있어서, 상기 ATM 라인 카드는 랜덤 액세스 메모리 수단과 직접 메모리 액세스 수단을 더 포함하고, 상기 랜덤 액세스 메모리 수단과 상기 직접 메모리 액세스 수단은 상기 마이크로프로세서 버스 수단에 결합되고,
    상기 제어 수단은 상기 프로세서 수단의 상기 액세스 요청에 응답하여 상기 직접 메모리 액세스 수단에 요청을 발하도록 되어 있고, 그 결과 상기 직접 메모리 액세스 수단에게는 상기 프로세서 버스로의 액세스가 허가되는, ATM 라인 카드.
  4. 제 1 항에 있어서, 상기 접속 메모리 수단의 물리적 어드레스 공간이 상기 제어 수단에 의해 정상 액세스 요청들을 위한 제1 어드레스 공간 및 상기 데이타가 지워지는 액세스 요청들을 위한 제2 어드레스 공간으로 맵핑되는, ATM 라인 카드.
  5. 제 1 항에 따른 복수의 ATM 라인 카드들을 포함하는, ATM 스위치.
  6. 마이크로프로세서 시스템을 접속 메모리 수단에 선택적으로 결합하는 방법으로서, 상기 접속 메모리 수단은 ATM 셀 프로세서 수단에 의해 확립된 가상 접속들의 처리 데이타를 저장하도록 되어 있는, 상기 선택 결합 방법에 있어서,
    a) 상기 셀 프로세서 수단에 대해 입력 셀들을 버퍼링하는 단계와,
    b) 상기 셀 프로세서 수단이 상기 가상 접속을 통해 셀 전송을 실행하지 않는 시간 간격을 제공하기 위해 라인 속도(line rate)보다 높은 속도로 상기 셀 프로세서 수단에서 상기 셀들을 처리하는 단계와,
    c) 상기 마이크로프로세서 시스템이 상기 접속 메모리 수단에 저장된 처리 데이타를 처리하도록 상기 셀 프로세서가 상기 가상 접속들을 통해 셀 전송들을 실행하지 않는 시간 간격동안 상기 접속 메모리 수단의 메모리 버스 수단을 상기 마이크로프로세서 시스템의 마이크로프로세서 버스 수단에 결합하는 단계를 포함하는, 선택 결합 방법.
  7. 접속 메모리 수단으로부터 랜덤 액세스 메모리 수단으로 데이타를 전송하는 방법으로서, 상기 접속 메모리 수단은 ATM 라인 카드에 의해 확립된 가상 접속들의 처리 데이타를 저장하도록 되어 있는, 상기 데이타 전송 방법에 있어서,
    a) 상기 접속 메모리 수단에 저장된 데이타에 대한 액세스 요청을 발하는 단계로서, 상기 액세스 요청은 액세스될 상기 데이타가 지워지는지 아닌지를 특정하는, 상기 액세스 요청을 발하는 단계와,
    b) 상기 셀 프로세서가 상기 가상 접속들을 통해 셀 전송들을 실행하지 않는 시간 간격동안 상기 접속 메모리 수단의 메모리 버스 수단을 상기 랜덤 액세스 메모리 수단을 포함하는 마이크로프로세서 시스템의 마이크로프로세서 버스 수단에 결합하는 수단과,
    c) 상기 마이크로 프로세서가 전송된 데이타를 처리하도록 상기 결합된 메모리 버스 수단과 마이크로프로세서 버스 수단을 통해 상기 데이타를 전송하는 단계와,
    d) 상기 결합된 메모리 버스 수단과 마이크로프로세서 버스 수단을 분리하는 단계와,
    e) 상기 액세스 요청이 상기 액세스된 데이타가 지워지는 것이라고 특정하는 경우에, 상기 접속 메모리 수단내의 상기 액세스된 데이타를 지우는, 데이타 전송 방법.
  8. 제 7 항에 있어서, 상기 액세스된 데이타를 지우는 상기 단계와 동시에, 상기 액세스된 데이타는 상기 마이크로프로세서 시스템의 직접 메모리 액세스 수단으로부터 상기 랜덤 액세스 메모리 수단으로 전송되는, 데이타 전송 방법.
KR1019970026793A 1996-06-19 1997-06-19 Atm라인카드및접속메모리데이타를전송하는방법 KR100472796B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96109861A EP0814631B1 (en) 1996-06-19 1996-06-19 An ATM line card and method for transferring connection memory data
EP96109861.3 1996-06-19

Publications (2)

Publication Number Publication Date
KR19990003017A KR19990003017A (ko) 1999-01-15
KR100472796B1 true KR100472796B1 (ko) 2005-07-01

Family

ID=8222907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026793A KR100472796B1 (ko) 1996-06-19 1997-06-19 Atm라인카드및접속메모리데이타를전송하는방법

Country Status (7)

Country Link
US (1) US5923658A (ko)
EP (1) EP0814631B1 (ko)
JP (1) JP3560052B2 (ko)
KR (1) KR100472796B1 (ko)
CA (1) CA2207129A1 (ko)
DE (1) DE69633114T2 (ko)
HK (1) HK1007075A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728690C2 (de) 1997-07-04 1999-09-02 Siemens Ag Verfahren und Baustein zur Verarbeitung von ATM-Zellen in bidirektionalen Datenströmen
US6272144B1 (en) * 1997-09-29 2001-08-07 Agere Systems Guardian Corp. In-band device configuration protocol for ATM transmission convergence devices
US6785284B1 (en) * 2000-08-10 2004-08-31 Infineon Technologies North America Corp. Interleavement for transport of frames and cells

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0703718A2 (en) * 1994-08-31 1996-03-27 Brooktree Corporation Controller for ATM segmentation and reassembly

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157152B1 (ko) * 1995-12-23 1998-11-16 양승택 확장 구조를 갖는 에이티엠 계층 기능 처리 장치
US5848068A (en) * 1996-03-07 1998-12-08 Lsi Logic Corporation ATM communication system interconnect/termination unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0703718A2 (en) * 1994-08-31 1996-03-27 Brooktree Corporation Controller for ATM segmentation and reassembly

Also Published As

Publication number Publication date
HK1007075A1 (en) 1999-04-01
JPH1084361A (ja) 1998-03-31
US5923658A (en) 1999-07-13
CA2207129A1 (en) 1997-12-19
DE69633114T2 (de) 2005-01-20
DE69633114D1 (de) 2004-09-16
EP0814631B1 (en) 2004-08-11
JP3560052B2 (ja) 2004-09-02
EP0814631A1 (en) 1997-12-29
KR19990003017A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US5151895A (en) Terminal server architecture
EP0288636B1 (en) Network communications adapter
US5909546A (en) Network interface having support for allowing remote operations with reply that bypass host computer interaction
US6615282B1 (en) Adaptive messaging
JP3190813B2 (ja) 配信システム
US5317692A (en) Method and apparatus for buffer chaining in a communications controller
US5870628A (en) Adaptor for receiving and processing asynchronous transfer mode cells within a computer network
US5347514A (en) Processor-based smart packet memory interface
US7673076B2 (en) Concurrent read response acknowledge enhanced direct memory access unit
USRE39026E1 (en) Bus protocol
KR100472796B1 (ko) Atm라인카드및접속메모리데이타를전송하는방법
US5488734A (en) Coupler for providing a high speed interface between a communication controller and a controller extension
US6832310B1 (en) Manipulating work queue elements via a hardware adapter and software driver
US6418120B1 (en) Congestion avoidance mechanism for ATM switches
US7054958B2 (en) Apparatus and method for responding to a interruption of a packet flow to a high level data link controller in a signal processing system
US5210747A (en) Communications controller for use with a computer and a plurality of isdn terminals
US20030093594A1 (en) Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller
CN101334763B (zh) 主机与设备之间的数据传送方法
WO1994015438A1 (en) Device for the conversion of data blocks, frame structured, into atm cells and vice versa
KR100688477B1 (ko) Ｕｓｂ 디바이스 내 엔드포인트들의 메모리 관리 방법
JPS60123950A (ja) 通信制御方式
KR20000046371A (ko) 대용량 통신처리시스템의 고속 스위칭 장치에있어서 램을 이용한 버퍼링 장치
JPS5963836A (ja) 通信制御処理装置の制御方式
JPH09181724A (ja) 情報転送方法
JPH05336153A (ja) セル転送キュー構成方式およびセル転送キュー回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140109

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 13

EXPY Expiration of term