KR19990003017A - Atm 라인 카드 및 접속 메모리 데이타를 전송하는 방법 - Google Patents

Atm 라인 카드 및 접속 메모리 데이타를 전송하는 방법 Download PDF

Info

Publication number
KR19990003017A
KR19990003017A KR1019970026793A KR19970026793A KR19990003017A KR 19990003017 A KR19990003017 A KR 19990003017A KR 1019970026793 A KR1019970026793 A KR 1019970026793A KR 19970026793 A KR19970026793 A KR 19970026793A KR 19990003017 A KR19990003017 A KR 19990003017A
Authority
KR
South Korea
Prior art keywords
memory
access
data
bus
microprocessor
Prior art date
Application number
KR1019970026793A
Other languages
English (en)
Other versions
KR100472796B1 (ko
Inventor
로넨 쉬테여
론 엘리야
Original Assignee
로버트 핸디
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 핸디, 모토로라 인코포레이티드 filed Critical 로버트 핸디
Publication of KR19990003017A publication Critical patent/KR19990003017A/ko
Application granted granted Critical
Publication of KR100472796B1 publication Critical patent/KR100472796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/50—Network service management, e.g. ensuring proper service fulfilment according to agreements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]

Abstract

마이크로프로세서 버스가 유지 시간 간격동안 메모리에 선택적으로 결합되는 ATM 라인 카드가 제공된다. 이는 접속 메모리 데이타를 라인 카드의 마이크로프로세서 시스템에 RAM에 직접 전송을 가능케한다. 전송이 이루어진 후에 버스는 접속 메모리의 유지 작업을 더 하도록 다시 분리되고 전송된 데이타는 독립적으로 이루어질 수 있다. 만약 접속 메모리에 액세스가 파괴 판독 조작때문이면 접속 메모리의 대응 메모리 장소는 마이크로프로세서 시스템의 DMA에서 RAM까지 판독되는 데이타의 전송을 동시에 리셋된다. 이는 ATM 시스템을 유지하기 위해 요청된 시간을 눈에 띄게 줄인다.

Description

ATM 라인 카드 및 접속 메모리 데이타를 전송하는 방법
본 발명은 전자 통신 분야에 관한 것으로서, 특히 크게 다른 처리량비로 기원을 달리한 데이타 전송을 위해 설계된 집적 데이타 서비스망에 적합하게 사용될 수 있는 디지탈 전송망의 비동기 모드에서 데이타를 전송하는 패킷 교환에 관한 것으로서, 서로 다른 서비스는 광범위하게 변하는 데이타 처리량비를 사용하는 것이 가능하다. 그러한 시스템은 통상 광 대역 ISDN 시스템 으로 공지된다.
비동기 전송 모드(ATM)는 많은 광대역 집적 회로가 디지탈망 프로토콜 스택을 서비스하는 범위내에서 우선하는 전송 기술로써 표준 위원회에서 선택하였다. 표준화된 ATM 전자 통신 개념의 설명은 1993년 PTR 프렌티스 홀 출판된 ATM 사용자망 인터페이스 명세서라는 제목의 ATM 포럼의 출판물에서 발견할 수 있다.
ATM 교환 시스템은 각 가상 접속상에 처리되는 셀의 실행 카운트를 유지하기 위해 필요하다. ATM 교환 시스템은 통상 가상 접속의 셀 흐름을 처리하여 검출되는 다양한 결과의 표시를 기억한다. 단일 무리적 링크를 사용하는 복수의 가상 접속은 통상 수만개 범위의 수이다. 따라서 본 발명은 개선된 ATM 라인 카드와 접속 메모리에 기억되는 셀 카운터와 결과 표시와 같은 데이타를 다루는 방법을 제공할 예정이다.
본 발명의 목적은 독립 청구항에 주장된 특징을 제공하여 기본적으로 문제를 해결한다. 또한 본 발명의 전술한 실시예는 종속 청구항으로 주어진다.
본 발명은 특히 셀 흐름의 인터럽트 없이 접속 메모리에 기억되는 결과 표시를 처리하는 것을 가능케하는 이점이 있다. 이는 개별 라인 카드에 라인비 즉 실링크상의 전송비보다 약간 위의 비율로 입력되는 뒤를 잇는 셀을 처리하고, 비율 차분을 다루기 위해 작은 FIFO를 제공하여 이룰 수 있다. 이런 방법으로 셀 흐름내의 홀은 접속 메모리에 기억되는 결과 표시를 액세스하는데 사용되는 규칙적인 간격으로 제공된다.
접속 메모리의 결과 표시에 액세스하는 효율은 또한 직접 메모리 액세스(DMA) 장치가 사용되면 향상된다. 본 발명은 라인 카드의 마이크로프로세서 버스 및 접속 메모리를 함께 결합하여 접속 메모리에 DMA까지 결과 표시를 직접 전송가능케 한다. 이 제1 전송이 실현된 후에 데이타가 접속 메모리 버스와 관계없이 라인 카드의 마이크로시스템의 DMA에서 랜덤 액세스 메모리(RAM)로 전송되도록 버스는 다시 분리된다.
DMA에서 RAM까지 이 데이타의 제2 전송하는데 필요한 시간 간격은 동일한 시간으로 접속 메모리에서 결과 표시를 리셋하는데 사용될 수 있다. 이 모든 것은 처리 속도와 물리적 접속상의 전송과의 비율 차분 때문으로 셀 흐름의 홀로 제공되는 동일한 타임 슬롯동안 이루어질 수 있다. 이 방법은 접속 메모리가 RAM의 내용을 갖고 모든 유지 타임 슬롯의 끝에서 양립하는 것을 확실히한다. 예를 들어, 만약 카운터가 유지 슬롯 동안 판독되면, 대부분의 경우 동일한 유지 슬롯동안 소거되어야만 하고 카운트는 부정확하게 될 것이다. 동일한 원칙이 또다른 결과 표시에 적용된다.
하지만, 일부 적용에 있어서 결과 표시가 판독되고 RAM에 전송된 후에 접속 메모리에 리셋되는 것이 항상 요구되지는 않는다. 본 발명의 전술한 실시예에 따라 접속 메모리에 액세스 요청이 파괴성인지 비파괴성인지, 또는 액세스 조작후에 또 다른 단어와 함께 데이타가 지워지도록 액세스되는지 아닌지를 지정하는 것이 가능하다. 이 기능은 접속 메모리 번지 공간을 정상 액세스를 위한 한개와 파괴 액세스 조작을 위한 한개인, 2개의 별개의 번지 공간으로 맵핑하여 제공된다. 예를 들어, 데이타를 판독하는 것이 관련된한 번지 공간에서 기록 액세스 실행은 동일한 효과를 갖는다. 하지만 제2 파괴성 번지 공간에 판독 액세스는 그것이 판독된 후에 즉시 대응하는 데이타를 자동 소거하는 결과를 가져온다.
접속 데이타를 DMA에서 RAM까지 접속 데이타의 전송이 버스들의 분리로 인해 접속 메모리의 대응하는 메모리 장소의 리셋과 동시에 가능하기 때문에, 본 발명은 접속 메모리의 유지를 위해 요청된 시스템 대역폭에서 2개의 감소 요인을 가져온다. 또한, 각 접속 메모리 데이타는 그와같은 요구가 있으면 판독된 동일한 유지 슬롯동안 항상 소거될 것이고, 이 능력을 갖는 라인 카드의 마이크로프로세서에 보급함이 확실하다.
도 1은 본 발명에 따른 라인 카드의 기능도.
도 2는 접속 메모리에서 RAM까지 데이타를 전송하는 방법의 개략 흐름도.
＊ 도면 주요 부분에 대한 부호의 설명
100 : ATM 라인 카드, 102 : 셀 프로세서, 104 : 마이크로프로세서 시스템, 106 : 접속 메모리, 110, 118 : FIFO, 112 : 전송층, 122 : 셀 제어기, 128 : 버스 제어기, 130 : 마이크로프로세서 버스, 132 : 메모리 버스, 134 : DMA, 138 : 번지 논리부, 140 : 마이크로프로세서, 144 : RAM
도 1에 도시한 ATM 라인 카드(100)는 셀 프로세서(102)와, 마이크로프로세서 시스템(104)과 접속 메모리(106)를 포함한다. 셀 프로세서(102)는 그 입력(108)에 연속된 흐름의 ATM셀을 수신한다. 이러한 ATM셀은 복수의 물리적 라인을 거쳐 설정된 서로 다른 물리적 및 가상 접속으로 부터 발생할 수 있다.
입력 셀 흐름은 셀 프로세서(102)의 FIFO(110)에서 완충 기억된다. 셀은 FIFO(110)로 부터 접속(114)을 거쳐 전송층(112)으로 출력된다. 예로서 셀 프로세서(102)의 전송층(112)의 오직 3개의 셀 Cx, Cy, Cz가 예로서 도시된다. 전송층(112)은 접속(116)을 거쳐 셀 프로세서(102)의 출력을 완충 기억하기 위해 소용되는 FIFO(118)에 결합된다. 셀은 FIFO(118)로 부터 물리적 라인인 출력(120)상에 출력된다. 이 물리적 라인상에서 셀 프로세서(102)는 복수의 가상 접속을 설정할 수 있다.
셀 프로세서(102)는 전송층(112)의 조작을 제어하기 위해 논리 회로인 셀 제어기(122)를 더 포함한다. 셀 제어기(122)는 출력(120)상에 가상 접속의 설정을 제어하기 위해 제어 신호 버스(124)에 의해 전송층(112)에 접속된다. 셀 제어기(122)는 신호 라인(126)에 의해 셀 프로세서(102)의 버스 제어기(128)에 결합된다. 버스 제어기(128)는 마이크로프로세서 버스(130)와 메모리 버스(132)에 결합된다. 버스 제어기(128)는 또한 신호 라인(136)를 거쳐 DMA(134)에 결합된다. DMA(134)는 마이크로프로세서 시스템(104)에 속한다. 버스 제어기(128)는 또한 접속 메모리(106)에 액세스 조작을 실행하기 위해 번지 논리부(138)를 더 포함한다.
마이크로프로세서 시스템(104)은 신호 라인(142)를 거쳐 DMA(134)에 결합되는 마이크로프로세서(140)를 가진다. 마이크로프로세서 시스템(104)의 DMA(134)와 RAM(144) 뿐만 아니라 마이크로프로세서(140)도 동일한 마이크로프로세서 버스(130)에 결합된다.
라인 카드(100)가 조작될 때 셀은 입력(108)에서 수시된다. 이러한 셀은 입력(108)상에서 새롭게 뒤를 잇는 셀의 수신률보다 큰 비율로 전송층에서 처리된다. 따라서 때때로 FIFO(110)는 전송층(112)에서 큰 처리율때문에 비워진다. 입력셀의 계속되는 흐름때문에 그러한 결과가 규칙적으로 발생한다. 만약 FIFO(110)가 비워지면 이것은 제어 신호 버스(124)를 거쳐 셀 제어기(122)에 신호된다. 셀 제어기(122)는 전송층(112)에서 셀의 전송을 멈춘다. 입력셀의 흐름이 계속되기 때문에, 이러한 셀은 채워지기 전까지 FIFO(110)에서 완충 기억된다. 입력(108)으로 부터 뒤를 잇는 새 셀로 텅빈 FIFO(110)를 채우기 위해 요청된 시간 간격은 목적을 유지하기 위해 사용되는 타임 슬롯을 제공한다.
그러한 유리 타임 슬롯의 발생과 전송층(112)의 정지는 셀 제어기(122)에 의해 신호 라인(126)를 거쳐 버스 제어기(128)에 신호된다.
프로세서(140)는 주기적으로 실행 카운트와 빌링 정보(billing information)와 같은 결과 표시를 판독하기 위해 접속 메모리를 주기적으로 액세스 하기를 원한다. 접속 메모리에 그러한 액세스는 셀이 전송층(112)에서 전송되는 한 프로세서(140)에 대해 가능하지 않다. 이는 전송층(112)내의 흐름이 셀 제어기(122)에 의해 멈추지않는 한 접속 메모리(106)에서 반영되어야만 하는 사실 때문이다. 전송층(112)내의 계속되는 셀의 흐름은 접속 메모리(106)에 대응하는 결과 표시의 계속되는 최신정보를 가져온다. 따라서 프로세서(140)는 셀이 전송층(112)에서 전송되지 않는 동안 유지 타임 슬롯이 발생할 때 까지 접속 메모리(106)에 그 액세스와 함께 대기해야만 하고 따라서 접속 메모리(106)에 기억된 결과 표시의 최신정보는 필요하지 않다.
프로세서(140)는 접속 메모리(106)를 액세스하기 원할 때 버스 제어기(128)에 수신되는 마이크로프로세서 버스(130)상에 그러한 액세스 요청을 싣는다. 그러한 액세스 요청은 유지 타임 슬롯의 발생이 신호 라인(126)을 거쳐 셀 제어기(122)에 의해 신호될 때 버스 제어기(128)에 의해 가능해진다.
이는 신호 라인(136)를 거쳐 버스 제어기(128)의 DMA(134) 요청을 가져온다. 계속해서 DMA(134)는 신호 라인(142)를 거쳐 마이크로프로세서(140)에 의해 마이크로프로세서 버스(130)에 액세스를 부여한다. 그리고나서 마이크로프로세서 버스(130)와 메모리 버스(132)는 접속 메모리(106)에서 DMA(134)는 프로세서(140)에 대해 접속 메모리(106)에 기억된 결과 표시의 요청된 판독 조작을 실행하기 위해 마이크로프로세서 버스(130) 및 메모리 버스(132)를 거쳐 접속 메모리(106)에 액세스 한다. 일단 요청된 데이타가 결합된 버스(130, 132)를 거쳐 판독되고 전송되면 버스(130, 132)는 접속 메모리(106)가 셀 프로세서(102)에 독점되도록 버스 제어기(128)에 의해 다시 분리된다.
액세스 요청의 종류는 번지 논리부(138)에서 해독된다. 액세스 요청이 접속 메모리(106)의 결과 표시의 정상 비 파괴 판독 조작때문일 때에 접속 메모리(106)내의 대응하는 메모리 장소의 리세트 조작이 요구되지 않는다. 하지만, 만약 접속 메모리(106)에 액세스 조작이 파괴 판독된다면 접속 메모리(106)의 대응하는 메모리 장소는 리셋되어야 한다. 이는 번지 논리부(138)의 제어하에 있는 접속 메모리(106)의 대응하는 메모리 장소에 제로를 기록하여 이루어진다. 메모리 버스(132)를 거쳐 접속 메모리(106)에 제로를 기록하여 이루어진다. 메모리 버스(132)를 거쳐 접속 메모리(106)에 제로를 기록함과 동시에, 접속 메모리(106)에서 마이크로 프로세서 시스템(104)까지 판독되는 데이타는 마이크로프로세서 버스(130)를 거쳐 RAM(144)에 제로를 기록함과 동시에 전송된다.
버스 제어기(128)에 의해 접속 메모리(106)의 리셋이 이루어진 후에 전송층(112)의 정상 조작은 접속 메모리(106)의 요청된 유지 작업이 이루어지기 때문에 다시 계속할 수 있다. 마이크로프로세서 버스(130)와 메모리 버스(132)가 다시 분리되고 따라서 접속 메모리(106)가 셀 프로세서(102)에 독점되므로 접속 메모리(106)에서 RAM(144)까지 전송되는 데이타의 처리는 전송층(112)의 조작과는 관계없이 마이크로프로세서(104)에서 이루어질 수 있다. 접속 메모리(106)의 유지를 위해 요청된 정지 시간이 눈에 띄게 감소된 결과 데이타의 실제 처리가 전송층(112)의 셀의 전송을 거쳐 마이크로프로세서 시스템(104)에서 이루어지기 때문에 회복가능하다.
접속 메모리에서 DMA(134)까지 데이타의 초기 전송이 일어난 후에 버스(130, 132)가 버스 제어기(128)에 의해 분리되기 때문에 접속 메모리(106)의 리셋 실행과 DMA(134)에서 RAM(144)까지 판독된 데이타를 계속해서 전송할 필요가 없다. 접속 메모리(106)의 리셋 조작을 실행하는 것과 DMA(134)에서 RAM(144)까지 데이타를 전송하는 것은 유지하기 위해 요하는 시간을 눈에 띄게 감소시킨다. 이는 전체 ATM 라인 카드(100)의 셀 처리량비를 증가시키고 또한 도 1에 도시한 복수의 ATM 라인 카드(100)를 포함하는 ATM 스위치의 셀 처리량비를 증가시킨다.
다음에서 본 발명의 전술한 실시예의 방법을 도 2와 관련하여 보다 상세하게 설명한다. 단계 200에서 프로세서(140)는 결과 표시와 같이 접속 메모리(106)에 기억된 데이타에 액세스 요청을 한다. 프로세서(140)의 액세스 요청은 요청되는 액세스의 종류에 대한 정보를 포함한다. 여기에 고려된 예에서 이는 접속 메모리(106)의 물리적 번지 공간을 2개의 서로다른 가상 번지 공간에 맵핑함으로 이루어진다. 액세스 요청의 번지가 정상 번지 공간에 있을 때 이는 이 제1 종류의 번지에 대응하는 메모리 장소상에 기억된 데이타가 지워지지 않고 오직 판독만이 됨을 의미한다. 동일한 데이타는 또다른 가상 번지 공간에 속한 서로다른 가상 번지에 의해 액세스될 수 있다. 만약 제2 가상 번지 공간의 번지가 사용되면 이는 대응하는 데이타는 판독되어야만 할 뿐만 아니라 판독 조작이 이루어진 후에 리셋되어야 함을 의미한다. 액세스 번지의 해독은 번지 논리부(138)에 의해 실행된다.
단계 210에서 전송층(112)의 셀 전송이 유지 타임 슬롯을 제공하기 위해 정지될 때, 프로세서(140)는 유휴 간격 즉 셀의 흐름의 홀(hole)에 대해 대기해야 한다. 그러한 유지 타임 슬롯동안 셀 프로세서(102)는 가상 접속을 거쳐 셀 전송을 효과가 없다.
셀 제어기(122)가 신호 라인(126)을 거쳐 신호 단계 210의 그와같은 유휴 간격의 발생을 신호하자마자 프로세서의 액세스 요청은 버스 제어기(128)에 의해 가능해진다. 이는 신호 라인(136)을 거쳐 DMA(134)에 일어나는 단계 220의 DMA 요청을 가져온다. 계속해서 버스 제어기(128)는 2개의 버스(130, 132)가 데이타 전송을 위해 결합되도록 마이크로프로세서 버스(130)와 메모리 버스(132)에 접속된다. 단계 240에서 프로세서(140)가 단계 200의 액세스 요청에 따라 액세스하기를 원하는 데이타는 접속 메모리(160)에서 DMA(134)로 전송된다. 전송이 이루어진 후 버스(130, 132)는 버스(130, 132)가 다시 분리되도록 단계 250에서 버스 제어기(128)에 의해 감접속된다.
마이크로프로세서 버스(130)가 마이크로프로세서 시스템(104)에 다시 독점되기 때문에 단계 260에서 셀 프로세서(102)이 상호작용없이 마이크로프로세서(102)상에서 DMA(134)에서 RAM(144)으로 데이타를 전송하는 것이 가능하다.
단계 260과 동시에 단계 270이 실행된다. 단계 270에서 단계 200에서 나타나는 프로세서(140)의 액세스 요청이 어떤 종류의 것인지를 결정된다. 이는 번지 논리부(138)에 의해 이루어진다. 만약 정상 액세스 요청에 사용되는 제1 가상 메모리 공간의 번지가 마주치면 번지 논리부(128)는 접속 메모리(106)가 관련되고 전송층(112)의 정상 조작이 따라서 회복가능한한 버스 제어기(128)가 유지 처리가 끝나는 신호 라인을 거쳐 셀 제어기(122)에 신호를 보내도록 단계 280에서 제어 흐름을 멈춘다.
만약 액세스 요청에 사용되는 번지가 파괴 번지 공간에 속하면 이는 특시 실행 카운트등과 같은 결과 표시를 리셋하기 위해 대응하는 메모리 장소에 단계 290에서 접속 메모리(106)에 기록됨을 의미한다. 이것이 단계 300에서 제어 흐름 종료를 이룬 후에 오직 버스 제어기(128)는 메모리 버스(132)가 정상 시스템 조작을 위해 다시 이용되기 때문에 전송층(1120의 정상 조작이 회복가능한 셀 제어기(122)에 신호를 한다.
본 발명의 다양한 모습이 전술한 실시예와 관련하여 설명될 지라도, 본 발명은 첨부된 청구항의 완전한 목적내에서 완전한 보호를 위해 제목이 붙여진다.
없음

Claims (8)

  1. ATM 라인 카드에 있어서,
    a) 복수의 가상 접속을 설정하는 셀 프로세서 수단과,
    b) 상기 가상 접속의 처리 데이타를 기억하기 위한 접속 메모리 수단으로서, 상기 접속 메모리 수단은 메모리 버스 수단을 거쳐 상기 셀 프로세서 수단과 결합되는 상기 접속 메모리 수단과,
    c) 마이크로프로세서 버스 수단에 결합되는 마이크로프로세서 수단을 포함하며,
    d) 상기 셀 프로세서 수단은 상기 셀 프로세서가 상기 가상 접속을 거쳐 셀 전송을 실행하지 않는 시간 간격동안 상기 메모리 버스 수단을 상기 마이크로프로세서 버스 수단에 선택적으로 결합하기 위한 제어 수단을 포함하는 것을 특징으로 하는 ATM 라인 카드.
  2. 제1항에 있어서, 상기 제어 수단은 상기 프로세서 수단으로 부터 상기 접속 메모리에 기억된 데이타로의 액세스 요청을 수신하기 위해 채택되고, 상기 액세스 요청은 액세스될 상기 데이타가 지워지는지 아닌지를 지정하므로써, 그결과 상기 액세스가 이루어지고 상기 메모리 버스를 거쳐 계속해서 상기 데이타를 지운 후에 상기 제어 수단은 상기 메모리 버스 수단과 상기 마이크로프로세서 버스 수단을 분리하는 것을 특징으로 하는 ATM 라인 카드.
  3. 제2항에 있어서, 상기 ATM 라인 카드는 랜덤 액세스 메모리와 직접 메모리 액세스 수단을 더 포함하고, 상기 랜덤 액세스 메모리 수단과 상기 직접 메모리 액세스 수단은 상기 마이크로프로세서 버스 수단에 결합되고, 상기 제어 수단은 상기 프로세서 수단의 상기 액세스 요청에 답하여 상기 직접 메모리 액세스 수단에 요청을 하기 위해 채택되고, 따라서 상기 직접 메모리 액세스 수단이 상기 프로세서 버스에 액세스 부여되는 것을 특징으로 하는 ATM 라인 카드.
  4. 제1항에 있어서, 상기 접속 메모리 수단의 물리적 번지 공간이 상기 제어 수단에 의해 정상 액세스 요청을 위한 제1 번지 공간으로 맵핑되고 또한 상기 데이타가 지워지는 것에 답하여 액세스 요청을 위한 제2 번지 공간으로 맵핑되는 것을 특징으로 하는 ATM 라인 카드.
  5. 제1항에 따른 복수의 ATM 라인 카드를 포함하는 ATM 교환 시스템.
  6. 마이크로프로세서 시스템을 접속 메모리 수단에 선택적으로 결합하는 방법에 있어서, 상기 접속 메모리 수단은 ATM 셀 프로세서 수단에 의해 구현된 가상 접속의 처리 데이타를 기억하기 위해 채택되어지고, 상기 방법은,
    a) 상기 셀 프로세서 수단에 대해 입력 셀을 보호하는 단계와,
    b) 라인 비율보다 큰 비율로 상기 셀 프로세서 수단에서 상기 셀을 처리하는 단계와,
    c) 상기 셀 프로세서가 상기 가상 접속을 거쳐 셀 전송을 실행하지 않는 시간 간격동안 상기 접속 메모리 수단의 메모리 버스 수단을 상기 마이크로프로세서 시스템의 마이크로프로세서 버스 수단에 결합하는 단계를 포함하는 것을 특징으로 하는 결합 방법.
  7. 접속 메모리 수단에서 랜덤 액세스 메모리 수단에 데이타를 전송하는 방법에 있어서, 상기 접속 메모리 수단은 ATM 라인 카드의 수단에 의해 설정된 가상 접속의 처리 데이타를 기억하기 위해 채택되고, 상기 방법은,
    a) 상기 접속 메모리 수단에 기억된 데이타에 액세스 요청을 하는 단계로서, 상기 액세스 요청은 액세스되어야하는 상기 데이타가 지워지는지 아닌지를 지정하는 상기 단계와,
    b) 상기 접속 메모리 수단을 상기 셀 프로세서가 상기 가상 접속을 거쳐 셀 전송에 효과가 없는 시간동안 상기 랜덤 액세스 메모리 수단을 포함하는 마이크로프로세서 시스템의 마이크로프로세서 버스 수단에 결합하는 수단과,
    c) 상기 결합된 메모리 버스 수단과 마이크로프로세서 버스 수단을 거쳐 상기 데이타를 전송하는 단계와,
    d) 상기 결합된 메모리 버스 수단과 마이크로프로세서 버스 수단을 분리하는 단계와,
    e) 상기 액세스 요청이 상기 액세스된 데이타가 지워지는 것을 지정하는 경우로서, 상기 접속 메모리 수단내의 상기 액세스된 데이타를 지우는 경우를 포함하는 것을 특징으로 하는 전송 방법.
  8. 제7항에 있어서, 상기 액세스된 데이타를 지우는 상기 단계와 마찬가지로, 상기 액세스된 데이타는 상기 마이크로프로세서 시스템의 직접 메모리 액세스 수단에서 상기 랜덤 액세스 메모리 수단으로 전송되는 것을 특징으로 하는 방법.
KR1019970026793A 1996-06-19 1997-06-19 Atm라인카드및접속메모리데이타를전송하는방법 KR100472796B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96109861A EP0814631B1 (en) 1996-06-19 1996-06-19 An ATM line card and method for transferring connection memory data
EP96109861.3 1996-06-19

Publications (2)

Publication Number Publication Date
KR19990003017A true KR19990003017A (ko) 1999-01-15
KR100472796B1 KR100472796B1 (ko) 2005-07-01

Family

ID=8222907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026793A KR100472796B1 (ko) 1996-06-19 1997-06-19 Atm라인카드및접속메모리데이타를전송하는방법

Country Status (7)

Country Link
US (1) US5923658A (ko)
EP (1) EP0814631B1 (ko)
JP (1) JP3560052B2 (ko)
KR (1) KR100472796B1 (ko)
CA (1) CA2207129A1 (ko)
DE (1) DE69633114T2 (ko)
HK (1) HK1007075A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728690C2 (de) * 1997-07-04 1999-09-02 Siemens Ag Verfahren und Baustein zur Verarbeitung von ATM-Zellen in bidirektionalen Datenströmen
US6272144B1 (en) * 1997-09-29 2001-08-07 Agere Systems Guardian Corp. In-band device configuration protocol for ATM transmission convergence devices
US6785284B1 (en) * 2000-08-10 2004-08-31 Infineon Technologies North America Corp. Interleavement for transport of frames and cells

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949781A (en) * 1994-08-31 1999-09-07 Brooktree Corporation Controller for ATM segmentation and reassembly
KR0157152B1 (ko) * 1995-12-23 1998-11-16 양승택 확장 구조를 갖는 에이티엠 계층 기능 처리 장치
US5848068A (en) * 1996-03-07 1998-12-08 Lsi Logic Corporation ATM communication system interconnect/termination unit

Also Published As

Publication number Publication date
EP0814631B1 (en) 2004-08-11
EP0814631A1 (en) 1997-12-29
DE69633114T2 (de) 2005-01-20
KR100472796B1 (ko) 2005-07-01
JP3560052B2 (ja) 2004-09-02
JPH1084361A (ja) 1998-03-31
HK1007075A1 (en) 1999-04-01
DE69633114D1 (de) 2004-09-16
US5923658A (en) 1999-07-13
CA2207129A1 (en) 1997-12-19

Similar Documents

Publication Publication Date Title
US9432299B2 (en) System and method for ordering of data transferred over multiple channels
US5751951A (en) Network interface
US5909546A (en) Network interface having support for allowing remote operations with reply that bypass host computer interaction
EP0239937B1 (en) Serial communications controller
US6925512B2 (en) Communication between two embedded processors
KR940011490B1 (ko) 지역 통신망과 선택된 터미널 사이에서의 데이타 전송 터미널 서버 및 데이타 통과 방법
EP0288636A2 (en) Network communications adapter
US6038621A (en) Dynamic peripheral control of I/O buffers in peripherals with modular I/O
GB2101374A (en) Interface circuit
US5870628A (en) Adaptor for receiving and processing asynchronous transfer mode cells within a computer network
JPH09224044A (ja) 配信システム
KR100387048B1 (ko) 중저속 가입자 멀티 캐스팅 구현 방법 및 장치
US20060259648A1 (en) Concurrent read response acknowledge enhanced direct memory access unit
CN112311696A (zh) 网络封包接收装置及方法
US7610415B2 (en) System and method for processing data streams
USRE39026E1 (en) Bus protocol
KR100472796B1 (ko) Atm라인카드및접속메모리데이타를전송하는방법
EP0582535A1 (en) Communication system and method utilizing picoprocessors for performing complex functions out of main communication data path
US6026032A (en) High speed data buffer using a virtual first-in-first-out register
US7054958B2 (en) Apparatus and method for responding to a interruption of a packet flow to a high level data link controller in a signal processing system
EP0535284A1 (en) Method and apparatus for extending the connection capability of a communication system
US20030093594A1 (en) Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller
US6556579B1 (en) Method and apparatus for detecting duplicate buffers in a descriptor based multi-port queue
EP1104612B1 (en) Data-communications unit suitable for asynchronous serial data transmission
KR100688477B1 (ko) Ｕｓｂ 디바이스 내 엔드포인트들의 메모리 관리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140109

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 13

EXPY Expiration of term