JPH05336153A - セル転送キュー構成方式およびセル転送キュー回路 - Google Patents

セル転送キュー構成方式およびセル転送キュー回路

Info

Publication number
JPH05336153A
JPH05336153A JP13827692A JP13827692A JPH05336153A JP H05336153 A JPH05336153 A JP H05336153A JP 13827692 A JP13827692 A JP 13827692A JP 13827692 A JP13827692 A JP 13827692A JP H05336153 A JPH05336153 A JP H05336153A
Authority
JP
Japan
Prior art keywords
fifo
queue
read
writing
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13827692A
Other languages
English (en)
Inventor
Toshihiko Yasui
利彦 安井
Hiroshi Yokota
博史 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13827692A priority Critical patent/JPH05336153A/ja
Publication of JPH05336153A publication Critical patent/JPH05336153A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 キューメモリの無駄が少なくかつバースト的
な情報量の急増に対応できる。 【構成】 書き込みポインタ105の示すFIFOメモ
リ101へセルを書き込み、そのFIFOメモリ101
に容量がなくなると空きFIFOキュー102から空き
FIFO番号を書き込みポインタ105へ読み出し、そ
の番号およびフラグをFIFOメモリ101へ書き込む
FIFO書き込み手段と、読み出しポインタ106の示
すFIFOメモリ101からデータを読み出してフラグ
があれば読み出しポインタ106の値を空きFIFOキ
ュー103へ書き込んで、今FIFOメモリ101より
読み出したFIFOメモリ番号を読み出しポインタ10
6へ書き込み、フラグがなければ同時に読み出したセル
を伝送路110に送出するFIFO読み出し手段104
を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、データ通信ネットワー
クのノード上で複数の情報セルの多重を転送キューを用
いて行なうセル多重方式における、セル待ち行列キュー
回路に関するものである。
【0002】
【従来の技術】送信端末と受信端末の間を、交換ノード
や集線ノードを介して伝送路で結ぶ場合(図8)、伝送
路の経済化のために多重化方式が用いられる。この多重
化は、データ通信トラヒックのようにバースト性を持つ
トラヒックに対しては、ノード上に待ち行列キューを用
いて実現することが多い。
【0003】異なった転送優先度を持つ複数の情報セル
をノードを介して伝送路から伝送路へ転送するときに
は、図9のようにノード上に転送優先度毎にキューを用
意して、伝送路からの情報セルを転送優先度によって何
れかのキューに書き込む。ノードでは、各キューの転送
優先度およびキュー中のセル数に従って転送優先制御を
行ない、最も優先される情報セルを選択してキューより
読み出して伝送路上へ送出するという方式を用いてい
る。
【0004】また、各キューの長さは、ノードに入力さ
れる各データのトラヒック量とその廃棄優先度から算出
した転送優先度によってノード構成時に決定している。
【0005】
【発明が解決しようとする課題】以上に説明したよう
に、複数の転送キューを用いる多重化方式は、ノード上
での転送優先度を考慮した転送優先制御に利用されるも
のである。しかし、従来の転送キューの構成では次のよ
うな問題点があった。
【0006】従来の転送キューの構成は、転送優先度ま
たは入力伝送路毎に1つの固定された転送キューを用意
するものであるので、転送優先度または入力伝送路の数
を変更する場合にはキューの数に過不足が生じたり、キ
ューの長さが長すぎて無駄が生じることがある。
【0007】さらに、各キューの長さは予め固定されて
おり、何れのキューにもキューの長さまでの書き込みし
かできない。従って、キュー長までセルが詰まっている
場合には、次にそのキューに書き込もうとするセルは他
の転送キューにいくら空きがあっても廃棄されてしまう
ので、バースト的な情報量の急増に弱いという問題があ
った。
【0008】そこで本発明は、転送優先度または入力伝
送路数の変更を行なってもキューメモリの無駄が少な
く、かつバースト的な情報量の急増に対応できる転送キ
ュー構成をもつセル転送キュー回路を提供することを目
的とするものである。
【0009】
【課題を解決するための手段】本発明は、上記の問題を
解決するため、複数のFIFOメモリと、空きFIFO
メモリの番号を記憶する空きFIFOキューと、現在書
き込みを行なっているFIFOメモリの番号を示す書き
込みポインタと、現在読み出しを行なっているFIFO
メモリの番号を示す読み出しポインタと、入力伝送路か
ら入力されたセルを前記書き込みポインタの示すFIF
Oメモリへ書き込み、そのFIFOメモリにセルを記憶
する容量がなくなったことを検知すると空きFIFOキ
ューから空のFIFOの番号を読み出して書き込みポイ
ンタへ書き込み、その番号およびFIFOメモリ番号情
報の書き込みを示すフラグをこれまでセルを書き込んで
いたFIFOメモリへ書き込むFIFO書き込み手段
と、前記読み出しポインタの示すFIFOメモリからデ
ータを読み出してFIFOメモリ番号の書き込みを示す
フラグがあれば前記読み出しポインタの値を空きFIF
Oキューへ書き込んで、今FIFOメモリより読み出し
たFIFOメモリ番号を前記読み出しポインタへ書き込
み、読み出したデータにFIFOメモリ番号の書き込み
を示すフラグがなければ同時に読み出したセルを伝送路
に送出するFIFO読み出し手段とを具備することを特
徴としている。
【0010】
【作用】本発明は上述した構成により、伝送路よりFI
FO書き込み手段へ入力されたセルは書き込みポインタ
で示されるFIFOへ書き込まれる。FIFO書き込み
手段はFIFOにセルを記憶する容量がなくなったこと
を検知すると、空きFIFOキューから空のFIFOの
番号を読み出して書き込みポインタへ書き込み、その番
号およびFIFOメモリ番号情報の書き込みを示すフラ
グをこれまでセルを書き込んでいたFIFOメモリへ書
き込む。FIFO読み出し手段は、一定時間毎に読み出
しポインタの示すFIFOメモリからデータを読み出し
てFIFOメモリ番号の書き込みを示すフラグがあれば
読み出しポインタの値を空きFIFOキューへ書き込ん
で、今FIFOメモリより読み出したFIFOメモリ番
号を読み出しポインタへ書き込み、読み出したデータに
FIFOメモリ番号の書き込みを示すフラグがなければ
同時に読み出したセルを伝送路に送出することで、転送
優先度または入力伝送路数がいくらであっても転送キュ
ーメモリとして用いるFIFOを共有するので無駄が少
なく、かつバースト的な情報量の急増に対応できる転送
キュー構成をもつことが可能である。
【0011】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
【0012】(実施例1)図1は本発明の実施例におけ
る、3つの異なった廃棄優先度を持ったセル転送キュー
を用いたセル多重回路の構成例で、このセル多重回路
は、16個のFIFOメモリ101と、3つのFIFO
書き込み手段102と、空きFIFOキュー103と、
FIFO読み出し手段104と、3つの書き込みポイン
タ105と、3つの読み出しポインタ106と、3つの
FIFO割当数レジスタ107と、3つのセル数カウン
タ108と、3つの入力伝送路109と、出力伝送路1
10とにより構成されている。
【0013】FIFOメモリ101は長さがそれぞれ3
セル分余りあり、図2に示すような構成で、情報種別と
データが同時に書き込まれる。情報種別とデータは、F
IFO書き込み手段102より書き込まれ、FIFO読
み出し手段104によって読み出される。情報種別は1
ビットで、“0”が書き込まれた場合は同時に書き込ま
れたデータがセルであることを示し、“1”が書き込ま
れた場合は同時に書き込まれたデータが連結された次の
FIFO番号であることを示す。FIFO書き込み手段
2は、セルのFIFO101への書き込み制御を行なう
もので、3つの入力伝送路110に対応したもので、そ
れぞれの入力伝送路109よりセルを入力して16個の
FIFO101の何れかへ情報種別とデータの書き込み
を行なう。空きFIFOキュー103は、空のFIFO
101の番号がキューとして並べられたものである。F
IFO読み出し手段104は、セルのFIFO101か
らの読み出し制御を行なうもので、16個のFIFO1
01の何れかより情報種別とデータを読み出し、出力伝
送路111へセルを送出する。書き込みポインタ105
は、転送キュー数に対応した3つのポインタで構成さ
れ、それぞれが各入力伝送路109からのセルの現在の
書き込み先のFIFO番号を示す。読み出しポインタ1
06は、転送キュー数に対応した3つのポインタで構成
され、それぞれが転送キュー毎のセルを現在読み出して
いるFIFO番号を示す。FIFO割当数レジスタ10
7は、転送キュー数に対応した3つのレジスタで構成さ
れ、それぞれが転送キュー毎のFIFO割当可能数を示
す。セル数カウンタ108は、転送キュー数に対応した
3つのカウンタで構成され、各転送キューに書き込まれ
ているセル数を示す。
【0014】次に上記セル多重装置の動作について図3
および図4のフローチャートを参照しながら説明する。
【0015】先ず、入力伝送路毎に1つの転送キューを
設定するための初期化を行なう。ここで、入力伝送路1
09a用の転送キューを転送キューa、入力伝送路10
9b用の転送キューを転送キューb、入力伝送路109
c用の転送キューを転送キューcとして順に転送キュー
番号を1、2、3とする。各入力伝送路における使用可
能なFIFO数をトラヒック量と廃棄優先度をもとにし
て決めておき、これを転送キュー分のFIFO割当数レ
ジスタ107にそれぞれ設定する。例えば、転送キュー
aは8個、転送キューbは6個、転送キューcは2個と
する。この使用可能FIFO数は、各転送キュー長の最
大値である。また、最初は全てのFIFO101は空な
ので全てのFIFO番号が空きFIFOキュー103に
入っている。さらに、転送キュー毎にその伝送路からの
セルを最初に書き込むためのFIFOを決めるため、空
きFIFOキューよりFIFO番号を読み出してそれぞ
れの転送キューに対応する書き込みポインタ105およ
び読み出しポインタ106へ書き込む。例えば、転送キ
ューaのFIFO番号として“1”、転送キューbのF
IFO番号として“2”、転送キューcのFIFO番号
として“3”が書き込まれる。
【0016】ここで、入力伝送路109aからセルが入
力されると、FIFO書き込み手段102aは、その転
送キューaの書き込みポインタ105aによって示され
たFIFO101−1へ情報種別として“0”を、デー
タとしてセルを書き込み、転送キューa用のセル数カウ
ンタ108aの値をインクリメントする(図3)。
【0017】各FIFO101は、書き込まれたデータ
が3セル分に達すると、満杯信号を各FIFO書き込み
手段102へ通知する。
【0018】各FIFO書き込み手段102は、現在書
き込みを行なっているFIFO101−nより満杯信号
が通知されると、使用可能FIFO数がまだあるかどう
かをそれぞれの転送キューに対応するFIFO割当数レ
ジスタ107によって確認する。使用可能FIFO数が
0でなければ、空きFIFOキュー103よりFIFO
番号mを読み出してその転送キューの書き込みポインタ
105に設定し、これまで書き込みを行なっていたFI
FO101−nに情報種別“1”と新しく書き込むため
のFIFO番号mをデータとして書き込む。さらに、F
IFO割当レジスタ108の使用可能FIFO数をデク
リメントする。また、使用可能FIFO数に達している
か、空きFIFOキューが空なら、次にその入力伝送路
110から入力されるセルは廃棄するために書き込みポ
インタ105には“0”が設定される(図3)。
【0019】FIFO読み出し手段104は、一定時間
毎に各セル数カウンタ108の示すセル数の値と各転送
キューの廃棄優先度によって転送優先度の最も高い転送
キューを決定し、その転送キューの現在の読み出しFI
FO101−nを読み出しポインタ106より特定し
て、そのFIFO101−nよりセルを読み出し出力伝
送路110より送出し、読み出した転送キューに対応す
るセル数カウンタ108のカウンタ値をデクリメントす
る。ただし、FIFO101−nより読み出した情報種
別が“1”の場合は、もうFIFO101−nは空であ
るのでFIFO番号nを空きFIFOキュー103へ書
き込み、同時にFIFO101−nより読み出したデー
タは次に読むべきFIFO番号mを示すので読み出しポ
インタ106にFIFO番号mを書き込む。そのうえ
で、そのFIFO101−mよりセルを読み出して出力
伝送路110へ送出し、読み出した転送キューに対応す
るセル数カウンタ108のカウンタ値をデクリメントす
る(図4)。
【0020】このように、複数のFIFOを連結できる
ようにすることで各転送キューの長さを任意に変更する
ことが容易にでき、メモリを効率よく利用することが可
能である。
【0021】なお、FIFO書き込み手段の動作を示す
図3において、FIFO割当数レジスタN107の確認
と空きFIFOキュー103の確認はどちらが先でもよ
い。
【0022】(実施例2)図5は本発明の実施例におけ
る、3つの等しい廃棄優先度を持つ転送キューを用いた
セル多重回路の構成例で、このセル多重回路は、16個
のFIFOメモリ201と、3つのFIFO書き込み手
段202と、空きFIFOキュー203と、FIFO読
み出し手段204と、3つの書き込みポインタ205
と、3つの読み出しポインタ206と、3つのセル数カ
ウンタ208と、3つの入力伝送路210と、出力伝送
路211とにより構成されている。
【0023】図5において、FIFOメモリ201、空
きFIFOキュー203、FIFO読み出し手段20
4、書き込みポインタ205およびセル数カウンタ20
9は図1の構成と同様なものである。図1の構成と異な
るのは、FIFO書き込み手段202がFIFO201
の満杯信号のみによって書き込みポインタ205を書き
換える点である。
【0024】次に上記セル多重装置の動作について図6
および図7のフローチャートを参照しながら説明する。
【0025】先ず、入力伝送路毎に1つの転送キューを
設定するための初期化を行なう。ここで、入力伝送路2
10a用の転送キューを転送キューa、入力伝送路21
0b用の転送キューを転送キューb、入力伝送路210
c用の転送キューを転送キューcとして順に転送キュー
番号を1、2、3とする。最初は全てのFIFO201
は空なので全てのFIFO番号が空きFIFOキュー2
03に入っている。さらに、転送キュー毎にその伝送路
からのセルを最初に書き込むためのFIFOを決めるた
め、空きFIFOキューよりFIFO番号を読み出して
それぞれの転送キューに対応する書き込みポインタ20
5および読み出しポインタ206へ書き込む。例えば、
転送キューaのFIFO番号として“1”、転送キュー
bのFIFO番号として“2”、転送キューcのFIF
O番号として“3”が書き込まれる。
【0026】ここで、入力伝送路210aからセルが入
力されると、FIFO書き込み手段202aは、その転
送キューaの書き込みポインタ205aによって示され
たFIFO201−1へ情報種別として“0”を、デー
タとしてセルを書き込み、転送キューa用のセル数カウ
ンタ208aの値をインクリメントする(図6)。
【0027】各FIFO201は、書き込まれたデータ
が3セル分に達すると、満杯信号を各FIFO書き込み
手段202へ通知する。
【0028】各FIFO書き込み手段202は、現在書
き込みを行なっているFIFO201−nより満杯信号
が通知されると、空きFIFOキュー203よりFIF
O番号mを読み出してその転送キューの書き込みポイン
タ205に設定し、これまで書き込みを行なっていたF
IFO201−nに情報種別“1”と新しく書き込むた
めのFIFO番号mをデータとして書き込む。ただし、
空きFIFOキューが空なら、次にその入力伝送路21
0から入力されるセルは廃棄するために書き込みポイン
タ205には“0”が設定される(図6)。
【0029】FIFO読み出し手段204は、一定時間
毎に各セル数カウンタ208の示すセル数の値によって
転送優先度の最も高い転送キューを決定し、その転送キ
ューの現在の読み出しFIFO201−nを読み出しポ
インタ206より特定して、そのFIFO201−nよ
りセルを読み出し出力伝送路211より送出し、読み出
した転送キューに対応するセル数カウンタ208のカウ
ンタ値をデクリメントする。ただし、FIFO201−
nより読み出した情報種別が“1”の場合は、もうFI
FO201−nは空であるのでFIFO番号nを空きF
IFOキュー203へ書き込み、同時にFIFO201
−nより読み出したデータは次に読むべきFIFO番号
mを示すので読み出しポインタ206にFIFO番号m
を書き込む。そのうえで、そのFIFO201−mより
セルを読み出して出力伝送路211へ送出し、読み出し
た転送キューに対応するセル数カウンタ208のカウン
タ値をデクリメントする(図7)。
【0030】このように、1つの入力伝送路からのセル
数が一時的に急増しても、空いているFIFOを連結す
ることによって転送キュー長を延ばすことが容易にでき
るので、セルの廃棄が発生しにくくなる。
【0031】
【発明の効果】以上説明したように本発明によれば、複
数のFIFOメモリと、空きFIFOメモリの番号を記
憶する空きFIFOキューと、現在書き込みを行なって
いるFIFOメモリの番号を示す書き込みポインタと、
現在読み出しを行なっているFIFOメモリの番号を示
す読み出しポインタと、入力伝送路から入力されたセル
を前記書き込みポインタの示すFIFOメモリへ書き込
み、そのFIFOメモリにセルを記憶する容量がなくな
ったことを検知すると空きFIFOキューから空のFI
FOの番号を読み出して書き込みポインタへ書き込み、
その番号およびFIFOメモリ番号情報の書き込みを示
すフラグをこれまでセルを書き込んでいたFIFOメモ
リへ書き込むFIFO書き込み手段と、前記読み出しポ
インタの示すFIFOメモリからデータを読み出してF
IFOメモリ番号の書き込みを示すフラグがあれば前記
読み出しポインタの値を空きFIFOキューへ書き込ん
で、今FIFOメモリより読み出したFIFOメモリ番
号を前記読み出しポインタへ書き込み、読み出したデー
タにFIFOメモリ番号の書き込みを示すフラグがなけ
れば同時に読み出したセルを伝送路に送出するFIFO
読み出し手段とを具備することによって、転送優先度ま
たは入力伝送路数の変更を行なってもキューメモリの無
駄が少なく、かつバースト的な情報量の急増に対応でき
る転送キュー構成をもつことができるという効果を有す
るものである。
【図面の簡単な説明】
【図1】第1の実施例におけるセル多重回路の構成図
【図2】第1の実施例におけるFIFOメモリの構成図
【図3】第1の実施例におけるFIFO書き込み手段の
動作説明のためのフローチャート
【図4】第1の実施例におけるFIFO読み出し手段の
動作説明のためのフローチャート
【図5】第2の実施例におけるセル多重回路の構成図
【図6】第2の実施例におけるFIFO書き込み手段の
動作説明のためのフローチャート
【図7】第2の実施例におけるFIFO読み出し手段の
動作説明のためのフローチャート
【図8】データ通信網におけるシステム構成図
【図9】交換ノード・集線ノードにおけるデータ多重部
の構成図
【符号の説明】
101 FIFOメモリ 102 FIFO書き込み手段 103 空きFIFOキュー 104 FIFO読み出し手段 105 書き込みポインタ 106 読み出しポインタ 107 FIFO割当数レジスタ 108 セル数カウンタ 109 入力伝送路 110 出力伝送路 201 FIFOメモリ 202 FIFO書き込み手段 203 空きFIFOキュー 204 FIFO読み出し手段 205 書き込みポインタ 206 読み出しポインタ 208 セル数カウンタ 209 入力伝送路 210 出力伝送路 801 端末 802 集線ノード 803 交換ノード 901 転送キュー 902 出力制御部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数のFIFOメモリに対して、セルを第
    一のFIFOメモリへ書き込み、前記第一のFIFOメ
    モリにセルを記憶する容量がなくなると、次セルを書き
    込む第二のFIFOメモリの番号と、書き込む情報がF
    IFOメモリ番号であることを示すフラグと、を前記第
    一のFIFOメモリに書き込むことにより次々にFIF
    Oメモリを連結させてセル転送キューとするセル転送キ
    ュー構成方式。
  2. 【請求項2】複数のFIFOメモリと、空きFIFOメ
    モリの番号を記憶する空きFIFOキューと、現在書き
    込みを行なっているFIFOメモリの番号を示す書き込
    みポインタと、現在読み出しを行なっているFIFOメ
    モリの番号を示す読み出しポインタと、入力伝送路から
    入力されたセルを前記書き込みポインタの示すFIFO
    メモリへ書き込み、そのFIFOメモリにセルを記憶す
    る容量がなくなったことを検知すると前記空きFIFO
    キューから空のFIFOメモリの番号を読み出して前記
    書き込みポインタへ書き込み、その番号およびFIFO
    メモリ番号の書き込みを示すフラグをこれまでセルを書
    き込んでいたFIFOメモリへ書き込むFIFO書き込
    み手段と、前記読み出しポインタの示すFIFOメモリ
    からデータを読み出してFIFOメモリ番号の書き込み
    を示すフラグがあれば前記読み出しポインタの値を前記
    空きFIFOキューへ書き込んで、今FIFOメモリよ
    り読み出したFIFOメモリ番号を前記読み出しポイン
    タへ書き込み、読み出したデータにFIFOメモリ番号
    の書き込みを示すフラグがなければ同時に読み出したセ
    ルを伝送路に送出するFIFO読み出し手段とを備える
    ことを特徴とするセル転送キュー回路。
JP13827692A 1992-05-29 1992-05-29 セル転送キュー構成方式およびセル転送キュー回路 Pending JPH05336153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13827692A JPH05336153A (ja) 1992-05-29 1992-05-29 セル転送キュー構成方式およびセル転送キュー回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13827692A JPH05336153A (ja) 1992-05-29 1992-05-29 セル転送キュー構成方式およびセル転送キュー回路

Publications (1)

Publication Number Publication Date
JPH05336153A true JPH05336153A (ja) 1993-12-17

Family

ID=15218135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13827692A Pending JPH05336153A (ja) 1992-05-29 1992-05-29 セル転送キュー構成方式およびセル転送キュー回路

Country Status (1)

Country Link
JP (1) JPH05336153A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754742B1 (en) * 1998-10-28 2004-06-22 Switchcore Ab Queue management system having one read and one write per cycle by using free queues

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754742B1 (en) * 1998-10-28 2004-06-22 Switchcore Ab Queue management system having one read and one write per cycle by using free queues

Similar Documents

Publication Publication Date Title
EP1192753B1 (en) Method and apparatus for shared buffer packet switching
US6487202B1 (en) Method and apparatus for maximizing memory throughput
EP0299473B1 (en) Switching system and method of construction thereof
JP3230957B2 (ja) Atmネットワークにおけるマルチキャストする方法と装置
US4849968A (en) Buffer management system
US6907001B1 (en) Packet switch for switching variable length packets in the form of ATM cells
US5790545A (en) Efficient output-request packet switch and method
AU710694B2 (en) An ATM switch
US6175570B1 (en) Method and an apparatus for shaping the output traffic in a fixed length cell switching network node
EP0603916A2 (en) Packet switching system using idle/busy status of output buffers
US6262989B1 (en) Apparatus and method for providing different quality of service connections in a tunnel mode
JPH10224377A (ja) デジタル信号の双方向伝送のための経路指定スイッチ
US4907220A (en) Process for the establishment of virtual connections passing through switching matrices of a multi-stage switching system
EP1466449A1 (en) Deferred queuing in a buffered switch
JPH07262154A (ja) プロセッサ間通信制御方式
US5164937A (en) Packet concentrator and packet switching system
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
US6510155B1 (en) ATM layer device controlling method and ATM layer device
JPH05336153A (ja) セル転送キュー構成方式およびセル転送キュー回路
US6314489B1 (en) Methods and systems for storing cell data using a bank of cell buffers
JP3255113B2 (ja) パケットスイッチシステム、これを含む集積回路、パケットスイッチ制御方法、パケットスイッチ制御プログラム記録媒体
JP2869080B2 (ja) バッファ制御装置
JP2845588B2 (ja) セル交換用バッファメモリ制御回路、および、該セル交換用バッファメモリ制御回路を具備するセル交換機、および、セル交換用バッファメモリの制御方法
KR100441883B1 (ko) 패킷 스위치 시스템의 입력 제어장치 및 방법
JPH06284453A (ja) Atmセルスイッチ