KR100470993B1 - 디에스피 프로그램 다운로드 장치 및 그 방법 - Google Patents

디에스피 프로그램 다운로드 장치 및 그 방법 Download PDF

Info

Publication number
KR100470993B1
KR100470993B1 KR10-2002-0039911A KR20020039911A KR100470993B1 KR 100470993 B1 KR100470993 B1 KR 100470993B1 KR 20020039911 A KR20020039911 A KR 20020039911A KR 100470993 B1 KR100470993 B1 KR 100470993B1
Authority
KR
South Korea
Prior art keywords
download
program
dsp
mcu
external memory
Prior art date
Application number
KR10-2002-0039911A
Other languages
English (en)
Other versions
KR20040005376A (ko
Inventor
윤성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0039911A priority Critical patent/KR100470993B1/ko
Priority to JP2002332036A priority patent/JP4437000B2/ja
Priority to US10/339,155 priority patent/US7698538B2/en
Publication of KR20040005376A publication Critical patent/KR20040005376A/ko
Application granted granted Critical
Publication of KR100470993B1 publication Critical patent/KR100470993B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/40Transformation of program code
    • G06F8/54Link editing before load time
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 듀얼 CPU를 사용하는 비동기 시스템에서 핸드세이킹방식을 이용하여 프로그램을 다운로딩하는 기술이다.
본 발명은 듀얼 CPU를 사용하는 시스템에서 외부 메모리에 저장된 프로그램을 내부 프로그램 메모리에 다운로딩할 때 다운로딩 시간을 줄이기 위해, 외부로부터 다운로드 시작명령이 입력될 시 현재 동작 중인 상기 DSP를 핸드쉐이킹방식에 의해 일시적으로 홀드시키고, 외부메모리에 저장되어 있는 프로그램을 내부 메모리로 다운로딩하여 저장한다.

Description

디에스피 프로그램 다운로드 장치 및 그 방법{METHOD AND DEVICE FOR DOWNLOADING PROGRAM BY USING HAND-SHAKING IN DIGITAL SIGNAL PROCESSING}
본 발명은 DSP(DIGITAL SIGNAL PROCESSING) 프로그램 다운 로딩장치 및 그 방법에 관한 것으로, 특히 듀얼 CPU를 사용하는 비동기 시스템에서 핸드세이킹(HANDSHAKING)방식을 이용하여 프로그램을 다운로딩하는 장치 및 그 방법에 관한 것이다.
현재 전 세계적으로 휴대폰 사용자가 급증하고 다양한 통신방식과 서비스를 지원하는 제품들이 소개되고 있다. 오늘날 제3세대 통신인 CDMA 2000(CODE DIVISION MULTIPLEX ACCESS 2000), W-CDMA(WIDE-CDMA)로의 제품개발과 다양한 컨텐츠와 서비스를 창출해내고 있고, 유럽에서는 2.5세대 GSM/GPRS 제품들이 속속 개발되고 있다. 제3세대 통신시스템은 고속의 전송속도, 멀티미디어 서비스, 그리고 다른 통신 방식과의 호환 등이 요구되므로 무선단말기는 듀얼모드가 지원되고 소프트웨어에서도 여러 가지 프로토콜 스택(PROTOCOL STACK)을 필요로 한다.
이러한 시스템은 마이크로 콘트롤 유닛(MCU: Miro Control Unit)의 로드를 분산하기 위해 DSP(DIGITAL SIGNAL PROCESSING)를 사용하고 있다. DSP는 부트로딩(BOOT LOADING)이 가능한 칩으로 실제 동작을 하려면 구동 프로그램을 필요로 한다. 이러한 구동 프로그램은 마이크로 콘트롤 유닛(MCU)에 연결된 메모리에 저장되어 있는 프로그램을 다운로딩 받아서 내부 프로그램 메모리에 저장하여야 한다.
그런데 상기와 같은 종래의 시스템은 원하는 프로그램을 내부 메모리에 다운로딩하기 위해 필요한 DSP를 리세트 상태로 만든 다음 원하는 프로그램을 다운로드하고, 다운로드가 완료된 후 다시 DSP를 리세트시켜 다운로딩된 프로그램이 실행되도록 할 때 초기화 과정의 시간이 요구되어 다운로딩 하는 시간이 많이 소요되는 문제가 있었다.
따라서 본 발명의 목적은 듀얼 CPU를 사용하는 시스템에서 외부 메모리에 저장된 프로그램을 내부 메모리에 다운로딩할 때 다운로딩 시간을 줄일 수 있는 프로그램 다운로딩장치 및 그 방법을 제공함에 있다.
본 발명의 다른 목적은 듀얼 CPU를 사용하는 비동기 시스템에서 핸드세이킹방식에 의해 외부메모리에 저장된 프로그램을 내부 메모리로 다운로딩하는 프로그램 다운로딩장치 및 그 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 DSP의 프로그램 다운로드 장치는, 특정기능을 수행하기 위한 프로그램을 저장하는 외부메모리와, 소정 프로그램에 의해 시스템 전체의 동작을 제어하고, 외부로부터 다운로딩 키명령이 있을 시 다운로딩 명령을 지시하여 다운로딩 준비신호를 수신할 시 상기 외부메모리에 저장된 프로그램이 다운로딩 되도록 제어하는 MCU와, 상기 MCU의 제어를 받아 상기 외부메모리를 직접 억세스하도록 제어하는 DMAC와, 상기 MCU로부터 다운로딩 명령을 받아 내부 상태에 따라서 현재 동작이 진행중인 DSP의 동작이 끝날 때까지 대기하고 있다가 동작이 끝나면 다운로딩 준비신호를 상기 MCU로 전달하고 리드/라이트 모드 선택 제어신호를 출력하는 프로그램 다운로드 콘트롤로직과, 상기 DSP와 상기 외부메모리에 연결되어 상기 프로그램 다운로드 콘트롤로직의 리드/라이트 모드 선택신호에 의해 상기 DSP나 상기 외부메모리에 연결되도록 선택하는 MUX와, 상기 MUX의 출력단에 연결되어 상기 MCU의 제어에 의해 상기 외부메모리에 저장되어 있는 프로그램을 저장하는 내부 프로그램 메모리를 포함함을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 DSP 프로그램 다운로드 방법은, 외부로부터 다운로드 시작명령이 입력될 시 현재 동작 중인 상기 DSP를 핸드쉐이킹방식에 의해 일시적으로 홀드시키고, 외부메모리에 저장되어 있는 프로그램을 내부 메모리로 다운로딩하여 저장함을 특징으로 한다.
상기 다운로딩이 완료될 시 상기 홀드된 DSP의 동작을 재개하는 것을 특징으로 한다.
상기 DMAC는 프로그램 다운로딩 시 다운로드 속도를 빠르게 함을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따르면, MCU와 DSP를 사용하는 시스템에서 DSP의 프로그램을 다운로딩하는 방법은, 외부로부터 다운로드 시작명령이 입력될 시 상기 MCU에서 다운로딩 명령을 프로그램 다운로드 콘트롤로직으로 인가하는 단계; 상기 프로그램 다운로드 콘트롤로직에서 상기 DSP로 홀드요구신호를 전송하여 상기 DSP를 일시적으로 홀드시키는 단계; 상기 DSP가 홀드될 시 상기 MCU에서 외부메모리에 저장된 프로그램을 억세스하여 상기 내부 메모리로 다운로딩하는 단계로 이루어짐을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 실시 예에 따른 듀얼 CPU를 사용하는 시스템에서 DSP 프로그램을 다운로드하기 위한 장치의 개략적인 블럭구성도이다.
특정기능을 수행하기 위한 프로그램을 저장하는 외부메모리(10)와, 상기 외부메모리(10)를 직접 억세스하도록 제어하는 DMAC(Direct Memory Access Controller)(12)와, 소정 프로그램에 의해 시스템 전체의 동작을 제어하고, 외부로부터 다운로딩 키명령이 있을 시 다운로딩 명령을 지시하여 다운로딩 준비신호를 수신할 시 상기 외부메모리(10)에 저장된 프로그램이 다운로딩 되도록 제어하는 MCU(14)와, 상기 MCU(14)로부터 다운로딩 명령을 받아 내부 상태에 따라서 현재 진행중인 DSP(18)의 동작이 끝날 때까지 대기하고 있다가 동작이 끝나면 다운로딩 준비신호를 상기 MCU(14)로 전달하고 리드/라이트 모드 선택 제어신호를 출력하는 프로그램 다운로드 콘트롤로직(16)과, 상기 DSP(18)과 상기 외부메모리(10)에 연결되어 상기 프로그램 다운로드 콘트롤로직(16)의 리드/라이트 모드 선택신호에 의해 상기 DSP(18)나 상기 외부메모리(10)에 연결되도록 선택하는 MUX(20)와, 상기 MUX(20)의 출력단에 연결되어 상기 MCU(14)의 제어에 의해 상기 외부메모리(10)에 저장되어 있는 프로그램을 저장하는 내부 프로그램 메모리(22)로 구성되어 있다.
도 2는 본 발명의 실시 예에 따른 프로그램 다운로드를 위한 순서도이다.
도 3은 본 발명의 실시 예에 따른 프로그램 다운로드 제어로직 상태 다이어그램이다.
IDLE상태는 일반적으로 프로그램 다운로딩 명령(PdnCmd=1)이 들어오지 않는 대기상태이고, REQUEST상태는 프로그램 다운로딩 명령(PdnCmd=1)을 받아 현재 진행중인 DSP(18)의 동작이 끝날 때까지 기다린다. DOWNLOAD상태는 다운로딩할 수 있는 준비가 되면 응답(acknowledge) 신호(PdnRdy=1)로 출력하면서 MCU(14)에 의한 다운로딩이 가능하도록 하는 상태이다. RESUME상태는 다운로딩이 종료되어 다운로딩 해제신호(PdnCmd=0)가 들어오면 중단된 DSP(18)의 동작을 재개하기 위한 준비하는 상태이다.
상술한 도 1 및 도 3을 참조하여 본 발명의 바람직한 실시 예의 동작을 상세히 설명한다.
MCU(14)와 DSP(18)와 같은 듀얼 CPU를 사용하는 시스템에서 외부메모리에 저장된 특정 프로그램을 내부 메모리로 다운로딩하는 동작을 설명하면, 먼저 101단계에서 사용자가 도시하지 않은 키조작부의 키를 조작하여 다운로딩을 시작하는 키명령을 입력하면 MCU(14)는 인터럽트 명령으로 전달되어 인터럽트 서비스 루틴에서 다운로딩을 위한 코드를 생성하여 102단계에서 프로그램 다운로딩 명령신호(PdnCmd=1)를 프로그램 다운로드 콘트롤로직(16)으로 보낸다. 이때 프로그램 다운로드 콘트롤로직(16)은 도 3의 프로그램 다운로드 로직 상태 다이어그램에서 보는 바와 같이 아이들(IDLE)상태에 있다가 프로그램 다운로딩 명령신호(PdnCmd=1)를 받으면 103단계에서 프로그램 다운로드 콘트롤로직(16)은 홀드요구명령(HOLD REQUEST)을 DSP(18)로 보내어 상기 DSP(18)의 동작이 종료될 때까지 대기하는 도 3의 프로그램 다운로드 로직 상태 다이어그램에서 보는 바와 같이 REQUEST상태로 전환한다. 그런 후 DSP(18)는 현재 진행중인 동작이 종료되면 104단계에서 동작종료신호를 프로그램 다운로드 콘트롤로직(16)으로 전송한다. 그러면 프로그램 다운로드 콘트롤로직(16)은 105단계에서 도 3의 프로그램 다운로드 로직 상태 다이어그램에서 보는 바와 같이 DOWNLOAD 상태로 전환하여 프로그램 다운로딩 준비신호(PdnRdy=1)를 MCU(14)로 보낸다. 그리고 프로그램 다운로드 콘트롤로직(16)은 MUX(20)로 라이트 모드 선택신호를 보내어 외부메모리(10)에 접속된 버스와 연결되도록 한다. MCU(14)는 다운로딩할 권한을 갖으며, 외부메모리(10)로부터 저장되어 있는 프로그램을 MUX(20)를 통해 내부 프로그램 메모리(22)로 다운로딩하여 내부 프로그램 메모리(22)에 저장되도록 한다. 이때 MCU(14)는 DMAC(12)를 제어하여 MCU(14)와 별도로 직접 외부메모리(10)의 프로그램이 내부메모리(22)로 전달되도록 하여 다운로드 속도를 빠르게 할 수도 있다. 이러한 다운로딩이 종료되면 106단계에서 MCU(14)는 프로그램 다운로딩 해제신호(PdnCmd=0)를 프로그램 다운로드 콘트롤로직(16)으로 전송한다. 다운로드 콘트롤로직(16)은 프로그램 다운로딩 해제신호(PdnCmd=0)를 받으면 도 3의 프로그램 다운로드 로직 상태 다이어그램에서 보는 바와 같이 RESUME상태로 전환하여 리드모드 선택제어신호를 발생한 후 MUX(20)로 인가하고 홀드 해제신호를 DSP(18)로 인가하여 DSP(18)의 동작을 재개하도록 한다. 그리고 MUX(16)는 다운로드 콘트롤로직(16)로부터 출력된 리드모드 선택제어신호에 의해 DSP(18)와 내부 프로그램 메모리(22)가 연결되도록 한다. 상기 다운로드 콘트롤로직(16)에는 리타이밍 로직을 구비하고 있다. MCU(14)는 39MHz의 클럭으로 동작하고, DSP(18)는 65MHz의 클럭으로 동작하므로, MCU(14)와 DSP(18)은 비동기관계이다. 따라서 다운로드 콘트롤로직(16)의 리타이밍로직은 MCU(14)와 DSP(18) 사이에서 사용되는 인터페이스신호에 대해서 동기가 이루어지도록 한다.
상술한 바와 같이 본 발명은, 듀얼-CPU를 사용하는 시스템에서 외부메모리에 저장되어 있는 프로그램을 내부 프로그램 메모리로 다운로딩할 필요가 있을 경우 프로그램 다운로드 콘트롤 로직을 사용하여 MCU와 DSP간에 핸드쉐이킹방식을 적용하여 DSP를 일시적으로 홀드상태로 만들어 프로그램 다운로딩을 진행하고, 프로그램 다운로딩이 완료될 시 홀드상태에 있는 DSP의 동작을 재개하여 DSP의 동작중에도 프로그램을 내부메모리로 다운로딩할 수 있으므로 DSP를 리셋시켜 초기화과정을 거치지 않게 되어 다운로딩시간을 단축시킬 수 있는 이점이 있다
도 1은 본 발명의 실시 예에 따른 듀얼 CPU를 사용하는 시스템에서 DSP 프로그램을 다운로드하기 위한 장치의 개략적인 블럭구성도
도 2는 본 발명의 실시 예에 따른 프로그램 다운로드를 위한 순서도이다.
도 3은 본 발명의 실시 예에 따른 프로그램 다운로드 제어로직 상태 다이어그램
* 도면의 주요부분에 대한 부호의 설명 *
10: 외부메모리 12: DMAC
14: MCU 16: 프로그램 콘트롤로직
18: DSP 20: MUX
22: 내부 프로그램 메모리

Claims (8)

  1. 디에스피(DSP)의 프로그램 다운로드 장치에 있어서,
    특정기능을 수행하기 위한 프로그램을 저장하는 외부메모리와,
    소정 프로그램에 의해 시스템 전체의 동작을 제어하고, 외부로부터 다운로딩 키명령이 있을 시 다운로딩 명령을 지시하여 다운로딩 준비신호를 수신할 시 상기 외부메모리에 저장된 프로그램이 다운로딩 되도록 제어하는 MCU와,
    상기 MCU로부터 다운로딩 명령을 받아 내부 상태에 따라서 현재 동작이 진행중인 DSP의 동작이 끝날 때까지 대기하고 있다가 동작이 끝나면 다운로딩 준비신호를 상기 MCU로 전달하고 리드/라이트 모드 선택 제어신호를 출력하는 프로그램 다운로드 콘트롤로직과,
    상기 DSP과 상기 외부메모리에 연결되어 상기 프로그램 다운로드 콘트롤로직의 리드/라이트 모드 선택신호에 의해 상기 DSP나 상기 외부메모리에 연결되도록 선택하는 MUX와,
    상기 MUX의 출력단에 연결되어 상기 MCU의 제어에 의해 상기 외부메모리에 저장되어 있는 프로그램을 저장하는 내부메모리를 포함함을 특징으로 하는 디에스피 프로그램 다운로드 장치.
  2. 제1항에 있어서,
    상기 외부메모리를 직접 억세스하도록 제어하는 DMAC 더 포함함을 특징으로 하는 디에스피 프로그램 다운로드 장치.
  3. (삭제)
  4. (삭제)
  5. (삭제)
  6. (정정) MCU와 DSP를 사용하는 시스템에서 DSP 프로그램을 다운로딩하는 방법에 있어서,
    외부로부터 다운로드 시작명령이 입력될 시 상기 MCU에서 다운로딩 명령을 프로그램 다운로드 콘트롤로직으로 인가하는 단계;
    상기 프로그램 다운로드 콘트롤로직에서 상기 DSP로 홀드요구신호를 전송하여 상기 DSP의 진행중인 동작이 종료될 때 상기 DSP에서 상기 프로그램 다운로드 콘트롤로직으로 동작종료신호를 전송하고 상기 DSP를 홀드시키는 단계;
    상기 DSP로부터 동작종료신호를 수신할 시 다운로딩 준비신호를 상기 MCU로 전송하고 상기 MCU에서 외부메모리에 저장된 프로그램을 억세스하여 상기 내부 메모리로 다운로딩하는 단계로 이루어짐을 특징으로 하는 디에스피 프로그램 다운로드방법.
  7. (정정) 제6항에 있어서,
    상기 프로그램 다운로딩단계에서 DMAC를 이용하여 다운로드 속도를 빠르게 하는 것을 특징으로 하는 디에스피 프로그램 다운로드방법.
  8. (정정) 제7항에 있어서,
    상기 MCU로부터 다운로딩 해제명령이 상기 프로그램 다운로드 콘트롤러로직으로 수신될 시 상기 프로그램 다운로드 콘트롤로직에서 홀드해제신호를 상기 DSP로 보내어 홀드된 DSP의 동작을 재개하는 단계를 더 포함함을 특징으로 하는 디에스피 프로그램 다운로드방법.
KR10-2002-0039911A 2002-07-10 2002-07-10 디에스피 프로그램 다운로드 장치 및 그 방법 KR100470993B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0039911A KR100470993B1 (ko) 2002-07-10 2002-07-10 디에스피 프로그램 다운로드 장치 및 그 방법
JP2002332036A JP4437000B2 (ja) 2002-07-10 2002-11-15 Dspプログラムダウンロード装置及びダウンロード方法
US10/339,155 US7698538B2 (en) 2002-07-10 2003-01-09 Method and apparatus for downloading program by using hand shaking in digital signal processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039911A KR100470993B1 (ko) 2002-07-10 2002-07-10 디에스피 프로그램 다운로드 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20040005376A KR20040005376A (ko) 2004-01-16
KR100470993B1 true KR100470993B1 (ko) 2005-03-10

Family

ID=30113113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039911A KR100470993B1 (ko) 2002-07-10 2002-07-10 디에스피 프로그램 다운로드 장치 및 그 방법

Country Status (3)

Country Link
US (1) US7698538B2 (ko)
JP (1) JP4437000B2 (ko)
KR (1) KR100470993B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005309839A (ja) * 2004-04-22 2005-11-04 Sanyo Electric Co Ltd 制御装置
US9647824B2 (en) * 2014-10-24 2017-05-09 Silicon Laboratories Inc. System and apparatus for clock retiming with catch-up mode and associated methods
CN105487890A (zh) * 2015-11-25 2016-04-13 天津航空机电有限公司 一种基于c51系列单片机内核的固件下载方法
CN109426517B (zh) * 2017-08-30 2021-01-01 比亚迪股份有限公司 微控制单元及其控制方法和控制装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149760A (ja) * 1990-08-20 1994-05-31 Texas Instr Inc <Ti> ディジタル信号処理方法及び装置
KR960042377A (ko) * 1995-05-24 1996-12-21 김광호 디에스피(dsp) 프로그램 다운로드 방법 및 그 장치
JPH11120002A (ja) * 1997-10-16 1999-04-30 Fujitsu Ltd 複数のdspを有する装置
KR20010036589A (ko) * 1999-10-09 2001-05-07 서평원 다중 디지털 신호처리의 코드 업로드 장치 및 그 방법
KR20010066707A (ko) * 1999-12-31 2001-07-11 송재인 디지털 신호처리칩의 프로그램 부트로딩장치 및 방법
JP2002073341A (ja) * 2000-08-31 2002-03-12 Nec Eng Ltd Dspプログラムダウンロードシステム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327648B1 (en) * 1994-12-09 2001-12-04 Cirrus Logic, Inc. Multiprocessor system for digital signal processing
GB2298109B (en) * 1995-02-14 1999-09-01 Nokia Mobile Phones Ltd Data interface
US6575362B1 (en) * 1996-12-31 2003-06-10 Pitney Bowes Inc. Secure money order issuing kiosk
GB9827183D0 (en) * 1998-12-11 1999-02-03 Mitel Semiconductor Ltd Integration of externally developed logic in a memory mapped system
US6606677B1 (en) * 2000-03-07 2003-08-12 International Business Machines Corporation High speed interrupt controller
US6529586B1 (en) * 2000-08-31 2003-03-04 Oracle Cable, Inc. System and method for gathering, personalized rendering, and secure telephonic transmission of audio data
US8495167B2 (en) * 2001-08-02 2013-07-23 Lauri Valjakka Data communications networks, systems, methods and apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149760A (ja) * 1990-08-20 1994-05-31 Texas Instr Inc <Ti> ディジタル信号処理方法及び装置
KR960042377A (ko) * 1995-05-24 1996-12-21 김광호 디에스피(dsp) 프로그램 다운로드 방법 및 그 장치
JPH11120002A (ja) * 1997-10-16 1999-04-30 Fujitsu Ltd 複数のdspを有する装置
KR20010036589A (ko) * 1999-10-09 2001-05-07 서평원 다중 디지털 신호처리의 코드 업로드 장치 및 그 방법
KR20010066707A (ko) * 1999-12-31 2001-07-11 송재인 디지털 신호처리칩의 프로그램 부트로딩장치 및 방법
JP2002073341A (ja) * 2000-08-31 2002-03-12 Nec Eng Ltd Dspプログラムダウンロードシステム

Also Published As

Publication number Publication date
JP4437000B2 (ja) 2010-03-24
US7698538B2 (en) 2010-04-13
JP2004046778A (ja) 2004-02-12
US20040010677A1 (en) 2004-01-15
KR20040005376A (ko) 2004-01-16

Similar Documents

Publication Publication Date Title
KR100642045B1 (ko) 호스트 프로세서로부터 멀티미디어 프로세서로 멀티미디어프로그램을 다운로드하는 시스템 및 방법
US8938609B2 (en) Methods and apparatus for priority initialization of a second processor
US6810444B2 (en) Memory system allowing fast operation of processor while using flash memory incapable of random access
TW200925997A (en) Server-based code compilation
CN114490460B (zh) 一种用于asic的flash控制器及其控制方法
CN112463651A (zh) Qspi控制器,图像处理器及闪存访问方法
KR100470993B1 (ko) 디에스피 프로그램 다운로드 장치 및 그 방법
JP4385247B2 (ja) 集積回路、および情報処理装置
JP2009099092A (ja) 携帯型情報端末
US20040044814A1 (en) Interface between a host and a slave device having a latency greater than the latency of the host
WO2006070306A1 (en) Data-processing arrangement
JPH02129746A (ja) 入出力チャネル装置
JPH10111806A (ja) プログラム起動方式
JP2001297006A (ja) 半導体集積回路装置および情報処理システム
JP2008181524A (ja) ハンドシェークインターフェース方式を利用したデジタル信号プロセッサ及びその駆動方法
JP3867911B2 (ja) 状態遷移型通信処理装置、および処理方法
JP3735551B2 (ja) 同期・非同期モードで動作する情報処理装置
JPH04280345A (ja) データ転送制御装置
CN115422100A (zh) 直接内存存取控制装置、数据传输方法和数据传输系统
JP2007142969A (ja) 無線システムの起動方法及びそのソフトウエア
WO2011060313A1 (en) Burst access protocol and priority initialization of a second processor
JPH0330025A (ja) 携帯端末装置
JPS61183764A (ja) ダイレクトメモリアクセス制御方式
JPS62190544A (ja) プログラマブル・コントロ−ラの上位リンクユニツト
JPH05216808A (ja) データ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee