JP2009099092A - 携帯型情報端末 - Google Patents
携帯型情報端末 Download PDFInfo
- Publication number
- JP2009099092A JP2009099092A JP2007272343A JP2007272343A JP2009099092A JP 2009099092 A JP2009099092 A JP 2009099092A JP 2007272343 A JP2007272343 A JP 2007272343A JP 2007272343 A JP2007272343 A JP 2007272343A JP 2009099092 A JP2009099092 A JP 2009099092A
- Authority
- JP
- Japan
- Prior art keywords
- control program
- transfer
- initialization
- program
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】短時間で起動できる携帯型情報読取端末を提供する。
【解決手段】電源が投入された後、CPU22によるハードウェアの初期化と並行して、DMAC24がフラッシュROM32の制御プログラムをSDRAM34へDMA転送し、制御プログラムの転送の完了が検出されたときに、CPU22が制御プログラムによる制御処理を開始する。ハードウェアの初期化と並行して、フラッシュROM32の制御プログラムをSDRAM34へDMA転送するため、ハードウェアの初期化と制御プログラムの転送とを逐次的に行うのと比較して、起動時間を短縮することができる。
【選択図】図1
【解決手段】電源が投入された後、CPU22によるハードウェアの初期化と並行して、DMAC24がフラッシュROM32の制御プログラムをSDRAM34へDMA転送し、制御プログラムの転送の完了が検出されたときに、CPU22が制御プログラムによる制御処理を開始する。ハードウェアの初期化と並行して、フラッシュROM32の制御プログラムをSDRAM34へDMA転送するため、ハードウェアの初期化と制御プログラムの転送とを逐次的に行うのと比較して、起動時間を短縮することができる。
【選択図】図1
Description
本発明は、情報コードを読み取る情報コード読取装置等の携帯型情報端末に関し、特に、起動時に、ROMに保持された制御プログラムをRAMへ転送し、該RAMに転送された制御プログラムに基づいてCPUが制御処理を開始する携帯型情報端末に関するものである。
従来より、ハードディスクを有しない携帯型情報端末では、起動時にCPUは、先ず、種々のハードウェアの初期化を順次行い、その後、ROMに保持された制御プログラムをRAMへ転送し、該RAMに転送された制御プログラムに基づいて、CPUが制御処理を開始していた。もしくは、一部のハードウェアの初期化処理を制御プログラムに含めて、前記制御プログラムの転送後に、該ハードウェアの初期化を行うものもある。特許文献1には、プログラムをROMからRAMへDMA転送により展開しつつチェックサムを計算することで、起動時間の短縮化を図った複合機のソフトウェア起動方法が開示されている。
特開2003−285738号公報
しかしながら、情報コード読取装置においても、表示装置にカラーLCD、受光センサに高解像度スキャナー等を用いるようになり、ハードウェアの性能向上に伴い、その初期化に時間が掛かるようになっている。更に、情報コード読取装置で、種々のオプショナル機能を持たせ多機能化が図られているため、プログラムサイズが大きくなっている。この大きくなったプログラムをROMからRAMへ転送するのに時間が掛かり、ハードウェアの初期化時間が長くなるのに加えて、プログラム転送の時間も長くなり、起動完了までの時間が長くなっている。これにより、電源投入から実際に光学情報の読み取りができるようになるまでの時間が長くなり、使用者に痛痒を感じさせている。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、短時間で起動できる携帯型情報端末を提供することにある。
上記目的を達成するため、請求項1の発明は、ROM32に保持された制御プログラムをRAM34へ転送し、該RAM34に転送された制御プログラムに基づいてCPU22が制御処理を実行する携帯型情報端末10であって、
前記ROM32の制御プログラムを前記RAM34へDMA転送するデータ転送手段24と、
ハードウェアを初期化する初期化手段(S14)と、
前記データ転送手段による前記RAMへの制御プログラムの転送の完了を検出する転送完了検出手段(S16)とを備え、
電源が投入された後、前記初期化手段によるハードウェアの初期化と並行して(S14)、前記データ転送手段が前記ROM32の制御プログラムを前記RAM34へDMA転送し(S12)、前記転送完了検出手段により制御プログラムの転送の完了が検出されたときに(S16:Yes)、前記CPU22が制御プログラムによる制御処理を開始する(S18)ことを技術的特徴とする。
前記ROM32の制御プログラムを前記RAM34へDMA転送するデータ転送手段24と、
ハードウェアを初期化する初期化手段(S14)と、
前記データ転送手段による前記RAMへの制御プログラムの転送の完了を検出する転送完了検出手段(S16)とを備え、
電源が投入された後、前記初期化手段によるハードウェアの初期化と並行して(S14)、前記データ転送手段が前記ROM32の制御プログラムを前記RAM34へDMA転送し(S12)、前記転送完了検出手段により制御プログラムの転送の完了が検出されたときに(S16:Yes)、前記CPU22が制御プログラムによる制御処理を開始する(S18)ことを技術的特徴とする。
請求項1の携帯型情報端末では、ハードウェアの初期化と並行して、ROM32の制御プログラムをRAM34へDMA転送するため、ハードウェアの初期化と制御プログラムの転送とを逐次的に行うのと比較して、起動時間を短縮することができる。
請求項2の携帯型情報端末では、ハードウェアの初期化の際に繰り返されるバスの占有、開放における開放中に、特に、ビジーウェイト等の長期開放中に複数回に分けてROM32の制御プログラムをRAM34へDMA転送する。このため、ハードウェアの初期化処理を妨げることなく、ROM32の制御プログラムをRAM34へDMA転送することが可能となり、起動時間を短縮することができる。
請求項3の携帯型情報端末では、初期化処理中におけるバスの複数回のそれぞれの開放時間中に転送可能なサイズに、制御プログラムを予め区切ってある。このため、ハードウェアの初期化中に繰り返されるバスの開放時間に、ROM32に保持された、予め区切られた分の制御プログラムをRAM34へDMA転送することができる。このため、ハードウェアの初期化処理を妨げることなく、ROM32の制御プログラムをRAM34へ適正にDMA転送することが可能となり、起動時間を短縮することができる。
[第1実施形態]
以下、本発明に係る携帯型情報端末を情報コード読取装置10に適用した第1実施形態について図を参照して説明する。まず、第1実施形態に係る情報コード読取装置10の構成概要を図1に基づいて説明する。
以下、本発明に係る携帯型情報端末を情報コード読取装置10に適用した第1実施形態について図を参照して説明する。まず、第1実施形態に係る情報コード読取装置10の構成概要を図1に基づいて説明する。
図1に示すように、情報コード読取装置10は、制御処理を行う制御処理部20と、メモリ30と、受光センサ42を備える読取部40と、読取結果を表示するカラーLCD52と、各種操作を行うためのスイッチ等から成る操作部54と、読取結果をホストコンピュータ側へ送信するための通信部56と、電力を供給するための電源部57と、ハードウェア間のデータ入出力に使用するバスライン58と、を備える。
メモリ30は、起動用のブートプログラム及びハードウェアの初期化とシステム制御プログラム(制御プログラム)の転送を行うローダプログラム、及び、制御プログラムを保持するフラッシュROM32と、該フラッシュROM32から制御プログラムの転送されるSDRAM34とから成る。制御処理部20には、CPU22、DMAC24、メモリコントローラ26が設けられている。CPU22は、電源投入後、上記ブートプログラムに基づき装置の起動処理を行い、ローダプログラムに基づきハードウェアの初期化及び制御プログラムの転送の完了後、SDRAM34に転送された制御プログラムに基づき種々の演算処理を行う。DMAC24は、フラッシュROM32に保持されたプログラムをSDRAM34へCPU22を介することなく転送する。メモリコントローラ26は、SDRAM34へのアクセスを制御する。
第1実施形態では、電源が投入されると、ハードウェアの初期化と並行して、フラッシュROM32に保持された制御プログラムのSDRAM34への転送を行うことで起動時間の短縮化を図っている。この起動処理について、図2のフローチャートを参照して説明する。電源が投入されると、CPU22は、CPU22自身、バスライン58、メモリコントローラ26の初期化を行う(S10)。次に、CPU22は、DMAC24に対して、転送元であるフラッシュROM32上の転送データ(制御プログラム)のアドレスと、転送先のSDRAM34のアドレスと、転送するデータのサイズを設定し(S11)、DMAC24に転送処理を開始させる(S12)。次に、CPU22は、カラーLCD52、受光センサ42,操作部54、通信部56等のハードウェアの初期化を行う(S14)。そして、CPU22は、制御プログラムのSDRAM34への転送が完了したか否かを判断し(S16)、転送の完了を確認すると(S16:Yes)、SDRAM34に転送されたプログラムに基づき制御処理を開始する(S18)。
図2のフローチャートを参照して上述したCPU22の起動処理を、CPU22側での処理とDMAC24での処理とに分けて更に図3のシーケンス図を参照して詳細に説明する。
CPU22は、電源が投入されると、DMAC24に対して、転送元であるフラッシュROM32上の転送データ(制御プログラム)のアドレスと、転送先のSDRAM34のアドレスと、転送するデータのサイズを設定する(S11)。そして、CPU22がDMAC24に対して転送開始のトリガーとなる信号を送ることで、DMAC24は上記転送設定に従いデータ(制御プログラム)の転送を開始する(S12)。そして、CPU22は、DMAC24によるデータ転送が行われている間に、カラーLCD52、受光センサ42,操作部54、通信部56等のハードウェアの初期化を行う(S14)。そして、CPU22は、制御プログラムのSDRAM34への転送が完了したか否かを判断し(S16)、転送の完了を確認すると(S16:Yes)、SDRAMに転送されたプログラムに基づき制御処理を開始する(S18)。
CPU22は、電源が投入されると、DMAC24に対して、転送元であるフラッシュROM32上の転送データ(制御プログラム)のアドレスと、転送先のSDRAM34のアドレスと、転送するデータのサイズを設定する(S11)。そして、CPU22がDMAC24に対して転送開始のトリガーとなる信号を送ることで、DMAC24は上記転送設定に従いデータ(制御プログラム)の転送を開始する(S12)。そして、CPU22は、DMAC24によるデータ転送が行われている間に、カラーLCD52、受光センサ42,操作部54、通信部56等のハードウェアの初期化を行う(S14)。そして、CPU22は、制御プログラムのSDRAM34への転送が完了したか否かを判断し(S16)、転送の完了を確認すると(S16:Yes)、SDRAMに転送されたプログラムに基づき制御処理を開始する(S18)。
第1実施形態の情報コード読取装置10では、電源が投入された後、CPU22によるハードウェアの初期化と並行して、フラッシュROM32の制御プログラムをSDRAM34へDMA転送するため、ハードウェアの初期化と制御プログラムの転送とを逐次的に行うのと比較して、起動時間を短縮することができる。
[第2実施形態]
引き続き、本発明の第2実施形態に係る情報コード読取装置10について説明する。第2実施形態の情報コード読取装置10のハードウェア的構成は、図1を参照して上述した第1実施形態と同様であるため、同図を参照すると共に説明を省略する。第1実施形態では、フラッシュROM32からプログラムをSDRAM34へ1回で送ったが、第2実施形態では、CPUのハードウェアの初期化の際に繰り返されるバスライン58の占有、開放に合わせ、特にビジーウェイト開放の度に分割してプログラムを送る。
引き続き、本発明の第2実施形態に係る情報コード読取装置10について説明する。第2実施形態の情報コード読取装置10のハードウェア的構成は、図1を参照して上述した第1実施形態と同様であるため、同図を参照すると共に説明を省略する。第1実施形態では、フラッシュROM32からプログラムをSDRAM34へ1回で送ったが、第2実施形態では、CPUのハードウェアの初期化の際に繰り返されるバスライン58の占有、開放に合わせ、特にビジーウェイト開放の度に分割してプログラムを送る。
このプログラムの分割について、図4を参照して説明する。
図4(A)は、フラッシュROM32に保持されているプログラムとSDRAM34に転送されるプログラムとの説明図である。フラッシュROM32に保持されている制御プログラムは、予めプログラムAと、プログラムBとにCUP22とDMAC24のバスの競合によって支障が生じないよう分けて転送するため分割されている。SDRAM34側に、先ずバスライン58の長期開放中にプログラムAが転送され、その後のバスライン58の占有、開放を繰り返す中で、バスライン58が再度長期開放された際にプログラムBが転送される。
図4(A)は、フラッシュROM32に保持されているプログラムとSDRAM34に転送されるプログラムとの説明図である。フラッシュROM32に保持されている制御プログラムは、予めプログラムAと、プログラムBとにCUP22とDMAC24のバスの競合によって支障が生じないよう分けて転送するため分割されている。SDRAM34側に、先ずバスライン58の長期開放中にプログラムAが転送され、その後のバスライン58の占有、開放を繰り返す中で、バスライン58が再度長期開放された際にプログラムBが転送される。
図4(B)は、ハードウェアウェイト時間とプログラム転送サイズとを示す図表である。カラーLCD52の初期化処理には100msのウェイト時間が必要であり、この間バスライン58が長期開放される。このバスライン58の開放時間において、2000KBのプログラムAを転送する。一方、受光センサ42の初期化処理には50msのウェイト時間が必要であり、この間バスライン58が長期開放される。このバスライン58の開放時間において、1000KBプログラムBを転送する。
第2実施形態の情報コード読取装置10は、第1実施形態と同様に電源が投入されると、ハードウェアの初期化と並行して、フラッシュROM32に保持された制御プログラムのSDRAM34への転送を行うことで起動時間の短縮化を図っている。この起動処理について、図5のフローチャートを参照して説明する。電源が投入されると、CPU22は、CPU22自身、バスライン58、メモリコントローラ26の初期化を行う(S22)。次に、CPU22は、DMAC24に対して上述したプログラムAの転送元であるフラッシュROM32上の転送データ(制御プログラム)のアドレスと、転送先のSDRAM34のアドレスと、転送するプログラムAのデータサイズを設定する(S24)。次に、CPU22は、カラーLCD52の初期化を開始する(S26)。この後、CPU22は、カラーLCD52のウェイト処理に入る直前に、DMAC24にプログラムAの転送処理を開始させる(S28)。そして、CPU22は、SDRAM34へのプログラムAの転送が完了したか否かを判断する(S30)。
CPU22は、プログラムAの転送の完了を確認すると(S30:Yes)、DMAC24に対して、上述したプログラムBの転送元であるフラッシュROM32上のアドレスと、転送先のSDRAM34のアドレスと、転送するプログラムBのデータサイズを設定する(S32)。次に、CPU22は、操作部54、通信部26、受光センサ42の初期化を開始する(S34)。この後、CPU22は、受光センサ42のウェイト処理に入る直前に、DMAC24にプログラムBの転送処理を開始させる(S36)。そして、CPU22は、SDRAM34へのプログラムBの転送が完了したか否かを判断し(S38)、転送の完了を確認すると(S38:Yes)、SDRAMに転送されたプログラムA及びプログラムBに基づき制御処理を開始する(S40)。
図5のフローチャートを参照して上述したCPU22の起動処理を、CPU22側での処理とDMAC24での処理とに分けて、図6のシーケンス図を参照し更に詳細に説明する。
CPU22は、電源が投入されると、DMAC24に対して、プログラムAの転送元であるフラッシュROM32上のアドレスと、転送先のSDRAM34のアドレスと、転送するプログラムAのデータサイズとを設定する(S24)。次に、CPU22は、カラーLCD52の初期化を開始する(S26)。ここで、CPU22は、カラーLCD52に対してバスライン58を介して初期化のためのコマンドの送信を繰り返した後、ウェイト処理に入ることで、バスライン58が長期開放される。このタイミングで、CPU22がDMAC24に対して転送開始のトリガーとなる信号を送ることで、DMAC24はプログラムAの転送を開始する(S28)。そして、CPU22は、上記初期化の完了後、DRAM34へのプログラムAの転送が完了したか否かを判断する(S30)。
CPU22は、電源が投入されると、DMAC24に対して、プログラムAの転送元であるフラッシュROM32上のアドレスと、転送先のSDRAM34のアドレスと、転送するプログラムAのデータサイズとを設定する(S24)。次に、CPU22は、カラーLCD52の初期化を開始する(S26)。ここで、CPU22は、カラーLCD52に対してバスライン58を介して初期化のためのコマンドの送信を繰り返した後、ウェイト処理に入ることで、バスライン58が長期開放される。このタイミングで、CPU22がDMAC24に対して転送開始のトリガーとなる信号を送ることで、DMAC24はプログラムAの転送を開始する(S28)。そして、CPU22は、上記初期化の完了後、DRAM34へのプログラムAの転送が完了したか否かを判断する(S30)。
CPU22は、プログラムAの転送の完了を確認すると(S30:Yes)、上述したプログラムBの転送元であるフラッシュROM32上のアドレスと、転送先のSDRAM34のアドレスと、転送するプログラムBのデータサイズをDMAC24に対して設定する(S32)。次に、CPU22は、操作部54、通信部56、受光センサ42の初期化を開始する(S34)。この後、CPU22は、受光センサ42の初期化に必要な時間分ウェイトすることで、バスライン58が開放される。このタイミングで、CPU22がDMAC24に対して転送開始のトリガーとなる信号を送ることで、DMAC24はプログラムBの転送を開始する(S36)。そして、CPU22は、上記初期化の完了後、SDRAM34へのプログラムBの転送が完了したか否かを判断し(S38)、転送の完了を確認すると(S38:Yes)、SDRAMに転送されたプログラムA及びプログラムBに基づき制御処理を開始する(S40)。
第2実施形態の情報コード読取装置10では、ハードウェアの初期化の際に繰り返されるバスライン58の占有、開放における長期開放中に、複数回に分けてフラッシュROM32の制御プログラムをSDRAM34へDMA転送する。このため、ハードウェアの初期化処理を妨げることなく、フラッシュROM32の制御プログラムをSDRAM34へDMA転送することが可能となり、起動時間を短縮することができる。
また、第2実施形態の情報コード読取装置10では、初期化処理中におけるバスの複数回のそれぞれの開放時間中に転送可能なサイズに、制御プログラムを予め区切ってある。このため、ハードウェアの初期化中に繰り返されるバスライン58の長期開放時間に、フラッシュROM32に保持された、予め区切られた分の制御プログラムをSDRAM34へDMA転送することができる。このため、ハードウェアの初期化処理を妨げることなく、フラッシュROM32の制御プログラムをSDRAM34へ適正にDMA転送することが可能となり、起動時間を短縮することができる。
第2実施形態では、プログラムを2つに区切る例を例示したが、2以上であれば幾つに区切ることもできる。なお、上述した実施形態では、本発明を携帯型情報端末を情報コード読取装置に適用した例を挙げたが、PDA、携帯電話等の種々の携帯型情報端末に本発明の構成は適用可能であることは言うまでもない。
10 情報コード読取装置
20 制御処理部
22 CPU
30 メモリ
32 フラッシュROM
34 SDRAM
42 受光センサ
52 カラーLCD
58 バスライン
20 制御処理部
22 CPU
30 メモリ
32 フラッシュROM
34 SDRAM
42 受光センサ
52 カラーLCD
58 バスライン
Claims (3)
- ROMに保持された制御プログラムをRAMへ転送し、該RAMに転送された制御プログラムに基づいてCPUが制御処理を実行する携帯型情報端末であって、
前記ROMの制御プログラムを前記RAMへDMA転送するデータ転送手段と、
ハードウェアを初期化する初期化手段と、
前記データ転送手段による前記RAMへの制御プログラムの転送の完了を検出する転送完了検出手段とを備え、
電源が投入された後、前記初期化手段によるハードウェアの初期化と並行して、前記データ転送手段が前記ROMの制御プログラムを前記RAMへDMA転送し、前記転送完了検出手段により制御プログラムの転送の完了が検出されたときに、前記CPUが制御プログラムによる制御処理を開始することを特徴とする携帯型情報端末。 - 前記初期化手段がバスの占有、開放を繰り返しながらハードウェアの初期化を行い、繰り返される開放中に、前記データ転送手段が、複数回に分けて前記ROMの制御プログラムを前記RAMへDMA転送することを特徴とする請求項1の携帯型情報端末。
- 前記初期化手段によるバスの複数回のそれぞれの開放時間中に転送可能なサイズに、前記制御プログラムを予め区切っておくことを特徴とする請求項2の携帯型情報端末。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007272343A JP2009099092A (ja) | 2007-10-19 | 2007-10-19 | 携帯型情報端末 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007272343A JP2009099092A (ja) | 2007-10-19 | 2007-10-19 | 携帯型情報端末 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009099092A true JP2009099092A (ja) | 2009-05-07 |
Family
ID=40702006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007272343A Pending JP2009099092A (ja) | 2007-10-19 | 2007-10-19 | 携帯型情報端末 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009099092A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120066416A1 (en) * | 2010-09-09 | 2012-03-15 | Ricoh Company, Limited | Information processing apparatus, execution control method, and recording medium storing execution control program |
JP2012216108A (ja) * | 2011-04-01 | 2012-11-08 | Nec Corp | 情報処理装置およびプログラム転送方法 |
JP2012252576A (ja) * | 2011-06-03 | 2012-12-20 | Canon Inc | 情報処理装置、起動方法およびプログラム |
JP2022046841A (ja) * | 2020-09-11 | 2022-03-24 | カシオ計算機株式会社 | 端末装置及びプログラム |
-
2007
- 2007-10-19 JP JP2007272343A patent/JP2009099092A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120066416A1 (en) * | 2010-09-09 | 2012-03-15 | Ricoh Company, Limited | Information processing apparatus, execution control method, and recording medium storing execution control program |
CN102402442A (zh) * | 2010-09-09 | 2012-04-04 | 株式会社理光 | 信息处理装置、启动控制方法 |
US8463950B2 (en) * | 2010-09-09 | 2013-06-11 | Ricoh Company, Ltd. | Information processing apparatus, execution control method, and recording medium storing execution control program |
JP2012216108A (ja) * | 2011-04-01 | 2012-11-08 | Nec Corp | 情報処理装置およびプログラム転送方法 |
JP2012252576A (ja) * | 2011-06-03 | 2012-12-20 | Canon Inc | 情報処理装置、起動方法およびプログラム |
JP2022046841A (ja) * | 2020-09-11 | 2022-03-24 | カシオ計算機株式会社 | 端末装置及びプログラム |
JP7120280B2 (ja) | 2020-09-11 | 2022-08-17 | カシオ計算機株式会社 | 端末装置及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100642045B1 (ko) | 호스트 프로세서로부터 멀티미디어 프로세서로 멀티미디어프로그램을 다운로드하는 시스템 및 방법 | |
JP2002333935A5 (ja) | ||
JP2004118746A (ja) | 電子機器および記憶装置の起動制御方法 | |
JP2009099092A (ja) | 携帯型情報端末 | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
JP2006202117A (ja) | 処理装置およびそのファームウェアダウンロード方法。 | |
US10162647B2 (en) | Information apparatus | |
JP5058890B2 (ja) | バス制御装置 | |
WO2012000240A1 (zh) | 下载数据的方法和终端设备 | |
JP2007179093A (ja) | Usb装置およびusb装置の制御方法 | |
WO2016036281A1 (ru) | Устройство прямого отображения адресов данных | |
JP2009288953A (ja) | 電子制御装置 | |
JP5251353B2 (ja) | 情報処理装置 | |
KR100470993B1 (ko) | 디에스피 프로그램 다운로드 장치 및 그 방법 | |
JP4723334B2 (ja) | Dma転送システム | |
US20050256979A1 (en) | [direct memory access method for card reader and a method for programming controller of card reader] | |
JP2002149623A (ja) | マイクロコンピュータ | |
JP2001101004A (ja) | 電子装置 | |
JPH10111806A (ja) | プログラム起動方式 | |
KR101569001B1 (ko) | Fpga 데이터 구성 시스템 및 그 방법 | |
JP6528901B2 (ja) | 通信機器、通信機器の制御方法、及び記録媒体 | |
JP6940283B2 (ja) | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム | |
JP2006172305A (ja) | 無線基地局装置及びプログラムダウンロード方法並びにそのプログラム | |
JP4150953B2 (ja) | 情報処理装置 | |
WO2016053146A1 (ru) | Компьютерная система |