KR100469348B1 - Data operating circuit for liquid crystal display device - Google Patents
Data operating circuit for liquid crystal display device Download PDFInfo
- Publication number
- KR100469348B1 KR100469348B1 KR10-2001-0087850A KR20010087850A KR100469348B1 KR 100469348 B1 KR100469348 B1 KR 100469348B1 KR 20010087850 A KR20010087850 A KR 20010087850A KR 100469348 B1 KR100469348 B1 KR 100469348B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- liquid crystal
- driving circuit
- analog
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Abstract
본 발명은 다양한 델타(delta) 타입의 액정패널을 구동할 수 있는 액정표시장치의 데이터 구동회로에 관한 것으로, 액정패널과, 상기 액정 패널의 주사라인 및 신호라인에 순차적으로 구동전압을 인가하는 게이트 구동회로와 데이터 구동회로를 포함하는 액정표시장치에 있어서, 래치 인에이블(Enable) 클럭을 생성하는 쉬프트레지스터부와, 디지털 영상신호를 데이터 라인별로 샘플링하여 래치하는 제 1 래치부와, 상기 제 1 래치부에 래치된 샘플링된 데이터를 전송받아 래치하는 제 2 래치부와, 상기 샘플링된 데이터를 아날로그 데이터로 변환하는 디지털/아날로그 변환부와, 상기 변환된 아날로그 데이터의 화소 배열을 조절하도록 하는 멀티플렉서부로 구성된 데이터 구동회로를 포함하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data driving circuit of a liquid crystal display device capable of driving various delta type liquid crystal panels. The present invention relates to a liquid crystal panel and a gate for sequentially applying a driving voltage to scan lines and signal lines of the liquid crystal panel. A liquid crystal display device comprising a driving circuit and a data driving circuit, comprising: a shift register unit for generating a latch enable clock; a first latch unit for sampling and latching a digital image signal for each data line; A second latch unit for receiving and latching sampled data latched to the latch unit, a digital / analog converter for converting the sampled data into analog data, and a multiplexer unit for adjusting a pixel arrangement of the converted analog data It characterized in that it comprises a configured data driving circuit.
Description
본 발명은 디스플레이 장치에 관한 것으로 보다 구체적으로는, 액정표시장치의 데이터 구동 회로에 관한 것이다.The present invention relates to a display device, and more particularly, to a data driving circuit of a liquid crystal display device.
일반적으로 액정표시장치는 전계생성전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 안가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and applying no voltage to the two electrodes. By moving the liquid crystal molecules by an electric field, the device expresses an image by the transmittance of light that varies accordingly.
액정표시장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.A liquid crystal display can be formed in various forms. Currently, an active matrix liquid crystal display (AM-LCD) having a thin film transistor and pixel electrodes connected to the thin film transistor in a matrix manner has excellent resolution and video performance. It is most noticed.
이러한 액정표시장치는 크게 액정 패널부와 구동부로 구분할 수 있다.Such a liquid crystal display may be classified into a liquid crystal panel unit and a driver unit.
먼저, 액정 패널부는 픽셀 전극 및 박막트랜지스터가 매트릭스 형태로 배열되는 하측 유리기판과, 공통전극 및 칼라 필터층이 형성되는 상측 유리기판, 그리고 상기 상·하측 유리기판 사이에 채워지는 액정층으로 구성된다.First, the liquid crystal panel unit includes a lower glass substrate on which pixel electrodes and thin film transistors are arranged in a matrix, an upper glass substrate on which a common electrode and a color filter layer are formed, and a liquid crystal layer filled between the upper and lower glass substrates.
그리고 구동부는 외부에서 입력되는 영상신호를 처리하여 복합 동기신호를 출력하는 영상신호 처리부와, 상기 영상신호 처리부에서 출력되는 복합 동기신호를 입력받아 수평 동기신호 및 수직 동기신호를 분리하여 출력하고 모드 선택 신호에 따라 타이밍을 제어하는 타이밍 컨트롤러부와, 상기 타이밍 컨트롤러부의 출력신호에 의해 액정 패널부의 데이터 라인에 신호 전압을 공급하는 데이터 구동회로와, 액정 패널부의 주사라인에 순차적으로 구동 전압을 인가하는 게이트 구동회로로 구성된다.In addition, the driving unit processes an image signal input from the outside and outputs a composite synchronization signal, and receives a composite synchronization signal output from the image signal processor, separates and outputs a horizontal synchronization signal and a vertical synchronization signal, and selects a mode. A timing controller for controlling timing in accordance with a signal, a data driving circuit for supplying a signal voltage to a data line of the liquid crystal panel by an output signal of the timing controller, and a gate for sequentially applying a driving voltage to a scanning line of the liquid crystal panel; It consists of a driving circuit.
도 1은 상기 설명된 액정표시장치의 간략한 구성을 나타낸 것으로서, 액정 패널(11), 게이트 구동회로(12), 데이터 구동회로(13) 및 감마 기준전압 발생기(14)로 이루어져 있다.FIG. 1 shows a brief configuration of the above-described liquid crystal display device, which is composed of a liquid crystal panel 11, a gate driving circuit 12, a data driving circuit 13, and a gamma reference voltage generator 14. As shown in FIG.
상기 액정 패널(11)은 복수개의 게이트라인이 일정 간격을 갖고 일방향으로 배열되고, 복수개의 데이터라인이 일정간격을 갖고 상기 게이트라인과 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 형성하도록 구성된다.The liquid crystal panel 11 is configured such that a plurality of gate lines are arranged in one direction at regular intervals, and a plurality of data lines are arranged in a direction perpendicular to the gate line with a predetermined interval to form a matrix pixel area. .
상기 게이트 구동회로(12)는 상기 액정 패널의 화소를 1열씩 순차적으로 스캐닝하는 펄스 신호를 출력한다.The gate driving circuit 12 outputs a pulse signal that sequentially scans pixels of the liquid crystal panel by one column.
상기 데이터 구동회로(13)는 R, B, G의 신호에 의거하여 상기 감마 기준전압 발생기(14)에서 출력되는 기준전압에 대한 디지털/아날로그 변환을 수행하여 액정 구동 전압을 생성하며, 생성된 액정 구동전압을 매 스캐닝마다 상기 액정 패널(10)의 데이터 라인에 인가한다. 상기 감마 기준전압 발생기는 액정 구동 전압을 생성하는 데 기준이 되는 전압을 생성한다.The data driving circuit 13 generates a liquid crystal driving voltage by performing digital / analog conversion on the reference voltage output from the gamma reference voltage generator 14 based on the signals of R, B, and G, and generates the liquid crystal. A driving voltage is applied to the data line of the liquid crystal panel 10 every scanning. The gamma reference voltage generator generates a reference voltage for generating a liquid crystal driving voltage.
여기서, 상기 데이터 구동회로(13)를 좀 더 상세히 설명하면 다음과 같다.Here, the data driving circuit 13 will be described in more detail as follows.
도 2는 데이터 구동회로(13)의 블록도이다.2 is a block diagram of the data driving circuit 13.
쉬프트 레지스터부(21)와, 샘플링 래치부(22)와, 홀딩 래치부(23)와, 디지털/아날로그 변환부(24)와, 그리고 출력 버퍼부(25)로 구성된다.The shift register section 21, the sampling latch section 22, the holding latch section 23, the digital / analog converting section 24, and the output buffer section 25 are provided.
먼저, 쉬프트 레지스터부(21)는 수평동기신호 펄스(HSYNC)를 데이터 펄스 클럭(HCLK)에 의해 쉬프트시켜 래치 인에이블(Enable) 클럭을 샘플링 래치부(22)로 출력한다.First, the shift register unit 21 shifts the horizontal synchronizing signal pulse HSYNC by the data pulse clock HCLK to output a latch enable clock to the sampling latch unit 22.
이어, 상기 샘플링 래치부(22)는 쉬프트 레지스터부(21)에서 출력되는 래치 인에이블 클럭에 따라 디지털 R, G, B 영상 데이터를 데이터 라인별도 샘플링하여 래치시킨다.Subsequently, the sampling latch unit 22 samples and latches the digital R, G, and B image data for each data line according to the latch enable clock output from the shift register unit 21.
이어, 상기 홀딩 래치부(23)는 샘플링 래치부(22)에 래치된 R, G, B 데이터를 로드 신호(LD:Load)에 의해 동시에 전달받아 래치시킨다.Subsequently, the holding latch unit 23 simultaneously receives and latches R, G, and B data latched by the sampling latch unit 22 by a load signal LD.
이어, 상기 디지털/아날로그 변환부(24)는 홀딩 래치부(23)에 저장된 디지털 R, G, B 데이터를 감마 기준 전압 발생기(14)의 기준 전압에 따라 아날로그 R, G, B 데이터로 변환한다.Subsequently, the digital / analog converter 24 converts the digital R, G, and B data stored in the holding latch unit 23 into analog R, G, and B data according to the reference voltage of the gamma reference voltage generator 14. .
그리고 상기 출력 버퍼부(25)는 아날로그 신호로 변환된 R, G, B 데이터에 해당되는 신호의 전류를 증폭하여 패널의 데이터 라인으로 출력한다.The output buffer unit 25 amplifies the current of the signal corresponding to the R, G, and B data converted into the analog signal and outputs the current to the data line of the panel.
상기와 같이 구성된 데이터 구동회로(13)는 1수평 주기동안에 디지털 R, G, B 데이터를 샘플 앤 홀딩(sample & holding)후에 아날로그 R, G, B데이터로 변환하고 이를 전류 증폭하여 출력하게 되는데, 상기 홀딩 래치부(23)가 n번째 데이터 라인에 해당하는 R, G, B 데이터를 홀딩하고 있다면, 샘플링 래치부(22)는 n+1번째 데이터 라인에 해당하는 R, G, B 데이터를 샘플링하게 된다.The data driving circuit 13 configured as described above converts the digital R, G, and B data into analog R, G, and B data after sample & holding during one horizontal period, and amplifies and outputs the current. If the holding latch unit 23 holds R, G, and B data corresponding to the nth data line, the sampling latch unit 22 samples R, G, and B data corresponding to the n + 1th data line. Done.
그러나, 종래의 액정표시장치의 데이터 구동회로는 다음과 같은 문제점이 있었다.However, the data driving circuit of the conventional liquid crystal display has the following problems.
데이터 라인에 인가되는 액정 구동 전압인 상기 아날로그 R, G, B 데이터는 도 3에 도시된 바와 같이, 스트라이프(strip) 구조의 R, G, B 화소전극에 인가된다. 즉, 액정 패널(10)을 동작시키기 위해서 라인 단위로 동작하는 데이터 구동부(13)에 있어서는 화소 배열 형태 중 델타(delta) 타입의 패널에서는 구동을 할 수가 없다.The analog R, G, and B data, which are the liquid crystal driving voltages applied to the data lines, are applied to the R, G, and B pixel electrodes having a stripe structure, as shown in FIG. 3. That is, in the data driver 13 operating in line units in order to operate the liquid crystal panel 10, driving cannot be performed in the delta type panel of the pixel array form.
이에 따라, 상기 델타 타입의 패널을 구동하기 위해서는 R, G, B 신호의 순서를 바꿔주는 구동 회로가 필요하다.Accordingly, in order to drive the delta type panel, a driving circuit for changing the order of the R, G, and B signals is required.
따라서, 본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 데이터 구동회로 내부에 멀티플렉서를 사용하여 스트라이프 타입 또는 델타 타입의 액정 패널에서도 구동이 가능하게 할 수 있는 액정표시장치의 데이터 구동회로를 제공하는 것을 그 목적으로 한다.Accordingly, the present invention has been made to solve the above problems, and provides a data driving circuit of a liquid crystal display device capable of driving even in a stripe type or delta type liquid crystal panel using a multiplexer inside the data driving circuit. For that purpose.
도 1은 종래의 액정표시장치를 설명하기 위한 블록도.1 is a block diagram for explaining a conventional liquid crystal display device.
도 2는 종래의 데이터 구동회로의 블록도.2 is a block diagram of a conventional data driving circuit.
도 3은 종래의 액정패널의 화소배열 구조도.3 is a pixel array structure diagram of a conventional liquid crystal panel.
도 4는 본 발명의 실시예에 따른 액정표시장치의 데이터 구동회로를 설명하기 위한 블록도.4 is a block diagram illustrating a data driving circuit of a liquid crystal display according to an exemplary embodiment of the present invention.
도 5는 도 4의 멀티플렉서부의 내부 구조도.5 is a diagram illustrating an internal structure of the multiplexer of FIG. 4.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
101 : 쉬프트 레지스터부 102 : 제 1 래치부101: shift register section 102: first latch section
103 : 제 2 래치부 104 : 디지털/아날로그 변환부103: second latch unit 104: digital / analog converter
105 : 버퍼부 106 : 멀티플렉서부105: buffer section 106: multiplexer section
상기 목적 달성을 위한 본 발명의 액정표시장치의 데이터 구동회로는, 액정패널과, 상기 액정 패널의 주사라인 및 신호라인에 순차적으로 구동전압을 인가하는 게이트 구동회로와 데이터 구동회로를 포함하는 액정표시장치에 있어서, 래치 인에이블(Enable) 클럭을 생성하는 쉬프트레지스터부와, 디지털 영상신호를 데이터 라인별로 샘플링하여 래치하는 제 1 래치부와, 상기 제 1 래치부에 래치된 샘플링된 데이터를 전송받아 래치하는 제 2 래치부와, 상기 샘플링된 데이터를 아날로그 데이터로 변환하는 디지털/아날로그 변환부와, 상기 변환된 아날로그 데이터의 화소 배열을 조절하도록 하는 멀티플렉서부로 구성된 데이터 구동회로를 포함하는 것을 특징으로 한다.The data driving circuit of the liquid crystal display device of the present invention for achieving the above object is a liquid crystal display including a liquid crystal panel, a gate driving circuit and a data driving circuit for sequentially applying a driving voltage to the scan line and the signal line of the liquid crystal panel. An apparatus comprising: a shift register for generating a latch enable clock, a first latch for sampling and latching a digital video signal for each data line, and receiving sampled data latched in the first latch And a data driving circuit including a second latching unit for latching, a digital / analog converting unit for converting the sampled data into analog data, and a multiplexer unit for adjusting a pixel arrangement of the converted analog data. .
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명의 실시예에 따른 액정표시장치의 데이터 구동회로를 설명하기 위한 블록도이고, 도 5는 도 4의 멀티플렉서부의 내부 구조도이다.4 is a block diagram illustrating a data driving circuit of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 5 is an internal structure diagram of the multiplexer of FIG. 4.
본 발명은 전술된 바와 같은 동일 구조를 갖는 액정표시장치를 제공하며, 특히, 데이터 구동회로의 변경을 통하여 스트라이프 타입 또는 델타 타입의 화소 배열을 자유로이 조절할 수 있는 데이터 구동회로를 제공하는 것을 특징으로 한다.The present invention provides a liquid crystal display device having the same structure as described above, and in particular, provides a data driving circuit which can freely adjust the stripe type or the delta type pixel arrangement by changing the data driving circuit. .
먼저, 도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 데이터 구동회로(100)는 쉬프트 레지스터부(101)와, 제 1 래치부(102)와, 제 2 래치부(103)와, 디지털/아날로그 변환부(104)와, 출력 버퍼부(105) 그리고, 멀티플렉서부(106)로 구성된다.First, as shown in FIG. 4, the data driving circuit 100 according to the exemplary embodiment of the present invention may include a shift register unit 101, a first latch unit 102, a second latch unit 103, The digital / analog converter 104, the output buffer 105, and the multiplexer 106 are comprised.
쉬프트 레지스터부(101)는 수평동기신호 펄스(HSYNC)를 데이터 펄스 클럭(HCLK)에 의해 쉬프트시켜 래치 인에이블(Enable) 클럭을 제 1 래치부(102)로 출력한다.The shift register unit 101 shifts the horizontal synchronizing signal pulse HSYNC by the data pulse clock HCLK, and outputs a latch enable clock to the first latch unit 102.
이어, 상기 제 1 래치부(102)는 쉬프트 레지스터부(101)에서 출력되는 래치 인에이블 클럭에 따라 디지털 R, G, B 영상 데이터를 데이터 라인별도 샘플링하여 래치시킨다.Subsequently, the first latch unit 102 samples and latches digital R, G, and B image data for each data line according to the latch enable clock output from the shift register unit 101.
이어, 상기 제 2 래치부(103)는 제 1 래치부(102)에 래치된 R, G, B 데이터를 로드 신호(LD:Load)에 의해 동시에 전달받아 래치시킨다.Subsequently, the second latch unit 103 simultaneously receives and latches R, G, and B data latched by the first latch unit 102 by a load signal LD.
이어, 상기 디지털/아날로그 변환부(104)는 제 2 래치부(103)에 저장된 디지털 R, G, B 데이터를 감마 기준 전압 발생기(미도시)의 기준 전압에 따라 아날로그R, G, B 데이터로 변환한다.Subsequently, the digital / analog converter 104 converts the digital R, G, and B data stored in the second latch unit 103 into analog R, G, and B data according to a reference voltage of a gamma reference voltage generator (not shown). Convert.
이어, 상기 버퍼부(105)는 아날로그 신호로 변환된 R, G, B 데이터에 해당되는 신호의 전류를 증폭하여 패널의 데이터 라인으로 출력한다.Subsequently, the buffer unit 105 amplifies the current of the signal corresponding to the R, G, and B data converted into the analog signal and outputs the current to the data line of the panel.
다음으로, 상기 멀티플렉서부(106)는 상기 변환된 아날로그 데이터의 화소 배열을 조절하도록 한다. 즉, 멀티플렉서부(106)에 의해 스트라이프(stripe) 타입 및 델타(delta) 타입의 화소 배열로 아날로그 데이터 신호를 인가한다.Next, the multiplexer 106 adjusts the pixel arrangement of the converted analog data. That is, the multiplexer 106 applies an analog data signal in a pixel array of stripe type and delta type.
이러한 멀티플렉서부(106)는 외부 제어부(미도시)에 의해 접지전압 및 전원전압의 2 비트 신호의 제어신호(MUX_Ctrl[1:0])에 의해 조절되며, 아날로그 또는 디지털 멀티플렉서부로 구성될 수 있다.The multiplexer 106 is controlled by an external controller (not shown) by a control signal MUX_Ctrl [1: 0] of a 2-bit signal of ground voltage and power supply voltage, and may be configured as an analog or digital multiplexer.
상기 구조를 갖는 액정표시장치의 데이터 구동회로의 멀티플렉서부(106)를 좀 더 구체적으로 살펴보면 다음과 같다.The multiplexer unit 106 of the data driving circuit of the liquid crystal display having the above structure will be described in more detail as follows.
도 5에 도시된 바와 같이, 상기 외부 제어신호(MUX_Ctrl[1:0])가 00일 때와, 01일 때, 그리고 10일 때의 그에 해당하는 화소 배열대로 R, G, B의 아날로그 데이터 신호가 데이터 라인으로 전송된다.As shown in FIG. 5, analog data signals of R, G, and B are arranged according to pixel arrangements corresponding to when the external control signal MUX_Ctrl [1: 0] is 00, 01, and 10. Is sent to the data line.
즉, 외부 제어신호(MUX_Ctrl[1:0])가 00일 때에는 R, G, B, R, G, B … 순으로 다수의 데이터 라인에 그에 해당하는 신호를 전송하고, 외부 제어신호(MUX_Ctrl[1:0])가 01일 때에는 B, R, G, B, R, G …순으로 다수의 데이터 라인에 전송되며, 외부 제어신호(MUX_Ctrl[1:0])가 10일 때에는 G, B, R, G, B, R …순으로 다수의 데이터 라인에 전송된다.That is, when the external control signal MUX_Ctrl [1: 0] is 00, R, G, B, R, G, B... Signals corresponding to the data lines are sequentially transmitted. When the external control signal MUX_Ctrl [1: 0] is 01, B, R, G, B, R, G... Are transmitted to multiple data lines in order, and when the external control signal (MUX_Ctrl [1: 0]) is 10, G, B, R, G, B, R... It is sent to multiple data lines in order.
이에 따라, 상기 외부 제어신호(MUX_Ctrl[1:0])를 제어함으로써, 여러 모양의 델타(delta) 타입의 액정패널을 구동할 수 있다.Accordingly, by controlling the external control signal MUX_Ctrl [1: 0], a delta type liquid crystal panel of various shapes can be driven.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
상술한 본 발명의 액정표시장치의 데이터 구동회로는 다음과 같은 효과가 있다.The data driving circuit of the liquid crystal display device of the present invention described above has the following effects.
액정패널을 구동하는 데이터 구동회로에 외부제어신호에 의한 멀티플렉서부(106)를 구비함으로써, 다양한 델타 타입의 액정패널을 구동할 수 있다.By providing the multiplexer unit 106 by an external control signal in the data driving circuit for driving the liquid crystal panel, various delta type liquid crystal panels can be driven.
이에 의해, 델타 배열 구동을 간편화할 수 있고, 종래의 델타 타입의 패널을 구동하기 위해서 R, G, B 신호의 순서를 바꿔주는 별도의 구동 회로가 필요치 않아 비용 절감을 할 수 있다.As a result, delta array driving can be simplified, and a separate driving circuit for changing the order of the R, G, and B signals is not required in order to drive the conventional delta type panel, thereby reducing the cost.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087850A KR100469348B1 (en) | 2001-12-29 | 2001-12-29 | Data operating circuit for liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0087850A KR100469348B1 (en) | 2001-12-29 | 2001-12-29 | Data operating circuit for liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030057771A KR20030057771A (en) | 2003-07-07 |
KR100469348B1 true KR100469348B1 (en) | 2005-02-02 |
Family
ID=32215532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0087850A KR100469348B1 (en) | 2001-12-29 | 2001-12-29 | Data operating circuit for liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100469348B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100796124B1 (en) * | 2006-06-09 | 2008-01-21 | 삼성에스디아이 주식회사 | Data Driver and Organic Light Emitting Display Using the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100922795B1 (en) * | 2003-01-27 | 2009-10-21 | 엘지디스플레이 주식회사 | Liquid Crystal display Device |
KR100769448B1 (en) | 2006-01-20 | 2007-10-22 | 삼성에스디아이 주식회사 | Digital-Analog Converter and Data driver, Flat Panel Display using thereof |
KR100805587B1 (en) | 2006-02-09 | 2008-02-20 | 삼성에스디아이 주식회사 | Digital-Analog Converter and Data driver, Flat Panel Display device using thereof |
KR100776488B1 (en) | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | Data driver and Flat Panel Display device using thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62257291A (en) * | 1986-04-30 | 1987-11-09 | Casio Comput Co Ltd | Color liquid crystal display device |
JPH07168542A (en) * | 1993-10-20 | 1995-07-04 | Casio Comput Co Ltd | Liquid crystal display device |
KR20000008837A (en) * | 1998-07-16 | 2000-02-15 | 윤종용 | Apparatus for preventing deterioration of image quality of delta array thin film transistor-liquid crystal display |
JP2000122030A (en) * | 1998-10-15 | 2000-04-28 | Japan Aviation Electronics Industry Ltd | Method for driving matrix type liquid crystal display panel and device for executing this method |
US6243055B1 (en) * | 1994-10-25 | 2001-06-05 | James L. Fergason | Optical display system and method with optical shifting of pixel position including conversion of pixel layout to form delta to stripe pattern by time base multiplexing |
-
2001
- 2001-12-29 KR KR10-2001-0087850A patent/KR100469348B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62257291A (en) * | 1986-04-30 | 1987-11-09 | Casio Comput Co Ltd | Color liquid crystal display device |
JPH07168542A (en) * | 1993-10-20 | 1995-07-04 | Casio Comput Co Ltd | Liquid crystal display device |
US6243055B1 (en) * | 1994-10-25 | 2001-06-05 | James L. Fergason | Optical display system and method with optical shifting of pixel position including conversion of pixel layout to form delta to stripe pattern by time base multiplexing |
KR20000008837A (en) * | 1998-07-16 | 2000-02-15 | 윤종용 | Apparatus for preventing deterioration of image quality of delta array thin film transistor-liquid crystal display |
JP2000122030A (en) * | 1998-10-15 | 2000-04-28 | Japan Aviation Electronics Industry Ltd | Method for driving matrix type liquid crystal display panel and device for executing this method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100796124B1 (en) * | 2006-06-09 | 2008-01-21 | 삼성에스디아이 주식회사 | Data Driver and Organic Light Emitting Display Using the same |
Also Published As
Publication number | Publication date |
---|---|
KR20030057771A (en) | 2003-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6160535A (en) | Liquid crystal display devices capable of improved dot-inversion driving and methods of operation thereof | |
KR100859467B1 (en) | Liquid crystal display and driving method thereof | |
US7508479B2 (en) | Liquid crystal display | |
KR100685227B1 (en) | Display driving device and display device having the same | |
JP3501939B2 (en) | Active matrix type image display | |
JP2006267999A (en) | Drive circuit chip and display device | |
KR20040084854A (en) | Driving apparatus and display module | |
KR20030054902A (en) | Apparatus for driving data of liquid crystal display | |
JP2006039538A (en) | Driving circuit of liquid crystal display device and method for driving same | |
US7002563B2 (en) | Driving method for flat-panel display device | |
JP2001188220A (en) | Liquid crystal display device and driving method therefor | |
KR100317823B1 (en) | A plane display device, an array substrate, and a method for driving the plane display device | |
KR100752070B1 (en) | Liquid display device, projection type image display unit and active matrix display device | |
WO2006095304A1 (en) | Backlighted lcd display devices and driving methods therefor | |
KR100469348B1 (en) | Data operating circuit for liquid crystal display device | |
JPH11282434A (en) | Planar display device | |
KR20040071511A (en) | Liquid crystal display and apparatus and method of driving liquid crystal display | |
KR101264697B1 (en) | Apparatus and method for driving liquid crystal display device | |
JPH09269754A (en) | Signal processing circuit of liquid crystal display device | |
KR100880934B1 (en) | Liquid Crystal Display Device And Driving Method Thereof | |
JP2718835B2 (en) | Liquid crystal display | |
KR100350649B1 (en) | Source dirver integrated circuit with multi-output by channel and liquid crystal display including the that | |
JP2001027887A (en) | Method for driving plane display device | |
JP2001109438A (en) | Driving method of planar display device | |
KR100922795B1 (en) | Liquid Crystal display Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 15 |