KR100462084B1 - 매트릭스디스플레이의그레이스케일변조방법및장치 - Google Patents

매트릭스디스플레이의그레이스케일변조방법및장치 Download PDF

Info

Publication number
KR100462084B1
KR100462084B1 KR1019960044040A KR19960044040A KR100462084B1 KR 100462084 B1 KR100462084 B1 KR 100462084B1 KR 1019960044040 A KR1019960044040 A KR 1019960044040A KR 19960044040 A KR19960044040 A KR 19960044040A KR 100462084 B1 KR100462084 B1 KR 100462084B1
Authority
KR
South Korea
Prior art keywords
row
column
video signal
voltage
display
Prior art date
Application number
KR1019960044040A
Other languages
English (en)
Other versions
KR970022946A (ko
Inventor
이. 후쉬 글렌
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR970022946A publication Critical patent/KR970022946A/ko
Application granted granted Critical
Publication of KR100462084B1 publication Critical patent/KR100462084B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

NTSC 신호의 비디오 데이터 부분을 샘플링하여 디스플레이의 각 로우내의 에미터의 위치에 시간적으로 대응하는 복수의 샘플을 얻음으로써 전계 방출 디스플레이의 그레이 스케일 변조가 제공된다. 샘플들을 이용하여 그 샘플들의 크기에 대응하는 폭을 갖는 각각의 펄스를 발생시킨다. 펄스들은 NTSC 신호의 수평 귀선 부분 동안 각각의 에미터들을 저레벨로 구동한다. 선택된 로우내의 추출 그리드들은 수평 귀선 부분 동안 고레벨로 구동되어, 선택된 로우 및 칼럼내의 에미터가 전자를 방출하도록 한다. 다음, 선택된 로우내의 추출 그리드들이 수평 귀선 주기의 종료시에 저레벨로 구동되어 전자의 방출을 종료시킨다.

Description

매트릭스 디스플레이의 그레이 스케일 변조 방법 및 장치
본 발명은 ARPA(Advanced Research Projects Agency)에 의해 인정된 계약 제DABT63-93-C-0025호 하에서 미국 정부의 지원으로 이루어졌다. 미국 정부는 본 발명과 관련한 소정의 권한을 소유한다.
기술분야
본 발명은 매트릭스 디스플레이(matrix display)에 관한 것으로서, 보다 구체적으로는 비디오 신호로부터 매트릭스 디스플레이의 그레이 스케일(gray scale)을 제어하는 방법 및 장치에 관한 것이다.
발명의 배경
최근까지 음극선관("CRT")은 비디오 정보를 표시하는 주요한 장치였다. CRT는 충분한 색채, 밝기(brightness), 대조, 해상도 특성들을 가진 반면에, 비교적 부피가 크고 무거우며 전력 소비가 많다. 이러한 단점들은, 휴대용 랩탑 컴퓨터, 휴대용 텔레비전 및 모니터, 비디오 캠코더용 뷰 파인더, 및 기타 다른 경량의 소형 전자 장치들이 출현하면서, 경량이면서 소형이고 전력 소비가 효율적인 디스플레이 장치에 대한 수요를 더욱 촉진하게 되었다.
경량이면서 소형인 디스플레이 장치를 제공하는 이용 가능한 하나의 기술로는 평패널 액정 디스플레이("LCD") 장치가 있다. LCD는 현재 랩탑 컴퓨터용으로 사용된다. 그러나 종래의 LCD 장치는 CRT 기술과 비교하여 비교적 양호하지 못한 디스플레이 특성들을 제공한다. 더욱이, 컬러 LCD 장치는 전력 소비율이 매우 크고, 등가의 CRT보다 훨씬 더 비싸다.
일부의 단점들은 위에서 기술하였지만, 종래의 CRT 및 LCD들의 단점들을 고려하여, 전계 방출 디스플레이("FED")(Field Emission Display)가 개발되었다. FED는 발광 스크린을 형성하는 형광체가 피복된 애노드와 조합하여 포인티드 박막 냉음극 전계 방출 에미터들(pointed, thin film, cold field emission emitters)의 어레이를 활용한다. 에미터에서 애노드로의 전자들의 흐름은 통상적으로 각각의 에미터를 둘러싸고 있는 추출 그리드(extraction grid)에 의해 제어된다. 에미터와 추출 그리드 사이의 차분 전압은 에미터에서 애노드로의 전자들의 흐름을 연결 및 차단하도록 제어되어 그곳의 화소 또는 화소부의 조도(illumination)가 제어된다.
CRT의 성능을 달성하기 위해, 형광체 발광 스크린에 의해 방출된 광의 세기는 "그레이 스케일" 또는 '밝기" 범위를 제공하도록 상당한 동적 범위를 가져야 한다. 이러한 기능을 제공하는 몇몇 기술들이 제안되어 있다. 예를 들면, 던햄(Dunham)씨의 미국 특허 제5,103,144호, 및 도란(Doran)씨의 미국 특허 제5,103,145호에서는 평패널 디스플레이 장치의 밝기 및 휘도를 제어하는 방법을 개시하고 있다.
CRT와 그 밖의 비디오 디스플레이 장치에 공통으로 인가되는 신호의 한 유형은 NTSC(National Television Standards Committee)에 의해 지정되어 있고, "NTSC 신호"로서 공지되어 있다. NTSC 신호의 각 라인은 두 개의 신호들, 즉 비디오 신호 및 수평 귀선 신호로 구성된다. 비디오 신호는 53.2㎲의 지속 기간을 갖는 아날로그 신호이다. 임의의 시점에서 비디오 신호의 진폭은 비디오 디스플레이의 로우(row) 방향을 따르는 한 점 또는 한 화소의 세기에 대응한다. 따라서 예를 들면 비디오 신호의 처음 부분은 로우의 좌단부에서의 디스플레이의 세기를 나타내고, 비디오 신호의 중심 부분은 로우의 중앙에서의 디스플레이의 세기에 대응하며, 비디오 신호의 끝부분은 로우의 우단부에서의 디스플레이의 세기를 나타낸다. 수평 귀선 신호는 비디오 신호 바로 다음에 뒤따르며, 비디오 디스플레이가 후속하는 로우의 시작부에 다시 리세트되게 하는 하향 확장 펄스를 포함한다. 비디오 디스플레이는 통상적으로 525개의 라인 또는 로우들과 같이 다수의 로우들로 이루어진다.
NTSC 신호를 수신하는 전계 방출 디스플레이의 그레이 스케일을 제어하는 한가지 방법은 허쉬(Hush)씨 등에 의해 출원 계류중인 출원번호 제08/060,111호에 개시되어 있다. 도 1 에 도시된 것처럼, 전계 방출 디스플레이 장치(10)는 냉음극 에미터들(30-38)의 어레이를 포함한다. 각각의 칼럼(50-58)의 에미터들(30-38)은 서로 상호 접속되므로 각각 동일한 전압을 수신한다. 따라서 예를 들면 칼럼(52)의 에미터들(32a-32e)은 서로 연결되어 있다.
또한 전계 방출 디스플레이 장치(10)는 에미터(30-38)의 어레이와 유사한 방식으로 배열된 추출 그리드들(40-48)의 어레이를 포함한다. 구체적으로는, 각 로우(60-68)에서의 추출 그리드들(40-48)은 각각 서로 연결되어 있어서 이들 각각은 동일한 전압을 수신한다. 따라서 예를 들면 로우(62)에서의 추출 그리들(42a-42e)은 서로 연결되어 있다.
전계 방출 디스플레이 장치(10)는 또한 도전성 캐소드 발광형 디스플레이 스크린(도 1에서는 도시하지 않음)도 포함하고 있으며, 이 스크린에는 높은 포지티브 전압이 인가되어 상기 스크린은 애노드로서 작용한다. 동작에 있어서, 적당한 전압이 에미터들(30-38) 및 추출 그리드(40-48)로 인가되어, 에미터들(30-38)이 전자들을 방출하게 한다. 다음으로, 방출된 전자들은 캐소드 발광형 스크린으로 끌어 당겨져서 스크린과 충돌하는 위치에서 가시광이 방출되게 한다. 한 실시예에서, 에미터(30-38) 및 에미터에 인접한 추출 그리드(40-48) 사이의 차분 전압이 40 내지 80 V 사이에서 턴온 임계 전압보다 클 때마다 에미터(30-38)는 전자들을 방출한다. 이 실시예에서, 전자들은, 에미터(30-38)를 포함하는 칼럼(50-58)을 접지시키고 인접 추출 그리드(40-48)를 포함하는 로우(60-68)를 구동시킴으로써 특정 에미터(30-38)로부터 방출된다. 예를 들면, 칼럼(52)을 접지시키고 로우(62)를 80 V로 구동시킴으로써 에미터(32b)로부터 전자들이 방출된다. 제로 볼트보다 실질적으로 더 큰 전압(예컨대 40 V)이 나머지 칼럼(50, 54-58)상에 존재하고 80 V보다 실질적으로 더 작은 전압(예컨대, 40 V)이 나머지 로우(60, 64-68)상에 존재한다. 따라서, 선택된 에미터(32b)와 그리드(42b)에 대한 에미터/그리드 전압 차분은 80 V이고, 선택된 칼럼(52)내의 다른 모든 에미터들(32a, 32c-32e) 및 선택된 로우(62)내의 그리드들(42a, 42c-42e)에 대한 전압 차분은 40 V이고, 다른 모든 에미터들(30, 34-38)과 그리드들(40, 44-48)에 대한 전압 차분은 0 V이다. 이런 상황하에서는, 단지 에미터(32b)만이 전자를 방출하여 에미터(32b)에 인접한 캐소드 발광형 스크린 상에서 가시광을 발생시킨다.
허쉬(Hush)씨 등의 출원에 개시된 전계 방출 디스플레이의 그레이 스케일 제어 방법이 도 2에 도시되어 있다. NTSC 비디오 신호는 펄스폭 변환기(70)에 인가되고, 상기 변환기(70)는 먼저 디스플레이의 로우 방향을 따르는 각 위치들의 세기에 대응하는 복수의 샘플들을 얻고, 다음으로 각각의 샘플들을 대응 펄스폭으로 변환한다. 펄스폭 변환기(70)에 의해 발생된 펄스폭 신호(72)는 샘플이 취해진 시간에 대응하는 위치에 있는 에미터를 위한 에미터 제어 회로(76)로 인가된다. 다음, 펄스폭 신호(72)는 NMOS 트랜지스터(80)를 스위칭시켜서, NMOS 트랜지스터(84)가 인에이블된 상태일 때 캐소드(30)가 레지스터(82)를 통해 접지와 접속되도록 한다. 그리고, 에미터(30) 상의 전압은 약 40(V)의 정지 레벨(quiescent level)로부터 더 낮은 전압으로 떨어진다. 추출 그리드(40)가 80 V를 유지하고 있으므로, 이제 추출 그리드(40) 및 에미터(30) 사이에는 차분 전압이 존재하며, 이 차분 전압은 에미터(30)가 전자를 방출하게 하는데 충분하다. 이런 상황하에서 전자들은 에미터(30)로부터 1000 V로 유지되는 애노드(90)로 흐른다. 따라서 허쉬(Hush)씨 등의 출원에 개시되어 있고 도 2 에 도시되어 있는 방법은, 에미터(30)의 위치에 대응하는 시점에서 비디오 신호의 진폭에 대응하는 지속 기간 동안 에미터(30)로부터 애노드(90)로 전류가 흐르게 한다.
허쉬(Hush)씨 등의 출원에 개시된 방법이 종래 기술에 비해 상당히 진보한 기술을 표현하고는 있지만, 수동 매트릭스 전계 방출 디스플레이(passive matrix FED)에 이용하기에는 비실용적이다. 능동 매트릭스 전계 방출 디스플레이에서, 에미터 및/또는 추출 그리드에 대한 스위칭 트랜지스터들은 디스플레이의 기판 상에 형성된다. 그러므로 스위칭 전압은 비교적 작아질 수 있다. 이러한 비교적 작은 전압들은 NTSC 신호의 데이터 속도를 실시간으로 유지시키기에 충분한 속도로 스위칭될 수 있다. 그러나, 수동 매트릭스 전계 방출 디스플레이에는 비교적 큰 스위칭 전압이 인가되어야 한다. 이러한 비교적 큰 전압을 NTSC 신호의 데이터 속도를 실시간으로 유지시킬 정도의 속도로 스위칭하는 것은 일반적으로 불가능하다. NTSC 신호의 데이터부가 발생되는 53.2㎲ 동안에 디스플레이 회로는 상기와 같은 높은 전압을 수백 번 스위칭해야 할 뿐만 아니라 그레이 스케일 제어 회로는 수백개의 샘플들을 제공하고 그 샘플들을 대응 펄스폭으로 변환시키고 그 펄스들을 대응 에미터들에 인가해야만 한다. 특히 비교적 규모가 작은 회로(전력을 최소화하고 제어 회로를 소형화하는 것이 요망되는 회로)를 이용하여 에미터와 추출 그리드상에서 전압을 빠르게 스위칭하는 것은 곤란한데, 이것은 에미터와 추출 그리드에 의해 형성되는 부하의 특성 때문이다. 근본적인 문제는 실질적으로 에미터와 추출 그리드가, 전압을 빠르게 스위칭하는데 비교적 낮은 임피던스 전압원을 필요로 하는 용량성 부하라는 것이다. 도 3A를 참조하면, 예를 들면 캐패시터(100)로 표시된 에미터는 레지스터(102)를 통해 비교적 높은 전압 +V로 바이어스되고 NMOS 트랜지스터(104)에 의해 접지로 스위칭된다. NMOS 트랜지스터는 PMOS 트랜지스터보다 훨씬 더 적은 공간을 사용하기 때문에 NMOS 트랜지스터를 이용하는 것이 바람직하며, 따라서 제어 회로가 비교적 소형화될 수 있게 된다. 반도체 제조 영역을 최소화하는데 대한 필요성은 스위칭되는 비교적 큰 전압에 의해서 더욱 심화되고, 이것은 트랜지스터 채널들 간에 비교적 큰 공간을 필요로 하게 된다. 도 3A에 도시된 스위칭 회로는 도 3B의 인접 파형도로 도시된 바와 같이 쾌속으로 높은 전압에서 낮은 전압으로 전압을 스위칭하는 것이 가능한데, 이는 NMOS 트랜지스터(104)가 접지에 대해 비교적 낮은 임피던스 경로를 제공하기 때문이다. 그러나 캐패시터(100)가 레지스터(102)를 통해 재충전되는데 필요한 시간은 실질적으로 더 길며, 스위칭 회로가 충분히 빠른 속도로 에미터를 스위칭시키는 것을 방해할 수도 있다. 낮은 전압에서 높은 전압으로의 천이 시간은 상당히 작은 레지스터(102)를 이용함으로써 감소될 수 있다. 그러나, 그렇게 할 경우 트랜지스터(104)가 온으로 스위칭될 때 비교적 작은 값의 레지스터(102)가 접지에 직접 연결되므로 전력 소비가 크게 증가하게 된다.
도 4A 및 도 4B에 도시된 바와 같이, 추출 그리드나 에미터를 스위칭하는데 PMOS 트랜지스터를 사용할 경우에도 비슷한 문제가 발생된다. 도 4A를 참조하면, 캐패시터(100)(에미터를 표시)는 레지스터(106)를 통해 접지에 바이어스된다. 캐패시터(100)는 PMOS 트랜지스터(108)에 의해 비교적 높은 전압으로 스위치된다. 도 4B의 파형도로 도시된 바와 같이, 트랜지스터(108)는 캐패시터(100)상의 전압을 빠른 속도로 비교적 높은 전압으로 스위칭시킬 수 있다. 그러나, 캐패시터(100)는 비교적 저속으로 레지스터(106)를 통해 방전된다. 다시 한번, 캐패시터(100)상에서의 높은 전압에서 낮은 전압으로의 천이는 상당히 더 작은 값의 레지스터(106)를 이용함으로써 감소될 수 있을 것이다. 그러나, 그렇게 할 경우, 전력 소비가 크게 증가할 것이다.
에미터와 추출 그리드 상의 전압을 비교적 빠른 속도로 높은 전압과 낮은 전압 사이에서 스위칭하는 한가지 방법이 도 5에 도시되었다. 도 5에 도시된 바와 같이, 캐패시터(100)(에미터를 표시)는 PMOS 트랜지스터(112)와 NMOS 트랜지스터(114)로 구성된 스위칭 회로(110)에 접속되며, 이 PMOS 트랜지스터(112)와 NMOS 트랜지스터(114)의 드레인들은 상호 접속되고 캐패시터(100)에 접속되어 있다. 제어 입력(116)의 높은 전압에서 낮은 전압으로의 천이는 트랜지스터(114)를 턴오프시키고 트랜지스터(112)를 턴온시켜서, 캐패시터(100)가 비교적 작은 임피던스를 통해 공급 전압 VDD에 접속되게 한다. 그 결과, 그 캐피시터 상의 높은 전압에서 낮은 전압으로의 전압 천이는 비교적 빠르다. 스위칭 회로(110)에 대한 제어 입력(116)의 낮은 전압에서 높은 전압으로의 천이는 PMOS 트랜지스터(112)를 턴오프시키고 NMOS 트랜지스터(114)를 턴온시켜서, 비교적 낮은 임피던스를 통해서 캐패시터(100)를 접지에 접속하게 한다. 따라서, 캐패시터(100)상의 전압의 높은 전압에서 낮은 전압으로의 천이 역시 비교적 빠르다. 비록 도 5에 도시된 스위칭 회로(110)는 NTSC 신호를 계속해서 유지하도록 전계 방출 디스플레이에 대한 그레이 스케일 제어를 가능하게 할 수 있을지라도, 이 회로는 비교적 많은 양의 전력을 이용하고 비교적 넓은 면적의 반도체 기판을 차지한다. 낮은 임피던스 PMOS 트랜지스터는 반도체 기판 면적의 비교적 큰 양을 차지할 뿐만 아니라, 제조 중에 추가의 마스킹 단계들을 필요로 하므로, 제조 비용을 증가시켜 생산량을 감소시킨다.
본 발명의 방법 및 장치는 각각의 샘플 시점에서 비디오 신호의 진폭에 대응하는 복수의 샘플들을 얻도록 비디오 신호를 샘플링함으로써 종래 기술의 문제들을 해결할 수 있다. 따라서 그 샘플들은 전계 방출 디스플레이의 로우에서의 에미터들의 각 위치에 대응한다. 그리고 샘플들은 대응하는 펄스폭으로 변환된다. 그러나 펄스폭 신호를 실시간으로 처리하려고 시도하기보다는 오히려, 펄스폭 신호는 NTSC 신호의 수평 귀선 부분 동안과 같은 보다 나중 시점에서 각각의 에미터와 그 각각의 추출 그리드 사이의 차분 전압을 변조한다. 따라서 실시간으로 발생해야 하는 기능은 단지 비디오 신호의 샘플링 동작뿐이다. 그 후, 모든 샘플들은 NTSC 신호의 수평 귀선 부분 동안과 같은 비디오 신호의 후속하는 부분 동안 동시에 처리될 수 있다. 본 발명의 한 양태에 따르면, 에미터 상의 전압과 추출 그리드 상의 전압을 비디오 신호의 끝에서 각각 비교적 높은 전압으로 유지시킴으로써 에미터들 각각과 그 각각의 추출 그리드 사이의 차분 전압은 비교적 낮은 전압으로 유지된다(전자 방출이 없을 정도로 충분히 낮다). 다음으로, 에미터상의 전압은 비디오 신호가 끝나고 제 1 의 미리 결정된 시간 이후에 비교적 낮은 전압으로 구동된다. 이제 에미터상의 전압은 추출 그리드상의 전압보다 훨씬 더 낮기 때문에, 전자가 에미터에서 애노드로 흐른다. 이어서 추출 그리드상의 전압은 비디오 신호가 끝나고 제 2 의 미리 결정된 시간 이후에 비교적 낮은 전압으로 구동되므로, 에미터에서 애노드로의 전자 흐름은 종료된다. 제 1 의 미리 결정된 시간과 제 2 의 미리 결정된 시간 사이의 기간의 지속 기간(전자가 에미터에서 애노드로 흐르는 시간)은 펄스폭의 지속 기간의 함수이다. 이런 접근 방법의 이점은, 에미터의 "온"기간을 결정하는 전압 천이들이 비교적 소형인 NMOS 트랜지스터에 의해서 쉽게 달성될 수 있는 높은 전압에서 낮은 전압으로의 천이라는 것이다. 다음으로, 에미터와 추출 그리드 상의 전압들은 에미터들의 다음 로우에 대한 비디오 신호 동안에 각기 비교적 높은 전압으로 복귀할 수 있게 된다. 이 기간 동안에 에미터와 추출 그리드 사이의 차분 전압은 충분히 작아서 에미터에서 애노드로의 전자들의 흐름을 방지한다. 주목할 만한 것은, 전압 천이가 다음 비디오 신호의 종료 이후까지는 완료될 필요가 없으므로 에미터와 추출 그리드 상에서의 낮은 전압에서 높은 전압으로의 전압 천이는 고속일 필요가 없다.
본 발명의 방법 및 장치는 비록 에미터들의 "온" 시간을 제어하기 위해 에미터와 추출 그리드를 낮은 전압으로 구동함으로써 양호하게 구현될지라도, "온"시간을 규정하기 위해 에미터와 추출 그리드를 높은 전압으로 구동함으로써 구현될 수도 있다. 본 발명의 한 양태에 따르면, 추출 그리드 상의 전압은 비디오 신호가 끝나고 제 1 의 미리 결정된 시간 이후에 비교적 높은 전압으로 구동된다. 에미터상의 전압은 비디오 신호의 종료 이후에 비교적 낮은 전압으로 유지되므로, 제 1 의 미리 결정된 시간 이후에 에미터에서 애노드로 전자들이 흐르게 한다. 다음에, 에미터 상의 전압은 비디오 신호가 끝나고 제 2 의 미리 결정된 시간 이후에 비교적 높은 전압으로 구동되어, 에미터에서 애노드로의 전자 흐름을 종료하게 한다. 제 1 의 미리 결정된 시간과 제 2 의 미리 결정된 시간 사이의 기간의 지속 기간은 펄스폭의 지속 기간의 함수이다. 다음으로 에미터와 추출 그리드상의 전압들은 다음의 로우에 대한 비디오 신호 동안에 각기 비교적 낮은 전압으로 복귀할 수 있게 된다. 전술한 바와 같이, 전압이 비교적 낮은 전압으로 복귀하는 리세트 시간이 중요하지는 않다.
샘플을 처리하고 전압을 리세트시키는데 더 많은 시간이 필요할 경우에는, 비디오 신호는 인터리브(interleaved) 방식으로 처리될 수 있다. 본 발명의 이 양태에 따르면, 교호 비디오 신호들이 샘플링되어 교호 로우내의 각 에미터들의 위치에 대응하는 복수의 샘플들을 제공한다. 다음에, 에미터들과 그 각각의 추출 그리드 사이의 차분 전압은 다음의 두 개의 비디오 데이터 신호를 포함하는 기간 동안 교호 칼럼에 대해 변조된다.
본 발명에 따른 양호한 실시예의 동작 원리가 도 6에 예시되어 있다. 비록 이 양호한 실시예가 적어도 부분적으로 비디오 신호와 수평 귀선 신호로 구성된 NTSC 신호를 참조하여 설명되었을지라도, 본 발명은 예컨대 널리 공지되어 있는 PAL 및 SECAM 신호 포맷 등의 다른 유형들의 비디오 신호에도 적용 가능함을 이해할 것이다.
도 6에 도시된 바와 같이, NTSC 신호는 시점(180)에서 아날로그 비디오 데이터 부분(182)이 시작되어 시점(184)까지 연장된다. NTSC(National Television Standards Committee)의 표준 하에서 비디오 데이터 부분의 지속 기간은 53.2㎲이다. 도 6에 도시된 것처럼, 아날로그 비디오 신호는 임의의 시점에서 디스플레이의 로우 방향을 따르는 한 화소 또는 한 위치의 세기에 대응하는 진폭을 갖는 포지티브 파형이다. 시점(184)에서 비디오 신호(182)의 종료 이후에는 수평 귀선 신호(190)가 시점(192)까지 연장된다. 수평 귀선 신호(190)는 디스플레이의 주사로 하여금 후속하는 라인 또는 로우까지 되돌리는 네거티브 진행형 펄스(196)를 포함한다. 이하에서 상세히 설명되듯이, 본 발명의 양호한 실시예는 NTSC 신호의 비디오 신호(182)를 주기적으로 샘플링하여 샘플들의 세트를 제공하며, 그 샘플 각각은 에미터 또는 에미터들의 세트로부터 애노드로 흐르는 전자에 의해 방출된 광의 세기에 대응한다. 다음으로, 각각의 샘플은 상호 접속된 에미터들의 각 칼럼마다 펄스폭 변조기에 대한 한 입력으로서 이용된다. 도 2를 참조하여 앞에서 설명하였듯이, 에미터가 애노드로 전자를 방출하는 지속 기간은 방출된 광의 세기에 비례한다. 본 발명의 양호한 실시예는 도 3A 및 도 3B를 참조하여 상술한 바와 같이 에미터들과 추출 그리드들을 낮은 전압으로 구동하기 위해 NMOS 트랜지스터를 사용한다. 따라서, 시점(184)에서 시작하여, 에미터들로 이루어진 세 개의 칼럼, 즉 칼럼A(50), 칼럼B(52) 및 칼럼C(54)상에서의 전압은 비교적 높은 전압이다. 시점(200)에서, 칼럼A(50)의 에미터들은 낮은 전압으로 구동되고 수평 귀선 주기의 지속 기간 동안 낮은 전압으로 유지된다. 선택된 로우(60)에 접속된 모든 추출 그리드들 상의 전압 역시 도 6에 도시된 바와 같이 전체 수평 귀선 주기 동안 비교적 높은 전압이다. 따라서, 선택된 로우(60)에 대해 공통인 시점(200)에서 시작하는 칼럼A(50)의 에미터로부터 전자가 흐른다. 따라서 칼럼A(50)내의 선택된 에미터에 의해 방출된 광은 비교적 밝을 것이다. 대조적으로, 칼럼B(52)의 에미터들은 수평 귀선 주기(190)의 중간쯤인 시점(202)까지 낮은 전압으로 구동되지 않는다. 따라서, 선택된 로우(60)에 대해 공통인 칼럼B(52)의 에미터로부터 시점(202)까지는 전자가 흐르지 않는다. 따라서, 칼럼B의 에미터에 의해 방출된 광은 중간 정도의 밝기일 것이다. 마지막으로, 칼럼C(54)의 에미터들은 수평 귀선 주기(190)의 거의 종료 시점인 시점(204)까지 낮은 전압으로 구동되지 않는다. 따라서, 칼럼C(54)내의 선택된 에미터로부터 애노드로 시점(204)까지는 전자가 흐르지 않을 것이다. 따라서, 칼럼C(54)내의 선택된 에미터에 대향하는 애노드에 의해 방출된 광은 비교적 어두울 것이다. 수평 귀선 주기의 종료시에, 선택된 로우(60)의 추출 그리드들은 도 6에서 도시한 것처럼 비교적 낮은 전압으로 구동된다. 추출 그리드들이 낮은 전압으로 구동될 때, 그 로우 내의 에미터들과 그 각각의 추출 그리드들 사이의 전압 차분은 불충분하므로 에미터들이 전자들을 방출하게 한다. 따라서, 모든 에미터로부터의 전자들의 방출은 시점(192)에서 수평 귀선 주기(190)의 종료 시에 끝난다.
전술한 바와 같이, 본 발명의 양호한 실시예는 접지에 대해 비교적 낮은 임피던스를 제공할 수 있는 스위칭 회로를 이용하여, 도 6에 도시한 바와 같이 에미터들과 추출 그리드들 상의 전압을 빠른 속도로 낮은 전압으로 구동시킨다. 그러나, 전력 소비를 최소화하고 회로를 가능한 소형화하기 위해 스위칭 회로는 에미터와 추출 그리드 상의 전압을 빠르게 높은 전압으로 구동시킬 수 없다. 따라서, 에미터로부터의 전자들의 흐름이 종료된 후에, 도 6에 도시된 바와 같이, 에미터 및 추출 그리드 상의 전압이 비교적 느린 속도로 비교적 높은 전압으로 복귀한다. 그러나, 본 발명의 기술은 비디오 신호(182) 동안 실시간으로 에미터들이 방출하게 구동하려고 하는 것이 아니므로, 에미터들과 추출 그리드들의 비교적 느린 복귀는 양호한 실시예의 성능을 제한하지는 않는다. 대신에, 다음 로우에 대한 비디오 신호 동안, 양호한 실시예는 단지 비디오 신호의 샘플들을 유지할 필요가 있으며, 비디오 신호의 종료 시점, 즉 수평 귀선 신호(190)의 시작 시점까지는 에미터들이 방출하도록 구동할 필요는 없다.
도 6에 도시된 파형에 따라 동작하는 본 발명의 양호한 실시예가 도 7에 도시되어 있다. 도 7에 도시된 매트릭스 디스플레이의 실시예는 전계 방출 디스플레이 장치(10)이며, 본 발명이 플라즈마 디스플레이 같은 다른 유형의 매트릭스 디스플레이에도 적용 가능함을 이해할 것이다.
도 1을 참조하여 상술한 바와 같이, 전계 방출 디스플레이 장치(10)는 에미터들(30-38)과 각각의 추출 그리드들(40-48)의 어레이를 포함한다. 또한 전계 방출 디스플레이 장치(10)는 간략화하기 위해 도 7에서는 비록 애노드가 생략되었을지라도 캐소드 발광형 코팅으로 피복된 애노드를 또한 포함한다. 각 칼럼(50-58)의 에미터들은 서로 접속되고 그리고 각각의 칼럼 구동기(110a-110e)에 접속된다. 마찬가지로, 각 로우(60-68)에서의 추출 그리드들(40-48)은 서로 접속되고 각각의 로우 구동기(140a-140e)에 접속된다. 각각의 칼럼 구동기(110)는 각각의 샘플 및 펄스폭 변조 회로(120a-120e)에 의해 구동되며, 상기 변조 회로는 NTSC 신호의 귀선 신호 부분 동안 적당한 펄스폭을 갖는 펄스를 각각의 칼럼 구동기(110)에 인가한다. 각각의 샘플 및 펄스폭 변조 회로(120)는 제어 입력(122) 상에서 제어 신호를 수신하고, NTSC 신호의 반전 신호를 비디오 입력(124) 상에서 수신하며, 칼럼 시퀀서(130)로부터의 출력도 수신한다. 다음으로 시퀀서(130)는 53.2 ㎲의 주기를 갖는 방형파를 출력하는 종래 설계의 발진기(132)에 의해 구동되고 칼럼의 개수만큼 나뉘어져 있다. 이하에서 설명되듯이, 시퀀서(130)는 샘플 및 펄스폭 변조 회로(120)로 하여금 NTSC 신호를 적당한 회수로 샘플링하도록 한다.
각 로우(60-68)의 추출 그리드들(40-48)은 서로 접속되고 각각의 로우 구동기(140)에 접속된다. 로우 구동기(140)는 로우 시퀀서(150)로부터의 각 출력에 의해 구동되고, 상기 로우 시퀀서(150)는 로우 클록 발진기(152)로부터의 로우 클록 펄스에 의해 구동된다. 이하에서 설명되듯이, 로우 시퀀서(150)의 용도는 각각의 NTSC 신호의 수신 및 처리 이후에 로우(60-68)들 각각을 순차적으로 인에이블하는 것이다.
동작에 있어서, 로우 시퀀서(150)는 먼저 첫번째 로우(60)에 대해 로우 구동기(140a)를 인에이블시킨다. 다음, 도트 클록(132)은 시퀀서(130)로 하여금 좌측 출력에서 우측 출력으로 순차적으로 그의 출력들 각각에서 샘플 펄스를 출력하게 한다. 비록 5개의 칼럼 시퀀서 출력만을 도시하였지만, 실제로는 수백 또는 수천개의 출력이 대응하는 샘플 및 펄스폭 변조 회로(120)에 인가됨을 이해할 것이다. 칼럼 시퀀서(130)로부터의 출력의 수와는 무관하게, 시퀀서(130)의 타이밍은, NTSC 신호의 비디오 신호 부분의 시작시에 좌측 최대 출력으로부터 샘플 펄스가 발생되고, NTSC 신호의 비디오 신호 부분의 종료시에 시퀀서(130)로부터 우측 최대 출력에서 샘플 펄스가 발생되도록 된다. 샘플 펄스들은 양호하게는 동일한 시간 간격으로 칼럼 시퀀서(130)의 다른 출력들에서 발생된다. 따라서, NTSC 신호의 비디오 신호 부분의 종료시에, 각각 순차적으로 얻어진 샘플은 샘플 및 펄스폭 변조 회로(120a-120e)의 각각에 저장될 것이다.
도 6을 참조하여 상술한 바와 같이, 모든 샘플들이 얻어진 이후에, NTSC 신호의 수평 귀선 신호 부분이 발생한다. 수평 귀선 신호의 시작시에, 샘플 및 펄스폭 변조 회로(120a-120e) 모두에 대해 공통인 제어 입력(122)은 샘플 및 펄스폭 변조 회로(120a-120e)로 하여금 높은 전압에서 낮은 전압으로의 천이를 발생하게 한다. 천이의 발생 시간은 NTSC 신호의 반전 신호의 진폭에 비례한다. 따라서, 도 6을 참조하면, 만약 NTSC 신호의 반전 신호가 비교적 작으면, 칼럼 A(50)에서 높은 전압에서 낮은 전압으로의 천이는 수평 귀선 주기의 시작 직후에 발생할 것이다. 마찬가지로, 도 6을 참조하여 상술한 바와 같이, 만약 비디오 입력 신호의 반전 신호가 비교적 크면(비교적 작은 NTSC 샘플에 대응함), 칼럼 C(54)에 대한 샘플 및 펄스폭 변조 회로(120)로부터의 높은 전압에서 낮은 전압으로의 천이는 수평 귀선 부분의 종료 가까이에서 발생할 것이다. 이러한 높은 전압에서 낮은 전압으로의 천이는 각각의 칼럼 구동기(110)를 통해 전계 방출 디스플레이 장치(10)의 에미터들에게 인가되고, 이후에 상세히 설명되겠지만 각각의 칼럼 구동기는 각각의 샘플 및 펄스폭 변조 회로(120)로부터의 높은 전압에서 낮은 전압으로의 천이에 응답하여 접지에 대해 비교적 작은 임피던스 경로를 제공한다. 각각의 샘플 및 펄스폭 변조 회로(120)로부터의 높은 전압에서 낮은 전압으로의 천이에 응답하여, 칼럼 구동기(110)는 비교적 높은 임피던스 경로를 통해 에미터들에 비교적 높은 전압을 인가한다. 칼럼 A 내지 칼럼 E의 에미터들은 로우 A(60)에 대한 로우 구동기(140a)가 로우 A(60)를 높은 전압으로 구동한 시간 동안 펄스폭 변조된 후에, 로우 클록(152)은 로우 시퀀서(150)를 증분시켜서 다음의 로우 구동기(140b)에 출력을 제공한다. 그 후, 로우 B(62)의 추출 그리드들이 높은 전압으로 구동되어, 로우 B(62)에 대해 공통인 칼럼 A 내지 칼럼 E의 에미터들이 각각의 칼럼 구동기(110a-110e)로부터의 펄스들에 따라서 전자를 방출할 수 있다.
도 7의 실시예에서 이용된 칼럼 구동기(110)의 한 실시예가 도 8에 도시되어 있다. 칼럼 구동기(110)는 NMOS 트랜지스터(212)의 게이트와 인버터(224)의 입력에서 각각의 샘플 및 펄스폭 변조 회로(120)로부터의 입력을 수신한다. 인버터(224)의 출력은 제 2 NMOS 트랜지스터(216)의 게이트에 인가된다. 따라서, 트랜지스터들(212, 216)은 샘플 및 펄스폭 변조 회로(120)로부터의 입력에 의해 교호적으로 인에이블된다. 입력이 고레벨인 경우, 트랜지스터(212)는 스위칭온되고, 트랜지스터(216)는 스위칭오프된다. 반대로, 입력이 저레벨이면, 트랜지스터(212)는 스위칭오프되고, 트랜지스터(216)는 스위칭온된다. 트랜지스터들(212, 216)의 드레인들은 각각의 PMOS 트랜지스터(220, 222)를 통해 40V 전원에 접속된다. PMOS 트랜지스터의 경우 비교적 넓은 채널을 사용할 필요가 있으므로, 에미터 및 추출 그리드 상의 전압을 스위칭할 목적으로 동일 회로 내에 NMOS 트랜지스터와 PMOS 트랜지스터를 함께 사용하는 것은 회피하는 것이 일반적으로 바람직하다는 것을 유의해야 할 것이다. 그러나 칼럼 구동기(110)에 이용된 PMOS 트랜지스터(220, 222)는 레지스터로서의 역할을 수행하므로 비교적 좁은 채널을 갖는다. 트랜지스터(220, 222)의 게이트들은 대향하는 스위칭 트랜지스터(216, 212) 각각의 드레인에 접속된다. 따라서, 트랜지스터(212)가 스위칭온되면, 거의 접지 전위인 신호가 트랜지스터(222)의 게이트에 인가되므로, 트랜지스터(222)는 턴온되고 트랜지스터(216)의 드레인은 고레벨로 구동된다. 대안적으로는, 트랜지스터(212)가 스위칭오프되고 트랜지스터(216)가 스위칭온되면, 트랜지스터(220)는 턴온되고 트랜지스터(222)는 턴오프되어, 트랜지스터(216)의 드레인이 접지 전위로 구동된다. 트랜지스터(216)의 드레인은 NMOS 트랜지스터(228)를 통해 에미터들의 각 칼럼으로 인가된다. NMOS 트랜지스터(228)의 용도는 출력이 저레벨에서 고레벨로 스위칭할 때 에미터들의 용량성 부하로부터 트랜지스터들(216, 220)을 분리시키는 것이며, 이로써 트랜지스터(220)가 빠르게 스위치 오프될 수 있게 한다. 만약 트랜지스터(228)가 존재하지 않으면, 트랜지스터(212)가 턴온된 후에 용량성 부하는 트랜지스터(220)의 게이트를 저레벨로 유지하므로, 40V 전원은 동시에 트랜지스터(220, 212)를 통해 접지된다.
동작에 있어서, 칼럼 구동기(110)로의 입력은 전체 비디오 신호와 수평 귀선 신호의 초기 부분 동안 고레벨 상태이다. 따라서, NTSC 신호의 비디오 신호 부분동안 트랜지스터(212, 222)는 온 상태이고 트랜지스터(216, 220)는 오프 상태이다. 이 시간 동안, 트랜지스터(216)의 드레인상의 40V 출력은 트랜지스터(228)의 소스로 인가되고, 이로 인해 NMOS 트랜지스터(228)의 게이트는 40V로 바이어스되므로 트랜지스터(228)를 턴오프시킨다. 에미터들이 낮은 전압으로 구동될 때 칼럼 구동기(110)의 입력은 저레벨이 되고, 이로써 트랜지스터(212, 222)는 턴오프되고 트랜지스터(216, 220)는 턴온된다. 다음, 트랜지스터(216)의 드레인에서의 저레벨은 트랜지스터(228)를 턴온시키므로, 출력에 접속된 에미터들을 비교적 저임피던스를 통해 저레벨로 구동한다. 입력이 고레벨로 되면, 트랜지스터(216)의 게이트에는 낮은 전압이 인가되어, NMOS 트랜지스터(216)를 턴오프시킨다. 동시에, 트랜지스터(212)의 게이트에 인가된 높은 전압은 트랜지스터(212)를 턴온시키므로, PMOS 트랜지스터(222)가 턴온되어 40V의 전원이 NMOS 트랜지스터(228)의 소스에 인가된다. 다음, NMOS 트랜지스터(228)가 턴오프되어, 입력이 고레벨로 되는 즉시 PMOS 트랜지스터(220)의 게이트로부터 에미터들을 분리시킨다. 전술한 것처럼, 만약 트랜지스터(228)가 존재하지 않으면, PMOS 트랜지스터(220)의 게이트는 에미터상의 전압이 40V로 복귀될 때까지 상당한 기간 동안 저레벨로 유지된다. 이런 상황하에서, PMOS 트랜지스터(220)는 NMOS 트랜지스터(212)가 온되는 것과 동시에 온상태로 되고, 이로써 상당한 전력을 소모시킨다. 따라서 칼럼 구동기(110)는 빠르게 에미터상의 전압을 0V로 스위칭시켜서, 에미터상의 전압이 비교적 천천히 40V로 복귀할 수 있게 하고, 이 낮은 전압에서 높은 전압으로의 천이 동안에 트랜지스터들(212, 216, 220, 222)을 에미터들로부터 분리시킨다.
도 9에 도시된 로우 구동기(140)는 출력 전압이 40V에서 클램핑되어 40V와 80V 사이에서 스위칭하는 것을 제외하면 도 8의 칼럼 구동기(110)와 실질적으로 동일한 방식으로 동작한다. 입력이 고레벨이면, 인버터(244)에 의해 입력이 반전되므로 NMOS 트랜지스터(240)는 턴온되고 PMOS 트랜지스터(242)는 턴오프된다. NMOS 트랜지스터(240)가 턴온될 때, PMOS 트랜지스터(250)의 소스 전압이 40V의 게이트 바이어스 전압에 도달할 때까지 전류가 PMOS 트랜지스터(250)를 통해 흐른다. PMOS 트랜지스터(250)의 소스상의 40V 전압은 PMOS 트랜지스터(252)의 게이트로 인가되어 트랜지스터(252)를 턴온시킨다. 다음, 트랜지스터(250)의 드레인이 80V로 상승하고, 게이트상의 80V 바이어스 때문에 NMOS 트랜지스터(254)를 턴온시킨다. PMOS 트랜지스터(252)의 비교적 높은 임피던스 때문에 출력상의 전압은 80V에 도달할 때까지 비교적 천천히 상승한다. PMOS 트랜지스터(252)의 드레인상의 80V는 PMOS 트랜지스터(260)를 턴오프시킨다. 비록 이 때 40V가 게이트에 인가되어 PMOS 트랜지스터(262)가 턴온될지라도, 전술한 것처럼 NMOS 트랜지스터(242)가 턴오프되므로 PMOS 트랜지스터(262)를 통해 전류는 흐르지 않는다.
입력 신호가 저레벨이 되면, NMOS 트랜지스터(240)는 턴오프되고 NMOS 트랜지스터(242)는 턴온된다. NMOS 트랜지스터(240)가 턴오프될 때, NMOS 트랜지스터(250)를 통해 흐르는 전류는 차단된다. 동시에, NMOS 트랜지스터(242)가 턴온되면, PMOS 트랜지스터(262)를 통해 전류가 흘러서 PMOS 트랜지스터(262)의 소스 전압이 강하하게 한다. 이렇게 감소된 전압은 PMOS 트랜지스터(260)를 턴온시켜서 PMOS 트랜지스터(252)의 게이트를 80V로 상승시킨다. 다음, PMOS 트랜지스터(252)가 턴오프되어, PMOS 트랜지스터(262) 및 NMOS 트랜지스터(242)는 80V로부터 접지까지 직경로(direct path)를 제공하지 않는다. 약 40V에 도달할 때까지 PMOS 트랜지스터(262) 및 NMOS 트랜지스터(242)를 통해 획득되는 전류 때문에 PMOS 트랜지스터(252)의 소스 전압은 계속 강하한다. 다음, PMOS 트랜지스터(262)의 게이트 상의 40V 바이어스 때문에 트랜지스터(262)는 턴오프하기 시작한다. PMOS 트랜지스터(262) 및 NMOS 트랜지스터(242)의 임피던스는 비교적 낮으므로 출력 전압은 빠르게 40V로 강하한다.
도 8의 칼럼 구동기(110)에서처럼, 트랜지스터(240, 250)가 턴온될 때 PMOS 트랜지스터(260)가 온 상태로 유지되지 못하도록 하기 위해 로우 구동기(140)의 출력 NMOS 트랜지스터(254)는 출력이 80V로 복귀할 때 PMOS 트랜지스터(260)의 게이트를 출력으로부터 분리시킨다. 따라서 로우 구동기(140)는 입력이 저레벨로 될 때는 출력을 빠르게 40V로 강하시키고 입력이 고레벨로 될 때는 출력을 천천히 80V로 상승시키며, 출력이 40V에서 80V로 천이하는 동안 트랜지스터(240, 242, 250, 252, 260, 262)를 출력으로부터 분리시킨다.
도 7의 샘플 및 펄스폭 변조 회로(120)는 도 10에 보다 상세히 예시되었다. 비디오 신호(124)의 반전 신호가 NMOS 트랜지스터(260)를 통해 캐패시터(262)로 인가되어 캐패시터(262)는 트랜지스터가 적당한 시간에서 폐쇄될 때 입력 신호(124)의 전압을 저장한다. 따라서 캐패시터(262)는 전계 방출 디스플레이에서의 칼럼의 위치에 대응하는 시점에서 비디오 신호의 샘플을 저장한다. NMOS 트랜지스터(260)의 게이트에 인가되는 스위칭 신호가 칼럼 시퀀서(13D)에 의해 발생됨은 도 7의 설명으로부터 상기할 것이다.
수평 귀선 신호의 시작시에, 제어 신호(122)가 NMOS 트랜지스터(270)의 게이트에 인가되어, 종래의 전류 싱크(272)로 하여금 캐패시터(262)로부터 전류가 흐르게 할 수 있게 한다. NMOS 트랜지스터(270)를 턴온시키는 제어 신호(122)는 인버터(274)에 의해 반전되어 OR 게이트(276)의 한 입력에 인가된다. 따라서 OR 게이트(276)는 제어 신호(122)에 의해 인에이블된다. 그러나, 인버터(274)의 출력이 저레벨이 되면, 캐패시터(262)상의 전압으로 인해 OR 게이트(276)의 출력이 금방 저레벨로 되지는 않는다. 대신에, 수평 귀선 신호의 시작후 약간의 시간까지 캐패시터(262) 상의 전압은 OR 게이트(276)의 스위칭 전압으로 떨어지지 않는다. 다음, OR 게이트(276)의 출력이 저레벨로 된다. OR 게이트(276)의 출력에서 고레벨에서 저레벨로의 천이시의 지연은 캐패시터(262)의 전압에 비례한다. 전류 싱크(272)는 캐패시터(262)에 저장된 전압이 비교적 클 경우 OR 게이트(276)의 스위칭 전압에 도달할 때까지 더 오랜 기간동안 캐패시터(262)로부터 전류가 흐르게 한다. 반대로, 캐패시터(262)에 저장된 전압이 더 작으면, OR 게이트(276)에 인가된 전압은 스위칭 전압에 더 빨리 도달하게 된다. 입력 신호(124)가 도 6에 도시된 비디오 신호의 반전 신호이므로, 도 6에 예시된 것처럼, 더 큰 비디오 신호는 더 작은 지연을 초래하고 더 작은 비디오 신호는 더 큰 지연을 초래한다. 따라서, 샘플 및 펄스폭 변조 회로(120)는 적당한 시간에 NTSC 신호의 비디오 신호 부분을 샘플링하여, 이 샘플들을 NTSC 신호의 수평 귀선 신호 부분 동안 반전 비디오 신호의 샘플의 진폭에 비례하는 펄스폭을 갖는 포지티브 진행 펄스로 변환시킨다.
전계 방출 디스플레이의 선택적인 실시예가 도 11에 도시되어 있다. 도 11의 실시예는 도 7의 실시예와 사실상 동일하며 동일 소자 대부분을 포함한다. 따라서 설명을 간단히 하기 위해 이 소자들에 대한 설명은 반복하지 않는다. 도 11의 실시예는 도트 클록(130)에서 각각의 샘플 및 펄스폭 변조 회로(120)로 교호 신호들을 보내는 멀티플렉서(280)를 포함한다는 점에서 도 7의 실시예와 상이하다. 샘플 및 펄스폭 변조 회로(120)는 그들의 출력을 각각의 칼럼 구동기(110)로 인가한다. 동일한 멀티플렉서(180)에 접속된 칼럼 구동기(110)는 그의 출력을 교호 로우의 에미터에 인가한다. 그 결과, 에미터들 및 추출 그리드들이 구동되어 NTSC 신호의 수평 귀선 신호 부분보다 더 긴 시간 동안 에미터들이 전자를 방출하게 된다. 더 구체적으로는, 예를 들면, 칼럼 구동기(110a)에 의해 구동된 에미터, 및 로우 구동기(140a)에 의해 구동된 로우 A(60)의 추출 그리드들은 로우(60)에 대응하는 수평 귀선 신호 동안뿐만 아니라 다음 로우(62)를 위한 NTSC 신호가 수신되는 시간 기간 동안에 전자를 방출할 수 있다. 교호 로우들에 대해 NTSC 신호를 인터리빙하는 것은 에미터가 전자를 방출하게 되는 시간을 상당히 증가시킨다.
도 6을 참조하여 전술하였듯이, 본 발명의 양호한 실시예에서 로우의 추출 그리드들은 수평 귀선 주기의 시작시에 빠르게 고레벨로 구동될 수 있고, 칼럼의 에미터들 상의 전압은 저레벨로 유지되어, 에미터가 전자를 방출하게 한다. 수평 귀선 신호가 시작되고 미리 결정된 시간(원하는 방출 세기에 의해 좌우됨) 이후에, 도 12에 예시되어 있는 바와 같이, 칼럼내의 에미터들은 빠르게 고레벨로 구동되어 전자의 방출을 종료하게 한다. 이런 방식의 동작은 도 8에 예시된 칼럼 구동기와 도 9에 예시된 로우 구동기에 대해 약간의 변경을 필요로 하며, 이는 본 기술 분야에 숙련된 사람에게는 명백한 것이다. 그러나, 대부분의 기본적인 구성은 동일하게 유지된다. 수평 귀선 신호의 종료 이후에, 로우의 추출 그리드들 및 칼럼의 에미터들 상의 전압들은 도 12에 예시되었듯이 비교적 낮은 값으로 천천히 복귀한다. 물론 칼럼의 에미터들이 도 7 및 도 11에 예시된 시스템에서 펄스폭 변조되는 것과 동일한 방식으로 로우의 추출 그리드들이 펄스폭 변조되도록 시스템이 변경될 수 있다. 마찬가지로, 각 로우의 추출 그리드들이 도 7 및 도 11의 실시예에서 스위칭되는 것과 동일한 방식으로 수평 귀선 신호의 시작 또는 종료시에 각 칼럼의 에미터들상의 전압들이 스위칭될 수 있다. 따라서, 비록 설명을 위해 본 발명의 특정 실시예들이 본 명세서에서 기술되었을지라도 본 발명의 사상과 범주를 벗어남이 없이 다양한 수정이 가해질 수도 있음은 본 기술 분야에 숙련된 사람에게 자명한 사실일 것이다.
도 1 은 통상의 전계 에미터 디스플레이의 일부를 개략적으로 도시한 도면.
도 2 는 전계 에미터 디스플레이의 그레이 스케일 변조를 제공하는 기존 방법을 도시한 블록도.
도 3A 및 도 3B 는 종래의 전계 에미터 디스플레이 장치의 에미터 및 추출 그리드 상에서 전압을 스위칭하는 종래 기술의 방법을 각각 도시하는 개략도 및 파형도.
도 4A 및 도 4B 는 종래의 전계 에미터 디스플레이 장치의 에미터 및 추출 그리드 상에서 전압을 스위칭하는 또다른 방법을 각각 도시하는 개략도 및 파형도.
도 5 도는 종래의 전계 에미터 디스플레이 장치의 에미터 및 추출 그리드 상에서 전압을 스위칭하는 또다른 방법을 개략적으로 도시하는 도면.
도 6 은 전계 에미터 디스플레이의 그레이 스케일 변조를 제공하는 본 발명의 양호한 실시예를 도시하는 파형도.
도 7 은 전계 에미터 디스플레이의 그레이 스케일 변조를 제공하는 본 발명의 양호한 실시예를 개략적으로 도시하는 도면.
도 8 은 도 7 의 실시예에서 사용된 칼럼 구동기를 개략적으로 도시하는 도면.
도 9 는 도 7 의 실시예에서 사용된 로우 구동기를 개략적으로 도시하는 도면.
도 10 는 도 7 의 양호한 실시예에서 사용된 샘플링 및 펄스폭 변조 회로를 개략적으로 도시하는 도면.
도 11 은 전계 에미터 디스플레이의 그레이 스케일 변조를 제공하는 본 발명의 대안적 실시예를 도시하는 도면.
도 12 는 본 발명에 따라 전계 에미터 디스플레이의 그레이 스케일 변조를 제공하는 대안적 방법들을 도시하는 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 전계 방출 디스플레이 장치
110a ∼ 110e : 칼럼 구동기
140a ∼ 140e : 로우 구동기
120a ∼ 120e : 샘플 및 펄스폭 변조 회로
220, 222 : PMOS 트랜지스터
216, 212 : 스위칭 트랜지스터
228 : NMOS 트랜지스터

Claims (15)

  1. 복수의 로우 입력들과 복수의 칼럼 입력들을 포함하는 복수의 제어 입력들을 갖는 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템으로서, 상기 디스플레이는 복수의 국부화된 디스플레이 영역들을 갖고, 선택된 칼럼 입력과 선택된 로우 입력 사이의 전압 차분이 로우와 칼럼간의 각각의 중첩들에 의해 규정된 상기 디스플레이의 대응하는 디스플레이 영역을 인에이블하고, 상기 변조는 상기 디스플레이의 각 로우에 대해 비디오 신호로부터 제공되는, 상기 시스템에 있어서,
    상기 비디오 신호를 수신하고, 이 비디오 신호를 샘플링하여 각각의 샘플링 시점에서 상기 비디오 신호의 진폭에 대응하는 복수의 샘플들을 얻는 샘플링 회로와;
    각각의 칼럼내의 모든 에미터들에 각기 접속되며, 상기 디스플레이내의 상기 칼럼의 위치에 대응하는 샘플 시간을 갖는 샘플을 상기 샘플링 회로로부터 각기 수신하고, 상기 샘플의 진폭에 대응하는 지속 기간을 갖는 펄스폭 신호를 발생시키는 복수의 펄스폭 변조기들과;
    각각의 펄스폭 변조기에 접속된 입력, 및 상기 디스플레이의 각각의 칼럼 입력에 접속된 출력을 각기 갖는 복수의 칼럼 구동기들과;
    각각의 로우 입력에 접속된 출력을 각기 갖는 복수의 로우 구동기들과;
    상기 칼럼 구동기들과 상기 로우 구동기들에 접속된 제어 회로로서, 상기 제어 회로는 상기 비디오 신호들 각각의 각 샘플에 대해 상기 칼럼 구동기들 중 대응하는 하나를 인에이블하고 상기 비디오 신호들 각각에 대해 상기 로우 구동기들 중 대응하는 하나를 인에이블하며, 상기 로우 및 칼럼 구동기들은 비디오 신호의 종료이후 및 후속 비디오 신호의 시작 전의 기간 동안 상기 로우 입력들 중의 한 입력과 각각의 상기 칼럼 입력들 간의 상기 전압 차분을 인가하도록 인에이블되고, 상기 전압 차분은 상기 펄스폭 신호의 지속 기간에 대응하는 지속 기간을 갖고, 이에 의해 상기 로우내의 상기 디스플레이 영역들 각각이 인에이블되는 기간의 지속 기간은 각각의 샘플의 진폭에 대응하는, 상기 제어 회로를 포함하고,
    상기 샘플링 회로는,
    상기 칼럼 입력들 중의 하나와 각기 대응하는 복수의 출력들을 갖는 칼럼 시퀀서로서, 상기 비디오 신호의 종료 이후에 그의 출력들 각각에서 샘플 트리거 펄스를 순차적으로 발생시키고, 상기 비디오 신호와 동기하여 동작해서 트리거 샘플 펄스들의 세트가 각 비디오 신호에 대해 발생되는, 상기 칼럼 시퀀서와;
    상기 비디오 신호를 수신하는 복수의 샘플 홀드 회로(sample and hold circuit)들로서, 상기 샘플 홀드 회로들 각각은 상기 칼럼 입력들 중의 하나에 대응하고 그것의 각각의 칼럼 시퀀서 출력에 접속되며, 상기 샘플 홀드 회로는 상기 시퀀서로부터 트리거 샘플 펄스를 수신할 시에 상기 비디오 신호의 샘플을 저장하는, 상기 복수의 샘플 홀드 회로들을 포함하는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템.
  2. 제 1 항에 있어서,
    상기 칼럼 시퀀서로 하여금 교호 비디오 신호들 동안 교호 출력들에서 샘플 트리거 펄스를 발생시켜 교호 비디오 신호들이 상기 샘플 홀드 회로들 각각에 의해 샘플링되게 하는 인터리빙 제어(interleaving control)를 더 포함하며, 상기 인터리빙 제어는 또한, 상기 펄스폭 변조기들로 하여금 상기 후속 비디오 신호를 넘어 연장될 수 있는 펄스폭 신호를 발생하게 하는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템.
  3. 제 1 항에 있어서,
    상기 샘플 홀드 회로들 각각에 저장된 상기 샘플은 캐패시터 상에 전압으로서 저장되고, 상기 펄스폭 변조기 회로들 각각은,
    전류원과,
    제어 신호에 응답하여 상기 전류원을 상기 캐패시터에 접속시켜서 미리 결정된 속도로 상기 캐패시터로부터 전류가 흐르게 하는 스위치와;
    상기 캐패시터 및 상기 제어 신호에 접속된 비교기를 포함하며, 상기 제어 신호는 상기 캐패시터 상의 전압이 미리 결정된 값에 도달하는 때에 상기 펄스폭 신호가 상기 비교기의 출력에서 발생될 수 있게 상기 비교기를 인에이블하고, 상기 제어 신호는 상기 비교기를 디스에이블하며 상기 펄스폭 신호를 종료시켜서, 상기 펄스폭 신호의 지속 기간이 상기 샘플의 크기에 비례하게 하는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템.
  4. 복수의 로우 입력들과 복수의 칼럼 입력들을 포함하는 복수의 제어 입력들을 갖는 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템으로서, 상기 디스플레이는 복수의 국부화된 디스플레이 영역들을 갖고, 선택된 칼럼 입력과 선택된 로우 입력 사이의 전압 차분이 로우와 칼럼간의 각각의 중첩들에 의해 규정된 상기 디스플레이의 대응하는 디스플레이 영역을 인에이블하고, 상기 변조는 상기 디스플레이의 각 로우에 대해 비디오 신호로부터 제공되는, 상기 시스템에 있어서,
    상기 비디오 신호를 수신하고, 이 비디오 신호를 샘플링하여 각각의 샘플링 시점에서 상기 비디오 신호의 진폭에 대응하는 복수의 샘플들을 얻는 샘플링 회로와;
    각각의 칼럼내의 모든 에미터들에 각기 접속되며, 상기 디스플레이내의 상기 칼럼의 위치에 대응하는 샘플 시간을 갖는 샘플을 상기 샘플링 회로로부터 각기 수신하고, 상기 샘플의 진폭에 대응하는 지속 기간을 갖는 펄스폭 신호를 발생시키는 복수의 펄스폭 변조기들과;
    각각의 펄스폭 변조기에 접속된 입력, 및 상기 디스플레이의 각각의 칼럼 입력에 접속된 출력을 각기 갖는 복수의 칼럼 구동기들과;
    각각의 로우 입력에 접속된 출력을 각기 갖는 복수의 로우 구동기들과;
    상기 칼럼 구동기들과 상기 로우 구동기들에 접속된 제어 회로로서, 상기 제어 회로는 상기 비디오 신호들 각각의 각 샘플에 대해 상기 칼럼 구동기들 중 대응하는 하나를 인에이블하고 상기 비디오 신호들 각각에 대해 상기 로우 구동기들 중 대응하는 하나를 인에이블하며, 상기 로우 및 칼럼 구동기들은 비디오 신호의 종료 이후 및 후속 비디오 신호의 시작 전의 기간 동안 상기 로우 입력들 중의 한 입력과 각각의 상기 칼럼 입력들 간의 상기 전압 차분을 인가하도록 인에이블되고, 상기 전압 차분은 상기 펄스폭 신호의 지속 기간에 대응하는 지속 기간을 갖고, 이에 의해 상기 로우내의 상기 디스플레이 영역들 각각이 인에이블되는 기간의 지속 기간은 각각의 샘플의 진폭에 대응하는, 상기 제어 회로를 포함하고,
    상기 샘플링 회로로 하여금 교호 비디오 신호들을 샘플링하게 하고 상기 후속 비디오 신호를 넘어 연장될 수 있는 기간 동안에 교호 칼럼 입력들에 대해 상기 펄스폭 변조기들을 인에이블하는 인터리빙 제어를 더 포함하는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템.
  5. 복수의 로우 입력들과 복수의 칼럼 입력들을 포함하는 복수의 제어 입력들을 갖는 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템으로서, 상기 디스플레이는 복수의 국부화된 디스플레이 영역들을 갖고, 선택된 칼럼 입력과 선택된 로우 입력 사이의 전압 차분이 로우와 칼럼간의 각각의 중첩들에 의해 규정된 상기 디스플레이의 대응하는 디스플레이 영역을 인에이블하고, 상기 변조는 상기 디스플레이의 각 로우에 대해 비디오 신호로부터 제공되는, 상기 시스템에 있어서,
    상기 비디오 신호를 수신하고, 이 비디오 신호를 샘플링하여 각각의 샘플링시점에서 상기 비디오 신호의 진폭에 대응하는 복수의 샘플들을 얻는 샘플링 회로와;
    각각의 칼럼내의 모든 에미터들에 각기 접속되며, 상기 디스플레이내의 상기 칼럼의 위치에 대응하는 샘플 시간을 갖는 샘플을 상기 샘플링 회로로부터 각기 수신하고, 상기 샘플의 진폭에 대응하는 지속 기간을 갖는 펄스폭 신호를 발생시키는 복수의 펄스폭 변조기들과;
    각각의 펄스폭 변조기에 접속된 입력, 및 상기 디스플레이의 각각의 칼럼 입력에 접속된 출력을 각기 갖는 복수의 칼럼 구동기들과;
    각각의 로우 입력에 접속된 출력을 각기 갖는 복수의 로우 구동기들과:
    상기 칼럼 구동기들과 상기 로우 구동기들에 접속된 제어 회로로서, 상기 제어 회로는 상기 비디오 신호들 각각의 각 샘플에 대해 상기 칼럼 구동기들 중 대응하는 하나를 인에이블하고 상기 비디오 신호들 각각에 대해 상기 로우 구동기들 중대응하는 하나를 인에이블하며, 상기 로우 및 칼럼 구동기들은 비디오 신호의 종료 이후 및 후속 비디오 신호의 시작 전의 기간 동안 상기 로우 입력들 중의 한 입력과 각각의 상기 칼럼 입력들 간의 상기 전압 차분을 인가하도록 인에이블되고, 상기 전압 차분은 상기 펄스폭 신호의 지속 기간에 대응하는 지속 기간을 갖고, 이에 의해 상기 로우내의 상기 디스플레이 영역들 각각이 인에이블되는 기간의 지속 기간은 각각의 샘플의 진폭에 대응하는, 상기 제어 회로를 포함하고,
    상기 매트릭스 디스플레이는 애노드와, 로우들 및 칼럼들의 어레이 내에 배열된 복수의 에미터들과, 추출 그리드를 갖는 전계 방출 디스플레이를 포함하고, 상기 추출 그리드는 상기 에미터들 및 그들의 각각의 추출 그리드들 간의 전압 차분들의 함수로서 상기 에이터들로부터 상기 애노드로의 전자들의 흐름을 제어하기 위해 상기 에미터들의 각각에 인접하게 위치하고, 각 칼럼내의 모든 에미터들은 서로 그리고 각각의 칼럼 입력에 접속되고, 각 로우내의 모든 추출 그리드들은 서로 그리고 각각의 로우 입력에 접속되는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템.
  6. 복수의 로우 입력들과 복수의 칼럼 입력들을 포함하는 복수의 제어 입력들을 갖는 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템으로서,상기 디스플레이는 복수의 국부화된 디스플레이 영역들을 갖고, 선택된 칼럼 입력과 선택된 로우 입력 사이의 전압 차분이 로우와 칼럼간의 각각의 중첩들에 의해 규정된 상기 디스플레이의 대응하는 디스플레이 영역을 인에이블하고, 상기 변조는 상기 디스플레이의 각 로우에 대해 비디오 신호로부터 제공되는, 상기 시스템에 있어서,
    상기 비디오 신호를 수신하고, 이 비디오 신호를 샘플링하여 각각의 샘플링시점에서 상기 비디오 신호의 진폭에 대응하는 복수의 샘플들을 얻는 샘플링 회로와;
    각각의 칼럼내의 모든 에미터들에 각기 접속되며, 상기 디스플레이내의 상기 칼럼의 위치에 대응하는 샘플 시간을 갖는 샘플을 상기 샘플링 회로로부터 각기 수신하고, 상기 샘플의 진폭에 대응하는 지속 기간을 갖는 펄스폭 신호를 발생시키는 복수의 펄스폭 변조기들과;
    각각의 펄스폭 변조기에 접속된 입력, 및 상기 디스플레이의 각각의 칼럼 입력에 접속된 출력을 각기 갖는 복수의 칼럼 구동기들과;
    각각의 로우 입력에 접속된 출력을 각기 갖는 복수의 로우 구동기들과;
    상기 칼럼 구동기들과 상기 로우 구동기들에 접속된 제어 회로로서, 상기 제어 회로는 상기 비디오 신호들 각각의 각 샘플에 대해 상기 칼럼 구동기들 중 대응하는 하나를 인에이블하고 상기 비디오 신호들 각각에 대해 상기 로우 구동기들 중 대응하는 하나를 인에이블하며, 상기 로우 및 칼럼 구동기들은 비디오 신호의 종료이후 및 후속 비디오 신호의 시작 전의 기간 동안 상기 로우 입력들 중의 한 입력과 각각의 상기 칼럼 입력들 간의 상기 전압 차분을 인가하도록 인에이블되고, 상기 전압 차분은 상기 펄스폭 신호의 지속 기간에 대응하는 지속 기간을 갖고, 이에 의해 상기 로우내의 상기 디스플레이 영역들 각각이 인에이블되는 기간의 지속 기간은 각각의 샘플의 진폭에 대응하는, 상기 제어 회로를 포함하고,
    상기 비디오 신호는 상기 비디오 신호를 뒤따르는 수평 귀선 신호를 갖는 NTSC 신호의 일부이고, 상기 제어 회로는 상기 NTSC 신호의 수평 귀선 신호 동안 상기 칼럼 구동기들 및 로우 구동기를 인에이블하는·, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템.
  7. 복수의 로우 입력들과 복수의 칼럼 입력들을 갖는 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법으로서, 상기 디스플레이는 로우와 칼럼간의 각각의 중첩들에 의해 규정되는 복수의 국부화된 디스플레이 영역들을 갖고, 선택된 칼럼 입력과 선택된 로우 입력 사이의 전압 차분이 상기 디스플레이의 대응하는 디스플레이 영역을 인에이블하고, 상기 변조는 상기 디스플레이의 각 로우에 대해 비디오 신호로부터 제공되는, 상기 방법에 있어서,
    (a) 각각의 샘플 시점들에서 상기 비디오 신호의 진폭에 대응하는 복수의 샘플들을 얻도록 상기 비디오 신호를 샘플링하는 단계로서, 상기 샘플들은 로우내의 상기 디스플레이 영역들의 각 위치들에 대응하는, 상기 비디오 신호 샘플링 단계와;
    (b) 상기 샘플들 각각을 대응하는 펄스폭으로 변환하는 단계와;
    (c) 상기 비디오 신호의 종료 이후 및 후속 비디오 신호의 시작 전에 각각의 샘플에 대응하는 펄스폭을 갖는 전압으로 상기 칼럼 입력들 각각과 로우 입력 사이의 차분 전압을 변조하는 단계와;
    (d) 상기 디스플레이의 각 로우에 대해 상기 단계들 (a)∼(c)를 반복하는 단계를 포함하는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법.
  8. 복수의 로우 입력들과 복수의 칼럼 입력들을 갖는 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법으로서, 상기 디스플레이는 로우와 칼럼간의 각각의 중첩들에 의해 규정되는 복수의 국부화된 디스플레이 영역들을 갖고, 선택된 칼럼 입력과 선택된 로우 입력 사이의 전압 차분이 상기 디스플레이의 대응하는 디스플레이 영역을 인에이블하고, 상기 변조는 상기 디스플레이의 각 로우에 대해 비디오 신호로부터 제공되는, 상기 방법에 있어서,
    (a) 각각의 샘플 시점들에서 상기 비디오 신호의 진폭에 대응하는 복수의 샘플들을 얻도록 상기 비디오 신호를 샘플링하는 단계로서, 상기 챔플들은 로우내의 상기 디스플레이 영역들의 각 위치들에 대응하는, 상기 비디오 신호 샘플링 단계와;
    (b) 상기 샘플들 각각을 대응하는 펄스폭으로 변환하는 단계와;
    (c) 상기 비디오 신호 동안에 각각의 샘플에 대응하는 펄스폭을 갖는 전압으로 상기 칼럼 입력들 각각과 로우 입력 사이의 차분 전압을 변조하는 단계와;
    (d) 상기 디스플레이의 각 로우에 대해 상기 단계들 (a)∼(c)를 반복하는 단계를 포함하고,
    상기 칼럼 입력들 각각과 로우 입력 사이의 상기 차분 전압은,
    상기 비디오 신호의 종료 후에 상기 로우 입력상의 전압을 비교적 높은 전압으로 유지하는 단계와;
    상기 비디오 신호의 종료 후에 상기 칼럼 입력상의 전압을 비교적 높은 전압으로 유지하고, 다음으로, 상기 비디오 신호의 종료 후 제1의 미리 결정된 시간에 상기 칼럼 입력들 상의 전압을 비교적 낮은 전압으로 구동하여, 상기 디스플레이 영역들 중의 하나를 인에이블하는 단계와;
    상기 비디오 신호의 종료 후 제2의 미리 결정된 시간에 상기 로우 입력상의 전압을 비교적 낮은 전압으로 구동하는 단계로서, 이에 의해 상기 디스플레이 영역을 디스에이블하고, 상기 제1의 미리 결정된 시간과 상기 제2의 미리 결정된 시간사이의 기간의 지속 기간은 상기 펄스폭의 지속 기간의 함수인, 상기 구동 단계와;
    상기 칼럼 입력 및 로우 입력 상의 전압들이 후속 비디오 신호 동안에 각기 비교적 높은 전압들로 복귀하도록 허용하는 단계로서, 상기 칼럼 입력과 상기 로우 입력 사이의 차분 전압은 상기 디스플레이 영역이 상기 비디오 신호 동안 인에이블되는 것을 실질적으로 방지하도록 충분히 작은, 상기 허용 단계에 의해 변조되는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법.
  9. 복수의 로우 입력들과 복수의 칼럼 입력들을 갖는 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법으로서, 상기 디스플레이는 로우와 칼럼간의 각각의 중첩들에 의해 규정되는 복수의 국부화된 디스플레이 영역들을 갖고, 선택된 칼럼 입력과 선택된 로우 입력 사이의 전압 차분이 상기 디스플레이의 대응하는 디스플레이 영역을 인에이블하고, 상기 변조는 상기 디스플레이의 각 로우에 대해 비디오 신호로부터 제공되는, 상기 방법에 있어서,
    (a) 각각의 샘플 시점들에서 상기 비디오 신호의 진폭에 대응하는 복수의 샘플들을 얻도록 상기 비디오 신호를 샘플링하는 단계로서, 상기 샘플들은 로우내의 상기 디스플레이 영역들의 각 위치들에 대응하는, 상기 비디오 신호 샘플링 단계와;
    (b) 상기 샘플들 각각을 대응하는 펄스폭으로 변환하는 단계와;
    (c) 상기 비디오 신호 동안에 각각의 샘플에 대응하는 펄스폭을 갖는 전압으로 상기 칼럼 입력들 각각과 로우 입력 사이의 차분 전압을 변조하는 단계와;
    (d) 상기 디스플레이의 각 로우에 대해 상기 단계들 (a)∼(c)를 반복하는 단계를 포함하고,
    상기 칼럼 입력들 각각과 로우 입력 사이의 상기 차분 전압은,
    상기 비디오 신호의 종료 후 제1의 미리 결정된 시간에 상기 로우 입력상의 전압을 비교적 높은 전압으로 구동하는 단계와;
    상기 비디오 신호 기간의 종료 후에 상기 칼럼상의 전압을 비교적 낮은 전압으로 유지하여 상기 제1의 미리 결정된 시간 후에 디스플레이 영역을 인에이블하고, 다음으로, 상기 비디오 신호의 종료 후 제2의 미리 결정된 시간에 상기 칼럼상의 전압을 비교적 높은 전압으로 구동하여 상기 디스플레이 영역을 디스에이블하고, 상기 제1의 미리 결정된 시간과 상기 제2의 미리 결정된 시간 사이의 기간의 지속 기간은 상기 펄스폭의 지속 기간의 함수인, 상기 유지 단계와;
    후속 비디오 신호 동안 상기 칼럼 입력 및 로우 입력상의 전압들이 각기 비교적 낮은 전압들로 복귀하도록 허용하는 단계로서, 상기 칼럼 입력과 상기 로우 입력 사이의 상기 차분 전압은 상기 비디오 신호 동안 디스플레이 영역의 인에이블링을 실질적으로 방지하도록 충분히 작은, 상기 허용 단계에 의해 변조되는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법.
  10. 제 8 항에 있어서,
    상기 비디오 신호 샘플링 단계는 교호 로우들 내의 디스플레이 영역들의 각 위치들에 대응하는 복수의 샘플들을 얻도록 교호 비디오 신호들을 샘플링하는 단계를 더 포함하고, 상기 칼럼 입력들 각각과 로우 입력 사이의 차분 전압을 변조하는 상기 단계는 후속 비디오 신호를 넘어 연장되는 기간 동안 교호 칼럼들에 대해 상기 차분 전압을 변조하는 단계를 포함하는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법.
  11. 제 9 항에 있어서,
    상기 비디오 신호는 상기 비디오 신호를 뒤따르는 수평 귀선 신호를 갖는 NTSC 신호의 일부이고, 상기 차분 전압은 상기 NTSC 신호의 상기 수평 귀선 신호동안 변조되는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법.
  12. 제 9 항에 있어서,
    상기 비디오 신호 샘플링 단계는 교호 로우들 내의 디스플레이 영역들의 각 위치들에 대응하는 복수의 샘플들을 얻도록 교호 비디오 신호들을 샘플링하는 단계를 더 포함하고, 상기 칼럼 입력들 각각과 로우 입력 사이의 차분 전압을 변조하는 상기 단계는 후속 비디오 신호를 넘어 연장되는 기간 동안 교호 칼럼들에 대해 상기 차분 전압을 변조하는 단계를 포함하는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법.
  13. 제 9 항에 있어서,
    상기 비디오 신호는 상기 비디오 신호를 뒤따르는 수평 귀선 신호를 갖는NTSC 신호의 일부이고, 상기 차분 전압은 상기 NTSC 신호의 상기 수평 귀선 신호동안 변조되는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 방법.
  14. 제 1항, 제 4 항, 제 5 항 또는 제 6 항 중 어느 한 항에 있어서,
    상기 로우 및 칼럼 구동기들은 상기 로우 입력의 전압 및 상기 칼럼 입력의 전압간의 차가 문턱 전압과 적어도 동일하도록 제1의 비교적 낮은 전압에 상기 칼럼 입력을 접속함으로써 인에이블되고, 상기 로우 입력의 전압 및 상기 칼럼 입력의 전압간의 차가 상기 문턱 전압보다 더 작도록 제2의 비교적 낮은 전압에 상기 로우 입력을 접속함으로써 디스에이블되는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템.
  15. 제 1 항, 제 4 항, 제 5 항 또는 제 6 항 중 어느 한 항에 있어서,
    상기 로우 및 칼럼 구동기들은 상기 로우 입력의 전압 및 상기 칼럼 입력의 전압간의 차가 문턱 전압과 적어도 동일하도록 제1의 비교적 높은 전압에 상기 로우 입력을 접속함으로써 인에이블되고, 상기 로우 입력의 전압 및 상기 칼럼 입력의 전압간의 차가 상기 문턱 전압보다 더 작도록 제2의 비교적 높은 전압에 상기 칼럼 입력을 접속함으로써 디스에이블되는, 매트릭스 디스플레이에 대해 그레이 스케일 변조를 제공하는 시스템.
KR1019960044040A 1995-10-05 1996-10-05 매트릭스디스플레이의그레이스케일변조방법및장치 KR100462084B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US539,670 1995-10-05
US08/539,670 US5767823A (en) 1995-10-05 1995-10-05 Method and apparatus for gray scale modulation of a matrix display

Publications (2)

Publication Number Publication Date
KR970022946A KR970022946A (ko) 1997-05-30
KR100462084B1 true KR100462084B1 (ko) 2005-04-19

Family

ID=24152174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044040A KR100462084B1 (ko) 1995-10-05 1996-10-05 매트릭스디스플레이의그레이스케일변조방법및장치

Country Status (5)

Country Link
US (1) US5767823A (ko)
JP (1) JP3901768B2 (ko)
KR (1) KR100462084B1 (ko)
FR (1) FR2739712B1 (ko)
TW (1) TW305984B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025819A (en) * 1997-10-03 2000-02-15 Motorola, Inc. Method for providing a gray scale in a field emission display
JP3073486B2 (ja) * 1998-02-16 2000-08-07 キヤノン株式会社 画像形成装置及び電子線装置及び変調回路及び画像形成装置の駆動方法
US6169529B1 (en) * 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display
JP3252897B2 (ja) * 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
JP4714953B2 (ja) * 1999-01-13 2011-07-06 ソニー株式会社 平面型表示装置
US6191534B1 (en) * 1999-07-21 2001-02-20 Infineon Technologies North America Corp. Low current drive of light emitting devices
JP2001188507A (ja) * 1999-12-28 2001-07-10 Futaba Corp 蛍光発光型表示器及び蛍光発光型表示装置
US6882330B2 (en) * 2001-03-26 2005-04-19 Lg Electronics Inc. Field emission displaying device and driving method thereof
KR100486501B1 (ko) * 2002-10-16 2005-04-29 엘지전자 주식회사 전계방출 디스플레이의 고전압 인가 장치 및 방법
JP4483905B2 (ja) 2007-08-03 2010-06-16 ソニー株式会社 表示装置および配線引き回し方法
JP2009037165A (ja) 2007-08-03 2009-02-19 Sony Corp 表示装置および表示方法
US9262010B2 (en) * 2012-09-05 2016-02-16 Synaptics Incorporated Systems and methods for reducing effects of interference in input devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554539A (en) * 1982-11-08 1985-11-19 Rockwell International Corporation Driver circuit for an electroluminescent matrix-addressed display
JPH01114175A (ja) * 1987-10-27 1989-05-02 Citizen Watch Co Ltd 液晶表示装置
US5103145A (en) * 1990-09-05 1992-04-07 Raytheon Company Luminance control for cathode-ray tube having field emission cathode
US5103144A (en) * 1990-10-01 1992-04-07 Raytheon Company Brightness control for flat panel display
JPH07134282A (ja) * 1993-11-12 1995-05-23 Sharp Corp 液晶駆動装置
EP0660367A1 (en) * 1993-12-22 1995-06-28 Canon Kabushiki Kaisha Image-forming apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2224954A1 (ko) * 1973-04-03 1974-10-31 Thomson Brandt
US4427978A (en) * 1981-08-31 1984-01-24 Marshall Williams Multiplexed liquid crystal display having a gray scale image
US4771278A (en) * 1986-07-28 1988-09-13 Charles Pooley Modular large-size forming lamp matrix system
FR2633764B1 (fr) * 1988-06-29 1991-02-15 Commissariat Energie Atomique Procede et dispositif de commande d'un ecran matriciel affichant des niveaux de gris
US5036317A (en) * 1988-08-22 1991-07-30 Tektronix, Inc. Flat panel apparatus for addressing optical data storage locations
JPH05273522A (ja) * 1992-01-08 1993-10-22 Matsushita Electric Ind Co Ltd 表示デバイスおよびそれを用いた表示装置
DE4427673B4 (de) * 1993-08-05 2007-07-19 Micron Technology, Inc. (N.D.Ges.D. Staates Delaware) Feldemissionsanzeige
US5485293A (en) * 1993-09-29 1996-01-16 Honeywell Inc. Liquid crystal display including color triads with split pixels
US5625373A (en) * 1994-07-14 1997-04-29 Honeywell Inc. Flat panel convergence circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554539A (en) * 1982-11-08 1985-11-19 Rockwell International Corporation Driver circuit for an electroluminescent matrix-addressed display
JPH01114175A (ja) * 1987-10-27 1989-05-02 Citizen Watch Co Ltd 液晶表示装置
US5103145A (en) * 1990-09-05 1992-04-07 Raytheon Company Luminance control for cathode-ray tube having field emission cathode
US5103144A (en) * 1990-10-01 1992-04-07 Raytheon Company Brightness control for flat panel display
JPH07134282A (ja) * 1993-11-12 1995-05-23 Sharp Corp 液晶駆動装置
EP0660367A1 (en) * 1993-12-22 1995-06-28 Canon Kabushiki Kaisha Image-forming apparatus

Also Published As

Publication number Publication date
JP3901768B2 (ja) 2007-04-04
TW305984B (ko) 1997-05-21
KR970022946A (ko) 1997-05-30
US5767823A (en) 1998-06-16
FR2739712B1 (fr) 1998-08-14
FR2739712A1 (fr) 1997-04-11
JPH09274451A (ja) 1997-10-21

Similar Documents

Publication Publication Date Title
US6215466B1 (en) Method of driving an electro-optical device
US6753834B2 (en) Display device and driving method thereof
KR100462084B1 (ko) 매트릭스디스플레이의그레이스케일변조방법및장치
KR100386128B1 (ko) 액정디스플레이 및 그 구동방법
KR101025525B1 (ko) 픽셀 행과 열 구동기 사이의 거리에 따라 신호 감쇠를보상하기 위해 행 스캐닝 시간을 변경시키는 디바이스와방법
US6147665A (en) Column driver output amplifier with low quiescent power consumption for field emission display devices
US6166490A (en) Field emission display of uniform brightness independent of column trace-induced signal deterioration
US5956004A (en) Controlling pixel brightness in a field emission display using circuits for sampling and discharging
US6448949B1 (en) System and method for improving emitter life in flat panel field emission displays
WO2000072297A9 (en) An electronic system associated with display systems
US20030058196A1 (en) Method for reducing power consumption in field emission display devices by efficiently controlling column driver output voltage
US6369783B1 (en) Cell Driving apparatus of a field emission display
US6496173B1 (en) RLCD transconductance sample and hold column buffer
US6118417A (en) Field emission display with binary address line supplying emission current
US6538647B1 (en) Low-power LCD data driver for stepwisely charging
US6778159B1 (en) Active matrix display and a method of driving the same
US20050083273A1 (en) Circuit for driving light emitting device and matrix-type display panel employing the same
US6359604B1 (en) Matrix addressable display having pulse number modulation
KR100250425B1 (ko) 전계 방출 표시기의 멀티 게이트 구동장치
JP4453136B2 (ja) マトリクス型画像表示装置
KR100848954B1 (ko) 일렉트로 루미네센스 패널의 구동 장치 및 방법
JPH06186925A (ja) 表示装置の駆動回路
KR100325874B1 (ko) 박막트랜지스터 표시장치의 구동방법
JP4838431B2 (ja) 画像表示装置
JPH05210358A (ja) 液晶駆動装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee