KR100459770B1 - 실리카 미립자가 증착된 웨이퍼의 고밀화 방법 - Google Patents

실리카 미립자가 증착된 웨이퍼의 고밀화 방법 Download PDF

Info

Publication number
KR100459770B1
KR100459770B1 KR10-2002-0005174A KR20020005174A KR100459770B1 KR 100459770 B1 KR100459770 B1 KR 100459770B1 KR 20020005174 A KR20020005174 A KR 20020005174A KR 100459770 B1 KR100459770 B1 KR 100459770B1
Authority
KR
South Korea
Prior art keywords
wafer
temperature
tray
fine particles
deposited
Prior art date
Application number
KR10-2002-0005174A
Other languages
English (en)
Other versions
KR20030065031A (ko
Inventor
서용곤
임영민
김용탁
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR10-2002-0005174A priority Critical patent/KR100459770B1/ko
Publication of KR20030065031A publication Critical patent/KR20030065031A/ko
Application granted granted Critical
Publication of KR100459770B1 publication Critical patent/KR100459770B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 관한 것으로, 하부클래드층과, 상기 하부클래드층의 상부에 형성된 코어층과 상기 코어층위에 형성된 상부클래드층으로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 있어서, 웨이퍼상부에 증착된 증착면이 트레이의 안착부에 접촉되도록 상기 웨이퍼를 트레이에 삽입하여 고밀화 공정을 수행하는 것으로 구성된다.
따라서, 본 발명은 실리카 미립자의 고밀화 공정에서 발생되는 입자의 오염, 버블의 형성, 응력 발생 및 결정화를 최소화시킬 수 있는 효과가 있다.

Description

실리카 미립자가 증착된 웨이퍼의 고밀화 방법{Method for consolidating silica fine particles deposited on a wafer}
본 발명은 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 관한 것으로, 보다 상세하게는 증착된 실리카 미립자들이 하부를 향하도록 트레이에 삽입하고, 온도 상승 및 하강을 수행하는 고밀화 공정에서 발생되는 입자의 오염, 버블의 형성, 응력 발생 및 결정화를 최소화시킬 수 있는 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 관한 것이다.
일반적으로 광통신, 광센서 및 광 신호처리에 광도파로 소자가 사용되고 있다. 이러한 광도파로 소자는 화염가수분해증착법(FHD:Flame Hydrolysis Deposition), 졸겔(Sol-Gel)법, 화학기상증착법(CVD:Chemical Vapor Deposition), 스퍼터 증착법과 분말 공정법 등으로 제조된다.
상기 화염가수분해증착법은 다른 제조 방법보다 광섬유와 유사한 기저물질를 사용하므로 광 투과 손실이 작은 박막을 얻을 수 있으며, 증착 속도가 빠르고, 2-200㎛의 박막 제작이 다양한 광소자의 대량 생산이 용이하다.
또한, 박막의 두께 조절 및 굴절률의 제어 범위가 크고, 광섬유와 거의 동일한 코아 크기로 도파로를 만들 수 있으므로 광섬유와의 접속 손실이 작다.
이러한, 화염가수분해증착법으로 광도파로 소자를 제조하는 방법이 도 1에 제시되어 있다. 도 1a에서 실리콘 웨이퍼(10)의 상부에 실리콘 산화막인 하부클래드층(11)을 형성하고, 이 하부클래드층(11)의 상부에서 H2와 O2의 상호작용으로 만들어지는 토치(1)의 1400-1850℃의 화염 영역에서 SiCl4, BCl3, POCl3, GeCl4의 기저 물질이 열분해와 H2O의 가수분해 반응으로 SiO2, B2O3, P2O5 ,GeO2 미립자와 반응부산물로 HCl이 발생한다.
도 1b에서 토치(1)에 의해 형성된 SiO2등의 다공질 실리카 미립자는 웨이퍼(10) 상부에서 증착된 후, 전기로에서 고온으로 열처리하는 고밀화 공정(Consolidation)을 거쳐 투명한 실리카막으로 이루어진 코아층(12)이 형성한다.
한편, 고온으로 미립자들을 열처리하는 것을 고밀화(Consolidation) 공정이라고 하는데, 이 고밀화 공정은 화염가수분해법에 의해 형성된 다공질 실리카 입자를 적합한 분위기하의 고온에서 열처리함으로서, 실리카 입자간에 존재하는 기공(Pore)과 같은 결함을 제거하여 광신호의 전파시 산란이나 흡수등에 의한 손실이 없는 치밀한 막을 형성할 수 있다.
따라서, 고밀화 공정은 평면형 도파로 및 도파로형 수동광소자 제작의 기본이 되는 공정으로서 제작되는 소자의 특성에 중요한 영향을 준다.
도 1c에서와 같이, 코아층(12)의 상부에 제 1 마스크층(13)을 형성하고, 그 제 1 마스크층(13)의 상부에 포토레지스트층(14)을 도포하며, 코아가 형성될 영역이 패터닝된 제 2 마스크층(15)을 상기 포토레지스트층(14)의 상부에 형성한 다음, 사진현상법(Photo-Lithography)에 의하여 노광을 한다. 그런 다음, 통상적인 식각공정을 수행하면, 도 1d에 제시된 바와 같은, 코아(16)가 형성된다.
도 1e에서는 상기 코아(16)의 상부에 실리카 미립자로 이루어진 상부클래드층(17)을 형성한 다음, 고밀화 공정을 하여 최종적인 광도파로 소자를 완성한다.
도 2는 종래의 광도파로 소자가 제조된 웨이퍼들이 트레이에 적재되어 전기로에서 고밀화 공정이 수행되는 상태를 도시한 도면으로서, 실리카 미립자(41)가 증착된 웨이퍼(40)가 트레이(Tray)(30)의 안치부(23)들에 삽입된 후, 발열체(21)가 있는 전기로(20)에서 고밀화 공정이 수행된다.
이 때, 상기 실리카 미립자(41)는 웨이퍼(40)의 상부에 위치되어, 트레이(30)의 안치부(23)에 삽입되므로, 복수의 웨이퍼들이 트레이의 안치부에 수직적으로 삽입되어 전기로(20)로 이동되거나, 전기로에서 고밀화 공정이 수행하게 된다.
따라서, 최상 웨이퍼를 제외한 그의 하부에 위치된 웨이퍼들의 실리카 미립자는 웨이퍼 하부면에 붙어 있는 입자(Particle)로 인하여 오염이 발생된다.
이와 더불어, 실리콘과 실리콘 산화막의 열팽창계수가 달라, 웨이퍼와 하부클래드 혹은 코어와 상부클래드에 응력이 발생되어, 복굴절과 균열을 일으켜 광 손실을 일으키는 문제점이 발생하였다.
도 3은 종래의 고밀화 공정이 수행되는 온도 분포도로서, 최초, 실리카 미립자(41)가 증착된 웨이퍼(40)들이 삽입되어 있는 트레이(30)가 전기로(20)에 안착되면, 서서히 온도를 높히면서 700~900℃ 범위내의 일정한 온도에서, 일정시간 수분제거과정을 수행한다.
그런 후에, 온도를 상승시켜, 1100~1350℃ 범위내의 일정한 온도에서, 일정시간 고밀화과정을 수행하면, SiO2미립자들은 상호 엮어져 투명한 실리카막으로 변한다.
그런 다음, 온도를 하강시켜, 1000~1100℃ 범위내의 일정한 온도로 열처리과정을 수행하고, 그 후, 온도를 점차 하강시킨다.
이러한 종래의 고밀화 과정은 실리카 미립자들을 안정화시켜 버블(Bubble)이나 결정화가 생기지 않도록 하는 공정조건을 제어하는 것이 어려웠었다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 상기 웨이퍼 상부에 증착된 증착면이 하부를 향하도록 트레이에 삽입하고, 급격한 온도 상승 및 하강을 수행하여 고밀화 공정에서 발생되는 입자의 오염, 버블의 형성, 응력 발생 및 결정화를 최소화시킬 수 있는 실리카 미립자가 증착된 웨이퍼의고밀화 방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 하부클래드층과, 상기 하부클래드층의 상부에 형성된 코어층과, 상기 코어층위에 형성된 상부클래드층으로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 있어서,
상기 웨이퍼 상부에 증착된 증착면이 트레이의 안착부에 접촉되도록 상기 웨이퍼를 트레이에 삽입하여 고밀화 공정을 수행하는 것으로 구성된 실리카 미립자가 증착된 웨이퍼의 고밀화 방법이 제공된다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 하부클래드층과, 상기 하부클래드층의 상부에 형성된 코어층과, 상기 코어층위에 형성된 상부클래드층으로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 있어서,
지지판의 상면에 적어도 한 쌍 이상의 가이드부들이 형성되어 있는 트레이를 준비하는 단계와;
상기 한 쌍의 가이드부들 사이에 상기 웨이퍼가 수직적으로 세워지도록 삽입하여 트레이에 웨이퍼를 적재하는 단계와;
상기 웨이퍼가 적재된 트레이를 상부와 하부에 발열체를 구비한 수평형 전기로에서 고밀화공정을 수행하는 단계로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법이 제공된다.
도 1a 내지 1e는 일반적인 화염가수분해증착법으로 광도파로 소자를 제조하는 공정 순서도이다.
도 2는 종래의 광도파로 소자가 제조된 웨이퍼들이 트레이에 적재되어 전기로에서 고밀화 공정이 수행되는 상태를 도시한 도면이다.
도 3은 종래의 고밀화 공정이 수행되는 온도 분포도이다.
도 4는 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 수직 전기로에서 고밀화공정이 수행되는 상태를 도시한 단면도이다.
도 5는 본 발명에 따라 고밀화 공정이 수행되는 온도 분포도이다.
도 6은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 하부로 기울어진 트레이의 안착부에 삽입되어 있는 상태를 도시한 단면도이다.
도 7은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼를 기울어지게 트레이에 삽입시켜 수직 전기로에서 고밀화공정이 수행되는 상태를 도시한 단면도이다.
도 8은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 수평적으로 상호 이격되어 배열된 한 쌍의 가이드부에 삽입하여 수직으로 세워 수평형 전기로에서 고밀화 공정을 수행하고 있는 상태를 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
20 : 수직 전기로 23a,23b : 안치부
30 : 트레이 40 : 웨이퍼
41 : 실리카 미립자 51a,51b : 가이드부
70 : 수평형 전기로 71,72 : 상부, 하부 가열체
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 4는 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 수직 전기로에서 고밀화공정이 수행되는 상태를 도시한 단면도로서, 먼저, 본 발명에서는 실리카 미립자(41)가 증착된 웨이퍼(40)들을 각각 통상적인 트레이(30)를 이용하고, 동일평면상으로 그 트레이(30)에 형성된 한 쌍의 안치부(23a,23b)에 삽입될 때, 실리카 미립자(41)는 안치부(23a,23b)에 접촉되어 트레이(30)에 삽입된다.
따라서, 웨이퍼(40)의 저면이 상부를 향하도록(즉, 실리카 미립자가 증착된 면이 하부를 향함.), 실리카 미립자(41)가 증착된 웨이퍼(40)들은 트레이(30)에 삽입되므로, 웨이퍼(40)의 저면에 붙어있을 입자들이 실리카 미립자(41)로 떨어지지 않게 되어 소자의 특성을 향상시킬 수 있다.
물론, 이렇게 상기 웨이퍼 상부에 증착된 증착면이 트레이에 장착시 하부를 향하고 있으면, 트레이를 전기로로 이동하는 중에 소자의 특성을 저하시키는 입자들로부터 오염되는 것을 최대한 방지할 수 있게 된다.
게다가, 고밀화 공정후에, 웨이퍼 물질인 실리콘과 실리카 미립자의 물질인 실리콘 산화막이 열팽창계수가 다름으로 인하여, 웨이퍼, 하부클래드, 코어와 상부 클래드에 발생되는 스트레스를 고밀화 공정중에 용융되고 있는 실리카 미립자들이 중력의 영향을 받도록 함으므로서, 저하시킬 수 있게 된다.
도 5는 본 발명에 따라 고밀화 공정이 수행되는 온도 분포도로서, 실리카 미립자가 증착된 웨이퍼들이 삽입되어 있는 트레이가 전기로에 투입되면, 서서히 온도를 높히면서 700~900℃ 범위내의 일정한 온도에서, 일정시간 수분제거과정을 수행한다.
그 후에, 최고 1000~1200℃ 범위내로 온도를 급격히 상승시켜, 스냅(Snap)온도 상승과정을 수행하고, 상기 스냅 온도 상승과정에서 원하는 최고 온도에 도달하면, 최저 600~900℃ 범위내로 온도를 급격히 하강시켜, 스냅 온도 하강과정을 수행한다.
이 스냅 온도 상승 및 하강과정은 적어도 2회 이상 수행하는 것이 바람직하며, 종래의 고밀화 과정이 특정한 온도에서 장시간 유지되어 존재하는 버블(Bubble)이나, 결정화 및 응력을 최소화시킬 수 있게된다.
상기 스냅 온도 하강과정에서 원하는 최저 온도에 도달되면, 다시 온도를 1100~1350℃ 범위내로 상승시킨 후, 일정한 온도에서 일정시간 고밀화과정을 수행하면, SiO2미립자들은 상호 엮어져 투명한 실리카막으로 변한다.
그런 다음, 온도를 하강시켜, 1000~1100℃ 범위내의 일정한 온도로 열처리과정을 수행하고, 그 후, 온도를 점차 하강시킴으로서, 고밀화 공정은 완료된다.
도 6은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 하부로 기울어진 트레이의 안착부에 삽입되어 있는 상태를 도시한 단면도로서, 실리카 미립자(41)가 증착된 웨이퍼(40)들이 삽입되어 지지될 수 있는 트레이(30)의 안치부(23a,23b)가 하부로 기울어져 있다.
이 때, 하부로 기울어진 한 쌍의 안치부(23a,23b)에는 실리카 미립자(41)가 하부로 향하도록, 웨이퍼(40)가 삽입되어 있다.
이렇게 트레이의 안치부가 하부로 기울어져 있으면, 실리카 미립자들의 손상이 최대한 작게 받는다.
도 7은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼를 기울어지게 트레이에 삽입시켜 수직 전기로에서 고밀화공정이 수행되는 상태를 도시한 단면도로서, 먼저, 내부의 일측과 타측에 동일한 개수의 안치부들을 형성되고, 타측의 안치부(23b)를 일측의 안치부(23a)보다 높게 형성된 트레이(30)에 실리카 미립자가 증착된 웨이퍼를 삽입시켜, 웨이퍼가 기울어지도록 하여 고밀화 공정을 수행한다.
여기서도, 웨이퍼는 상부를 향하도록 하여 입자로부터의 오염, 버블과 결정화를 방지할 수 있다.
도 8은 본 발명에 따라 실리카 미립자가 증착된 웨이퍼가 수평적으로 상호 이격되어 배열된 한 쌍의 가이드부에 삽입하여 수직으로 세워 수평형 전기로에서 고밀화 공정을 수행하고 있는 상태를 도시한 단면도로서, 실리카 미립자가 증착된 웨이퍼를 적재할 수 있는 트레이는 지지판(50)의 상면에 적어도 한 쌍 이상의 가이드부들(51a,51b)이 형성되어 있는 구성으로 되어 있다.
상기 한 쌍의 가이드부들(51a,51b) 사이에 실리카 미립자(41)가 증착된 웨이퍼(40)를 삽입시켜, 웨이퍼들을 상기 지지판(50)으로부터 수직적으로 세워진다.
이렇게 적재된 트레이를 상부와 하부 가열체(71,72)가 마련된 수평형 전기로(70)에 투입시켜, 고밀화 공정을 수행하여도, 입자로부터의 오염, 버블과 결정화를 방지할 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 광도파로 소자의 고밀화 공정에서 발생되는 입자의 오염, 버블의 형성, 응력 발생 및 결정화를 최소화시킬 수 있는 우수한 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (7)

  1. 하부클래드층과, 상기 하부클래드층의 상부에 코어층과, 상기 코어층위에 형성된 상부클래드층으로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 있어서,
    상기 웨이퍼 상부에 증착된 증착면이 트레이의 안착부에 접촉되도록 상기 웨이퍼를 트레이에 삽입하여 고밀화 공정을 수행하는 것을 특징으로 하는 실리카 미립자가 증착된 웨이퍼의 고밀화 방법.
  2. 제 1 항에 있어서,
    상기 고밀화 공정은,
    상기 실리카 미립자가 증착된 웨이퍼들이 삽입되어 있는 트레이를 전기로에 투입시키는 제 1 단계와;
    상기 전기로의 온도를 서서히 높이면서 700~900℃ 범위내의 온도로, 수분제거과정을 수행하는 제 2 단계와;
    상기 제 2 단계후에, 급격히 온도를 상승시키는 스냅 온도 상승과정과, 급격히 온도를 하강시키는 스냅 온도 하강과정을 수행하는 제 3 단계와;
    상기 제 3 단계후에, 온도를 1100~1350℃ 범위내로 상승시킨 후, 고밀화과정을 수행하는 제 4 단계와;
    상기 제 4 단계후에, 온도를 하강시켜, 1000~1100℃ 범위내의 온도로 열처리과정을 수행하는 제 5 단계와;
    상기 제 5 단계후에, 온도를 점차 하강시키는 제 6 단계로 이루어진 것을 특징으로 하는 실리카 미립자가 증착된 웨이퍼의 고밀화 방법.
  3. 제 1 항에 있어서,
    상기 제 3 단계는 최고 1000~1200℃ 범위내로 온도를 급격히 상승시켜, 스냅(Snap)온도 상승과정을 수행하고, 상기 스냅 온도 상승과정에서 원하는 최고 온도에 도달하면, 최저 600~900℃ 범위내로 온도를 급격히 하강시켜, 스냅 온도 하강과정을 수행하는 것을 특징으로 하는 실리카 미립자가 증착된 웨이퍼의 고밀화 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 3 단계는,
    상기 제 2 단계와 제 4 단계사이에서 적어도 2회 이상 수행하는 것을 특징으로 하는 실리카 미립자가 증착된 웨이퍼의 고밀화 방법.
  5. 제 1 항에 있어서,
    상기 트레이의 안착부는, 하부로 기울어져 있는 것을 특징으로 하는 실리카 미립자가 증착된 웨이퍼의 고밀화 방법.
  6. 제 1 항에 있어서,
    상기 트레이는,
    내부의 일측과 타측에 동일한 개수의 안치부들이 형성되고, 타측의 안치부를 일측의 안치부보다 높게 형성되어 있으며;
    상기 일측과 타측의 안치부에 광도파로 소자면이 접촉되면서, 상기 웨이퍼가 트레이에 기울어져 삽입되어 있는 것을 특징으로 하는 실리카 미립자가 증착된 웨이퍼의 고밀화 방법.
  7. 하부클래드층과, 상기 하부클래드층의 상부에 형성된 상부클래드층과, 상기 하부클래드층과 상부클래드층의 사이에 형성된 코아로 이루어진 실리카 미립자가 증착된 웨이퍼의 고밀화 방법에 있어서,
    지지판의 상면에 적어도 한 쌍 이상의 가이드부들이 형성되어 있는 트레이를 준비하는 단계와;
    상기 한 쌍의 가이드부들 사이에 상기 웨이퍼가 수직적으로 세워지도록 삽입하여 트레이에 웨이퍼를 적재하는 단계와;
    상기 웨이퍼가 적재된 트레이를 상부와 하부에 발열체를 구비한 수평형 전기로에서 고밀화공정을 수행하는 단계를 포함하는 것을 특징으로 하는 실리카 미립자가 증착된 웨이퍼의 고밀화 방법.
KR10-2002-0005174A 2002-01-29 2002-01-29 실리카 미립자가 증착된 웨이퍼의 고밀화 방법 KR100459770B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0005174A KR100459770B1 (ko) 2002-01-29 2002-01-29 실리카 미립자가 증착된 웨이퍼의 고밀화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0005174A KR100459770B1 (ko) 2002-01-29 2002-01-29 실리카 미립자가 증착된 웨이퍼의 고밀화 방법

Publications (2)

Publication Number Publication Date
KR20030065031A KR20030065031A (ko) 2003-08-06
KR100459770B1 true KR100459770B1 (ko) 2004-12-04

Family

ID=32219787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0005174A KR100459770B1 (ko) 2002-01-29 2002-01-29 실리카 미립자가 증착된 웨이퍼의 고밀화 방법

Country Status (1)

Country Link
KR (1) KR100459770B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05210019A (ja) * 1992-01-30 1993-08-20 Sumitomo Electric Ind Ltd 導波路の作成方法
JPH09113744A (ja) * 1995-10-16 1997-05-02 Hitachi Cable Ltd 導波路及びその製造方法
KR970702031A (ko) * 1994-04-22 1997-05-13 죄르겐 율-크리스텐젠 하이드록시프로필메틸셀룰로즈 함유 피복물을 포함하는 래나이티딘 정제 및 상기 피복물을 제조하는 방법(a ranitidine tablet having a hydroxypropylmethylcellulose containing coating and a method for producing said coating)
KR970048650A (ko) * 1995-12-13 1997-07-29 양승택 실리카 미립자의 저온 고밀화 공정 및 그 장치
JPH11237516A (ja) * 1998-02-20 1999-08-31 Hitachi Cable Ltd 石英系ガラス導波路およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05210019A (ja) * 1992-01-30 1993-08-20 Sumitomo Electric Ind Ltd 導波路の作成方法
KR970702031A (ko) * 1994-04-22 1997-05-13 죄르겐 율-크리스텐젠 하이드록시프로필메틸셀룰로즈 함유 피복물을 포함하는 래나이티딘 정제 및 상기 피복물을 제조하는 방법(a ranitidine tablet having a hydroxypropylmethylcellulose containing coating and a method for producing said coating)
JPH09113744A (ja) * 1995-10-16 1997-05-02 Hitachi Cable Ltd 導波路及びその製造方法
KR970048650A (ko) * 1995-12-13 1997-07-29 양승택 실리카 미립자의 저온 고밀화 공정 및 그 장치
JPH11237516A (ja) * 1998-02-20 1999-08-31 Hitachi Cable Ltd 石英系ガラス導波路およびその製造方法

Also Published As

Publication number Publication date
KR20030065031A (ko) 2003-08-06

Similar Documents

Publication Publication Date Title
KR0180921B1 (ko) 광도파로 및 그제조방법
JP3551895B2 (ja) 石英系光導波路及びその製造方法
CA2202216A1 (en) Treatment of glass substrates to compensate for warpage and distortion
KR20060044793A (ko) 광도파로 디바이스 및 그 제조 방법
KR100459770B1 (ko) 실리카 미립자가 증착된 웨이퍼의 고밀화 방법
JP3283922B2 (ja) プレーナ光導波路の作製方法及び得られたデバイス
JPH05215929A (ja) ガラス導波路の製造方法
JP2000147293A (ja) 基板型光導波路およびその製造方法
EP1209493A1 (en) An optical waveguide and a method for producing it
KR20020089871A (ko) 광도파로 소자 및 그의 제조방법
WO2020129664A1 (ja) 光導波路とその製造方法
JP3293411B2 (ja) 石英系ガラス導波路素子の製造方法
JPH05181031A (ja) 光導波路及びその製造方法
JP2001074959A (ja) 埋め込み型光導波路及びその製造方法
KR100443591B1 (ko) 평판형 광도파로의 제조방법
JP2001215352A (ja) 三次元コア導波路を有する石英系ガラス導波路の製造方法
JP2603652B2 (ja) 光導波路製造方法
US20220236481A1 (en) Optical Waveguide and Manufacturing Method Thereof
JPH08136754A (ja) 光導波路の作製方法
JPH08106022A (ja) 光導波路の製造方法
JPH07318739A (ja) 石英系光導波路とその製造方法
JPH08254625A (ja) 光導波路用薄膜の製造方法
JP2000028836A (ja) 光導波路及びその製造方法
JPH0875940A (ja) 光導波路の作製方法
JPH05221669A (ja) 基板保持具及びそれを用いた焼結方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee