KR100459032B1

KR100459032B1 - 에이티엠 교환기에서 유토피아 정합 장치

Info

Publication number: KR100459032B1
Application number: KR10-2001-0075650A
Authority: KR
Inventors: 김형락
Original assignee: 엘지전자 주식회사
Priority date: 2001-12-01
Filing date: 2001-12-01
Publication date: 2004-12-03
Also published as: KR20030045240A

Abstract

본 발명은 ATM 교환기에서 UTOPIA 인터페이스 루프백 모드(Interface Loop-back Mode)를 지원하면서 트래픽(Traffic)의 충돌을 방지하도록 한 UTOPIA 정합 장치에 관한 것으로, 외부 루프백 모드 시에 UTOPIA 제어 신호를 이용해 ATM 계층 디바이스로부터 수신되는 셀을 차단함과 동시에 아이들 셀을 생성시켜 해당 ATM 계층 디바이스로 송신하며, PHY 단으로부터 수신되는 데이터를 확인하여 루프백시켜 해당 PHY 단으로 전송하는 트래픽 충돌 방지 블록을 포함하여 이루어진 것을 특징으로 함으로써, 루프백 모드를 데이터 손실 없이 지원하도록 하며, ATM 계층 디바이스의 트래픽 증가나 손실을 제거하여 매 셀마다 루프백되기 이전에 당시의 유효 데이터를 그대로 가지고 정상 모드 데이터 처리를 계속 수행하도록 하며, 이에 UTOPIA 인터페이스 상에서의 대역폭도 문제없이 루프백 모드를 지원할 수 있다.

Description

에이티엠 교환기에서 유토피아 정합 장치 {UTOPIA Interfacing Apparatus of the ATM Exchanging System}

본 발명은 ATM 교환기에서 UTOPIA 정합 장치에 관한 것으로, 특히 ATM 교환기에서 UTOPIA 인터페이스 루프백 모드(Interface Loop-back Mode)를 지원하면서 트래픽의 충돌을 방지하도록 한 UTOPIA 정합 장치에 관한 것이다.

일반적으로, ATM 프로토콜(Protocol)에서 PHY, ATM 계층 및 AAL(ATM Adaptation Layer)으로 구성되는 부분을 하위 계층이라고 부르는데, ATM 고유의 기능과 특징은 해당 하위 계층에서 실현된다.

상기 PHY는 ATM 셀을 운반하기 위한 전송 자원을 제공하는 기능을 가지며, PM(Physical Medium Sublayer)과 TC(Transmission Convergence Sublayer)로 구성된다.

여기서, 해당 PM은 광섬유 또는 금속 전송로의 물리 매체 상에 비트 전송 기능을 제공하며, 해당 물리 매체에 적합한 신호 파형의 생성 및 수신, 비트 타이밍 정보의 삽입 또는 추출, 전송 부호화, 전기/광 변환 등의 기능을 가지며, 해당 TC와의 경계에서 타이밍 정보를 포함한 비트를 송수신하는 기능을 수행한다.

해당 TC는 전송 프레임 생성 및 삭제를 수행하는데, 전송 프레임의 페이로드(Payload)에 ATM 셀을 맵핑하는 기능을 수행하며, 송신측에서 셀 내에 셀 동기 패턴을 삽입함과 동시에 BSI(Bit Sequence Integrity)를 확보하기 위해 셀을 스크램블(Scramble)하여 전송하며, 수신측에서 셀 경계를 식별하고 해당 스크램블된 셀을 디스크램블하여 원래의 셀 모양으로 만들어 준다. 또한, 해당 셀 매핑 시에 유효 정보를 실은 셀의 속도를 전송 페이로드 용량에 정합시키기 위해 아이들 셀(Idle Cell)을 삽입하거나 추출하며, 헤더의 에러를 제어하기 위해 송신측에 HEC(Header Error Control) 알고리즘을 삽입하고 수신측에 HEC를 검사하고 에러 정정을 수행한다.

그리고, 상기 ATM 계층은 전송 방식에 의존하지 않는 ATM 통신을 실현하기 위해 ATM 계층 기능이 상기 PHY와는 완전히 독립되도록 하는데, 셀의 다중화 및 분리, 가상 채널 및 가상 경로의 경로 선택, 셀 헤더 생성 및 삭제 등의 기능을 수행한다.

여기서, 해당 셀의 다중화 및 분리 기능은 송신할 때에 여러 개의 가상 경로 및 가상 채널에서 발생된 셀들을 다중화하여 하나의 선로에 실으며, 수신할 때에 하나의 선로로부터 셀을 역다중화하여 여러 개의 가상 경로 또는 가상 채널에 분배하는 기능을 말한다.

해당 가상 채널 및 가상 경로의 경로 선택 기능은 자기 자신이 속해 있는 가상 채널 및 가상 경로를 식별하기 위해 각 셀의 헤더에 레이블을 붙이는데, 해당레이블은 VCI(Virtual Channel Identifier)와 VPI(Virtual Path Identifier)의 두 부분으로 구성되며, 각각의 가상 채널은 VPI 번호 및 VCI 번호의 조합에 의해 식별되며, 가상 채널 스위치 및 가상 경로 크로스 커넥터에서는 수신된 셀의 VPI 번호 및 VCI 번호를 호 설정 시에 설정된 룩업 테이블(Look-up Table)의 내용에 의해 출력 측의 VPI 번호 및 VCI 번호로 변환시켜 경로 선택되도록 하는 기능을 말한다.

해당 셀 헤더 생성 및 삭제 기능은 ATM 계층 종단 점에서 셀 정보 필드의 내용을 상기 AAL간에서 송수신하는데, 이때 송신측에서는 셀 헤더를 생성하고 수신측에서는 셀 헤더를 삭제하는 기능을 말한다.

그리고, 상기 AAL은 상기 ATM 계층과 상위 계층(Higher Layers)의 중간에 위치하며, 정보를 셀 구성에 적합하도록 일정 길이로 잘라서 전송하는데, 이때 동반하는 양자화 효과의 흡수, 전송 에러 또는 폭주에 의한 셀 손실 및 에러의 보상, 상기 ATM 계층의 고유 동작을 상위 계층에 대해 은폐시키는 기능 등을 말한다.

한편, 상술한 바와 같은 PHY와 ATM 계층상에서의 루프백 모드를 포함하는 UTOPIA(Universal Test & Operations PHY Interface for ATM Data Path Interface) 정합을 가지는 장치는 도 1에 도시된 바와 같이, PHY 단 외부의 데이터를 외부 입력포트(OIP)를 통해 수신받아 UTOPIA 출력포트(UOP)를 통해 ATM 계층 디바이스(Device)로 송신하며, 해당 ATM 계층 디바이스의 UTOPIA 입력 셀을 UTOPIA 입력포트(UIP)를 통해 수신받아 외부 출력포트(OOP)를 통해 PHY 단 외부로 송신해 준다.

그런데, 해당 UTOPIA 정합 장치 중에 PHY 레벨(Level)에서 특정 데이터를 루프백시키기를 요구하는 경우가 있는데, 이때 해당 루프백된 데이터와 ATM 계층 디바이스로부터 수신되는 UTOPIA 입력 셀간에 충돌이 발생하게 된다.

즉, 종래의 UTOPIA 정합 장치에서는 PHY 단 외부로부터 수신되는 외부 입력 데이터를 UTOPIA 인터페이스에 인입되기 이전에 루프백시켜 다시 PHY 단 외부로 송출하고자 할 때, 해당 루프백시켜 PHY 단 외부로 송출하는 외부 입력 데이터가 UTOPIA 입력포트(UIP)를 통해 수신되어 외부로 출력되어지는 UTOPIA 입력 셀과의 송출 타임이 일치하는 경우에, 해당 루프백된 외부 입력 데이터와 해당 UTOPIA 입력 셀이 서로 충돌하게 되어 데이터 손실이 발생하게 되며, 또는 정상적인 루프백 제어를 수행하지 못하게 되면 ATM 계층 디바이스의 트래픽이 예상치를 미치지 못하게 되는 문제점이 발생하게 된다.

전술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명은 ATM 교환기에서 UTOPIA 인터페이스 루프백 모드를 지원하면서 트래픽의 충돌을 방지하도록 한 UTOPIA 정합 장치를 제공하는데, 그 목적이 있다.

또한, 본 발명은 ATM 교환기에서 UTOPIA 인터페이스로 인입되기 전에 특정 데이터를 루프백시키고자 할 때에 루프백되어 출력되는 데이터와 ATM 계층으로부터 입력되는 데이터간의 충돌을 방지시켜 줌으로써, 루프백 모드를 데이터 손실 없이 지원하도록 하며, ATM 계층 디바이스의 트래픽 증가나 손실을 제거하여 매 셀마다 루프백되기 이전에 당시의 유효 데이터를 그대로 가지고 정상 모드 데이터 처리를계속 수행하도록 하며, 이에 UTOPIA 인터페이스 상에서의 대역폭(Bandwidth)도 문제없이 루프백 모드를 지원할 수 있도록 하는데, 그 목적이 있다.

도 1은 일반적인 PHY(Physical Layer)와 ATM(Asynchronous Transfer Mode) 계층상에서의 루프백 모드(Loop-back Mode)를 포함하는 UTOPIA(Universal Test & Operations PHY Interface for ATM Data Path Interface) 정합을 가지는 장치를 예로 간략하게 나타낸 도면.

도 2는 본 발명의 실시 예에 따른 ATM 교환기에서 UTOPIA 정합 장치를 나타낸 구성 블록도.

도 3은 도 2에 있어 트래픽(Traffic) 충돌 방지 블록의 동작 수행 과정을 나타낸 순서도.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 트래픽 충돌 방지 블록

11 : 루프백 데이터(Loop-back Data) 확인부

12 : 멀티플렉서 선택 신호(Multiplexor Selection Signal) 생성부

13 : UTOPIA 제어 신호 생성부 14 : 제1 멀티플렉서

15 : 송신 UTOPIA 인터페이스부 16 : 수신 UTOPIA 인터페이스부

17 : 제2 멀티플렉서

상술한 바와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 ATM 교환기에서 UTOPIA 정합 장치는 ATM 교환기의 PHY 단으로부터 수신되는 데이터의 특정 영역을 확인해 루프백 데이터를 분류하며, 해당 확인 결과를 통보하기 위한 데이터 확인 신호를 생성시키는 루프백 데이터 확인부와; 상기 루프백 데이터 확인부로부터 인가되는 데이터 확인 신호에 따라 제1 및 제2 멀티플렉서 선택 신호를 생성시키는 멀티플렉서 선택 신호 생성부와; 상기 루프백 데이터 확인부로부터 인가되는 데이터 확인 신호에 따라 송신 및 수신 UTOPIA 제어 신호를 어절트 또는 디절트시켜 주는 UTOPIA 제어 신호 생성부와; 상기 멀티플렉서 선택 신호 생성부로부터 인가되는 제1 멀티플렉서 선택 신호에 따라 상기 PHY 단으로부터 수신되는 정상 데이터와 아이들 셀 중에서 하나를 선택하는 제1 멀티플렉서와; 상기 UTOPIA 제어 신호 생성부로부터 인가되는 송신 UTOPIA 제어 신호에 따라 상기 제1 멀티플렉서에서 선택한 데이터를 ATM 계층 디바이스로 전송하는 송신 UTOPIA 인터페이스부와; 상기 UTOPIA 제어 신호 생성부로부터 인가되는 수신 UTOPIA 제어 신호에 따라 ATM 계층 디바이스로부터 데이터를 수신하거나, 해당 데이터가 수신되지 않도록 포트를 차단하는 수신 UTOPIA 인터페이스부와; 상기 멀티플렉서 선택 신호 생성부로부터 인가되는 제2 멀티플렉서 선택 신호에 따라 ATM 계층 디바이스로부터 수신되는 정상 데이터와 상기 루프백 데이터 중에서 하나를 선택하여 상기 PHY 단으로 전송하는 제2 멀티플렉서를 포함하여 이루어진 것을 특징으로 한다.

바람직하게는, 본 발명의 실시 예에 따른 ATM 교환기에서 UTOPIA 정합 장치는 상기 PHY 단으로부터 수신되는 데이터의 시작점마다 리셋되도록 하며, 그 외의 경우에는 계속 증가하여 일정 카운터 값일 경우에 상기 UTOPIA 제어 신호 및 상기 멀티플렉서 선택 신호의 인가 시점을 결정하도록 하는 카운터를 더 포함하여 이루어진 것을 특징으로 한다. 이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.

본 발명의 실시 예에 따른 ATM 교환기에서 UTOPIA 정합 장치는 도 2에 도시된 바와 같이, ATM 계층 디바이스와 셀을 송수신하는 PHY 단에서 외부 루프백 모드를 지원하면서 동시에 정상 모드(Normal Mode)로 해당 ATM 계층 디바이스와의 데이터 송수신을 정상적으로 수행하도록 하는 트래픽 충돌 방지 블록(10)을 포함하여 이루어진다.

상기 트래픽 충돌 방지 블록(10)은 외부 루프백 모드 시에 UTOPIA 제어 신호(UTxCLAV, URxCLAV)를 이용하여 상기 ATM 계층 디바이스로부터 수신되는 셀을 차단함과 동시에 아이들 셀(Idle Cell)을 생성시켜 상기 ATM 계층 디바이스로 송신함으로써, UTOPIA 인터페이스 상에서의 트래픽 변화에 영향을 주지 않는 루프백 모드를 지원하도록 한다. 즉, 외부 입력포트(OIP)를 통해 루프백 데이터가 수신되는 경우에 UTOPIA 입력포트(UIP)를 차단함과 동시에 아이들 셀을 UTOPIA출력포트(UOP)로 전송함으로써 UTOPIA 포트(UIP, UOP)상에서의 대역폭을 그대로 유지하도록 하는데, 이때 상기 ATM 계층 디바이스는 상기 트래픽 충돌 방지 블록(10) 외에 외부 트래픽 유입 포트를 가지지 않는 것으로 한다.

또한, 상기 트래픽 충돌 방지 블록(10)은 PHY 단 외부로부터 수신되는 데이터를 루프백시켜 다시 PHY 단으로 송신하기까지를 하나의 셀 처리 타임으로 처리하도록 하며, 송신 시작점을 정상 모드에서의 상기 ATM 계층 디바이스로부터 수신되는 셀을 PHY 단으로 송신하기 위한 셀의 시작점과 동기화시켜 멀티플렉서 선택 신호(MSS)를 이용하여 데이터를 선별하여 전송함으로써, 해당 동기화된 시작점을 가진 서로 다른 데이터를 상황에 따라서 전송할 수 있도록 한다. 즉, 멀티플렉서를 사용하여 출력 데이터를 선별함으로써 데이터 충돌을 피할 수 있는데, 이때 해당 멀티플렉서 선택 신호는 외부 입력포트(OIP)를 통해 수신되는 데이터의 특정 영역을 통해서 루프백 여부를 판별하도록 함으로써 얻어진다.

보다 상세히 설명하면, 상기 트래픽 충돌 방지 블록(10)은 외부 입력포트(OIP)를 통해 수신되는 PHY 단 외부의 데이터가 루프백 데이터인 경우에, 해당 외부 데이터를 외부 출력포트(OOP)를 통해 PHY 단으로 다시 송신해 주게 되며, 이때 해당 루프백 데이터가 지나가는 동안에 상기 ATM 계층 디바이스의 트래픽 증가를 막기 위해서, UTOPIA 출력포트(UOP)를 통해 상기 ATM 계층 디바이스로 송신될 셀을 해당 외부 데이터 대신에 아이들 셀을 생성시켜 상기 ATM 계층 디바이스로 전송하도록 한다.

그리고, 이런 경우에는 상기 ATM 계층 디바이스로부터 UTOPIA 입력포트(UIP)를 통해 수신되는 셀이 손실되기 때문에, 상기 트래픽 충돌 방지 블록(10)은 상기 UTOPIA 입력포트(UIP)를 차단시켜 다음의 셀이 수신되지 않도록 해 주는데, 이때 수신 UTOPIA 제어 신호(URxCLAV)를 디절트(De-assert)시켜 상기 UTOPIA 입력포트(UIP)를 차단하도록 한다. 또한, 상기 트래픽 충돌 방지 블록(10)은 상기 ATM 계층 디바이스로부터 UTOPIA 입력포트(UIP)를 통해 수신되어 현재 처리중인 셀을 처리하여 외부 출력포트(OOP)를 통해 PHY 단으로 송신해 준 후, 상기 루프백 데이터를 다음의 셀 처리 타임에 해당 외부 출력포트(OOP)를 통해 PHY 단으로 송신해 준다.

따라서, 상기 트래픽 충돌 방지 블록(10)은 상기 외부 입력포트(OIP)를 통해 수신되는 데이터를 처리하여 상기 외부 출력포트(OOP)를 통해 PHY 단으로 송신하기까지 또는 상기 UTOPIA 출력포트(UOP)를 통해 ATM 계층 디바이스로 송신하기까지의 동작이 하나의 셀 처리 타임에 이루어지도록 하며, 셀의 시작점에서 리셋(Reset)되는 카운터(Counter)(설명의 편의상 도면에는 도시하지 않음)를 두어 해당 카운터 동안에 상기 UTOPIA 제어 신호(UTxCLAV, URxCLAV)를 생성시켜 줌으로써, 데이터들간의 출력 시작점을 멀티플렉싱(Multiplexing)하기 이전에 일치하도록 해 준다.

여기서, 해당 카운터는 상기 외부 입력포트(OIP)를 통해 수신되는 데이터의 시작점마다 리셋되고 그 외의 경우에는 계속 증가하여 일정 카운터 값일 경우에 상기 UTOPIA 제어 신호(UTxCLAV, URxCLAV)의 인가 시점 결정 및 상기 멀티플렉서 선택 신호(MSS)의 인가 시점 결정이 이루어지도록 한다.

한편, 상기 트래픽 충돌 방지 블록(10)은 도 2에 도시된 바와 같이, 루프백데이터 확인부(11)와, 멀티플렉서 선택 신호 생성부(12)와, UTOPIA 제어 신호 생성부(13)와, 제1 멀티플렉서(14)와, 송신 UTOPIA 인터페이스부(15)와, 수신 UTOPIA 인터페이스부(16)와, 제2 멀티플렉서(17)를 포함하여 이루어진다.

상기 루프백 데이터 확인부(11)는 상기 PHY 단으로부터 상기 외부 입력포트(OIP)를 통해 수신되는 입력 데이터의 특정 영역을 확인하여 해당 입력 데이터가 정상 데이터인지 아니면 루프백 데이터인지를 분류하며, 해당 입력 데이터가 정상 데이터인지 아니면 루프백 데이터인지를 알리기 위한 데이터 확인 신호(DCS)를 생성시켜 상기 멀티플렉서 선택 신호 생성부(12)와 UTOPIA 제어 신호 생성부(13)에 인가해 준다.

상기 멀티플렉서 선택 신호 생성부(12)는 상기 루프백 데이터 확인부(11)로부터 인가되는 데이터 확인 신호(DCS)에 따라 제1 및 제2 멀티플렉서 선택 신호(MSS1, MSS2)를 생성시켜 상기 제1 및 제2 멀티플렉서(14, 17)로 각각 인가해 준다.

상기 UTOPIA 제어 신호 생성부(13)는 상기 루프백 데이터 확인부(11)로부터 인가되는 데이터 확인 신호(DCS)에 따라 UTOPIA 제어 신호(UTxCLAV, URxCLAV)를 어절트(Assert) 또는 디절트시켜 상기 송신 및 수신 UTOPIA 인터페이스부(15, 16)로 각각 인가해 준다.

상기 제1 멀티플렉서(14)는 상기 멀티플렉서 선택 신호 생성부(12)로부터 인가되는 제1 멀티플렉서 선택 신호(MSS1)에 따라 상기 루프백 데이터 확인부(11)에 의해 동기화된 상기 외부 입력포트(OIP)를 통해 수신되는 정상 데이터와 아이들 셀중에서 하나를 선택하여 상기 송신 UTOPIA 인터페이스부(15)로 전달해 준다.

상기 송신 UTOPIA 인터페이스부(15)는 상기 UTOPIA 제어 신호 생성부(13)로부터 인가되는 송신 UTOPIA 제어 신호(UTxCLAV)에 따라 상기 제1 멀티플렉서(14)에서 선택된 데이터를 상기 UTOPIA 출력포트(UOP)를 통해 상기 ATM 계층 디바이스로 전송해 준다.

상기 수신 UTOPIA 인터페이스부(16)는 상기 UTOPIA 제어 신호 생성부(13)로부터 인가되는 수신 UTOPIA 제어 신호(URxCLAV)에 따라 상기 ATM 계층 디바이스로부터 상기 UTOPIA 출력포트(UOP)를 통해 데이터를 수신하여 상기 제2 멀티플렉서(17)에 인가하거나, 해당 데이터가 수신되지 않게 차단한다.

상기 제2 멀티플렉서(17)는 상기 멀티플렉서 선택 신호 생성부(12)로부터 인가되는 제2 멀티플렉서 선택 신호(MSS2)에 따라 상기 루프백 데이터 확인부(11)에 의해 동기화된 상기 UTOPIA 출력포트(UOP)를 통해 수신되는 정상 데이터와 상기 루프백 데이터 중에서 하나를 선택하여 상기 외부 출력포트(OOP)를 통해 PHY 단으로 전달해 준다.

본 발명의 실시 예에 따른 ATM 교환기에서 UTOPIA 정합 장치의 동작을 살펴보면 다음과 같다.

먼저, 데이터가 PHY 단 외부로부터 트래픽 충돌 방지 블록(10)의 외부 입력포트(OIP)를 통해 수신되는 경우, 루프백 데이터 확인부(11)에서는 해당 외부 입력포트(OIP)를 통해 수신되는 입력 데이터의 특정 영역(예를 들어, 데이터 형태를 나타내는 특정 필드(Field)나 데이터 식별자 영역 등)을 확인하여 해당 입력 데이터가 정상적으로 처리될 데이터인지 아니면 루프백될 데이터인지를 분류한다.

이 때, 상기 루프백 데이터 확인부(11)는 상기 입력 데이터가 정상 데이터인지 아니면 루프백 데이터인지를 알리기 위한 데이터 확인 신호(DCS)를 생성시켜 멀티플렉서 선택 신호 생성부(12)와 UTOPIA 제어 신호 생성부(13)에 인가해 준다.

이와 동시에, 상기 입력 데이터가 정상 데이터인 경우, 즉 정상 모드로 동작을 수행할 경우, 상기 루프백 데이터 확인부(11)는 상기 외부 입력포트(OIP)를 통해 수신되는 입력 데이터를 그대로 제1 멀티플렉서(14)로 인가시켜 송신 UTOPIA 인터페이스부(15)를 거쳐 UTOPIA 출력포트(UOP)를 통해 ATM 계층 디바이스로 정상적으로 송신되도록 해 준다.

반면에, 상기 입력 데이터가 루프백 데이터인 경우, 즉 외부 루프백 모드로 동작을 수행할 경우, 상기 루프백 데이터 확인부(11)는 상기 외부 입력포트(OIP)를 통해 수신되는 입력 데이터를 루프백시켜 제2 멀티플렉서(17)로 인가해 줌과 동시에, 상기 외부 입력포트(OIP)를 통해 수신되는 입력 데이터 대신에 아이들 셀을 생성시켜 상기 제1 멀티플렉서(14)로 인가시켜 주도록 한다.

여기서, 상기 루프백 데이터는 상기 루프백 데이터 확인부(11)의 제어에 따라 정상 모드 시에 UTOPIA 입력포트(UIP)를 통해 수신되어 외부 출력포트(OOP)를 통해 PHY 단으로 정상적으로 전달되는 데이터에 동기를 맞추어서 함께 상기 제2 멀티플렉서(17)로 인가되어지는데, 즉 상기 루프백 데이터와 해당 외부 출력포트(OOP)를 통해 출력될 정상 데이터간의 출력 시작점이 동기화되도록 함으로써, 어떤 데이터이든지 상기 제2 멀티플렉서(17)에서 멀티플렉싱될 때에는 동일한 시작점을 가질 수 있도록 유지할 수 있다.

그리고, 상기 아이들 셀은 상기 루프백 데이터 확인부(11)에서 생성될 수 있으며, 또한 별도의 아이들 셀 생성부(설명의 편의상 도면에는 도시하지 않음)를 상기 트래픽 충돌 방지 블록(10) 내에 구비시켜 해당 아이들 셀 생성부를 통해 생성될 수도 있다. 또한, 상기 아이들 셀은 상기 루프백 데이터 확인부(11)나 아이들 셀 생성부의 제어에 따라 정상 모드 시에 상기 외부 입력포트(OIP)를 통해 수신되어 상기 UTOPIA 출력포트(UOP)를 통해 상기 ATM 계층 디바이스로 정상적으로 송신되는 데이터에 동기를 맞추어서 함께 상기 제1 멀티플렉서(14)로 인가되어진다.

이에, 상기 멀티플렉서 선택 신호 생성부(12)는 상기 루프백 데이터 확인부(11)로부터 데이터 확인 신호(DCS)를 수신하며, 해당 수신된 데이터 확인 신호(DCS)에 따라 제1 및 제2 멀티플렉서 선택 신호(MSS1, MSS2)를 생성시켜 제1 및 제2 멀티플렉서(14, 17)로 각각 인가해 준다.

예를 들어, 상기 입력 데이터가 정상 데이터인 경우, 상기 멀티플렉서 선택 신호 생성부(12)는 상기 루프백 데이터 확인부(11)로부터 '하이'레벨의 데이터 확인 신호(DCS)를 인가받으며, 이에 상기 외부 입력포트(OIP)를 통해 수신되는 정상 데이터가 선택되도록 하기 위한 '하이'레벨의 제1 멀티플렉서 선택 신호(MSS1)를 생성시켜 상기 제1 멀티플렉서(14)로 인가함과 동시에, UTOPIA 입력포트(UIP)를 통해 수신되는 정상 데이터가 선택되도록 하기 위한 '하이'레벨의 제2 멀티플렉서 선택 신호(MSS2)를 생성시켜 상기 제2 멀티플렉서(17)로 인가해 준다.

반면에, 상기 입력 데이터가 루프백 데이터인 경우, 상기 멀티플렉서 선택 신호 생성부(12)는 상기 루프백 데이터 확인부(11)로부터 '로우'레벨의 데이터 확인 신호(DCS)를 인가받으며, 이에 상기 외부 입력포트(OIP)를 통해 수신되는 정상 데이터 대신에 상기 루프백 데이터 확인부(11)나 아이들 셀 생성부에서 생성된 아이들 셀이 선택되도록 하기 위한 '로우'레벨의 제1 멀티플렉서 선택 신호(MSS1)를 생성시켜 상기 제1 멀티플렉서(14)로 인가함과 동시에, UTOPIA 입력포트(UIP)를 통해 수신되는 정상 데이터 대신에 상기 루프백 데이터 확인부(11)를 통해 루프백된 데이터가 선택되도록 하기 위한 '로우'레벨의 제2 멀티플렉서 선택 신호(MSS2)를 생성시켜 상기 제2 멀티플렉서(17)로 인가해 준다.

그리고, 상기 UTOPIA 제어 신호 생성부(13)는 상기 루프백 데이터 확인부(11)로부터 데이터 확인 신호(DCS)를 수신하며, 해당 수신된 데이터 확인 신호(DCS)에 따라 UTOPIA 제어 신호(UTxCLAV, URxCLAV)를 어절트 또는 디절트시켜 송신 및 수신 UTOPIA 인터페이스부(15, 16)로 각각 인가해 준다.

예를 들어, 상기 입력 데이터가 정상 데이터인 경우에는 상기 루프백 데이터 확인부(11)로부터 '하이'레벨의 데이터 확인 신호(DCS)를 인가받으며, 상기 입력 데이터가 루프백 데이터인 경우에는 상기 루프백 데이터 확인부(11)로부터 '로우'레벨의 데이터 확인 신호(DCS)를 인가받는다.

이에, 상기 UTOPIA 제어 신호 생성부(13)는 상기 외부 출력포트(OOP)를 통해 ATM 계층 디바이스로 전송할 데이터가 정상 데이터이든지 아이들 셀이든지 상관없이 매 셀 처리 타임마다 송신 UTOPIA 제어 신호(UTxCLAV)를 어절트시켜 상기 송신 UTOPIA 인터페이스부(15)에 인가하는데, 이것은 상기 제1 멀티플렉서(14)에 의해 정상 모드 시에는 정상 데이터가 선택되고 외부 루프백 모드 시에는 아이들 셀이 선택되어 상기 송신 UTOPIA 인터페이스부(15)에 전달되므로, 상기 UTOPIA 출력포트(UOP)를 통해 ATM 계층 디바이스로 전송할 데이터가 있는 경우에만 해당 송신 UTOPIA 제어 신호(UTxCLAV)를 매 셀 처리 타임마다 어절트시켜 항상 해당 데이터를 전송해도 무방하기 때문이다.

그러나, 상기 수신 UTOPIA 제어 신호(URxCLAV)의 경우에는, 상기 루프백 데이터 확인부(11)로부터 '하이'레벨의 데이터 확인 신호(DCS)를 인가받을 시에 상기 수신 UTOPIA 제어 신호(URxCLAV)를 어절트시키며, 상기 루프백 데이터 확인부(11)로부터 '로우'레벨의 데이터 확인 신호(DCS)를 인가받을 시에 상기 수신 UTOPIA 제어 신호(URxCLAV)를 디절트시켜 준다.

즉, 정상 모드 시에는 상기 수신 UTOPIA 제어 신호(URxCLAV)를 어절트시켜 ATM 계층 디바이스로부터 UTOPIA 입력포트(UIP)를 통해 상기 수신 UTOPIA 인터페이스부(16)로 수신되는 정상 데이터가 상기 외부 출력포트(OOP)를 통해 PHY 단으로 전송되도록 하며, 반면에 외부 루프백 모드 시에는 상기 수신 UTOPIA 제어 신호(URxCLAV)를 디절트시켜 셀 처리 타임 동안에 상기 ATM 계층 디바이스로부터 정상 데이터가 수신되지 않도록 함으로써, 상기 제2 멀티플렉서(17)에 의해 루프백 데이터가 상기 외부 출력포트(OOP)를 통해 PHY 단으로 전송되도록 한다.

여기서, 상기 수신 UTOPIA 제어 신호(URxCLAV)의 인가 시점은 상기 외부 입력포트(OIP)를 통해 데이터가 수신되고 상기 외부 출력포트(OOP)를 통해 데이터가 PHY 단으로 전송되기까지의 한 셀 처리 타임 내에서 이루어지도록 한다.

또한, 상기 송신 UTOPIA 제어 신호(UTxCLAV)는 상기 송신 UTOPIA 인터페이스부(15)를 통해 ATM 계층 디바이스로 전달되며, 한편 해당 ATM 계층 디바이스로부터 인에이블 신호(Enable Signal), 셀 시작 신호(UTxSOC) 및 셀을 상기 수신 UTOPIA 인터페이스부(16)를 통해 수신받게 되는데, 이때 수신된 셀이 상기 외부 출력포트(OOP)를 통해 출력될 루프백 데이터와의 송신 시작 데이터의 위치가 동일하게 될 수 있도록 상기 수신 UTOPIA 제어 신호(URxCLAV)의 인가 시점이 결정되도록 한다.

상술한 바와 같은 상기 수신 UTOPIA 제어 신호(URxCLAV) 및 상기 멀티플렉서 선택 신호(MSS1, MSS2)의 인가 시점 결정을 위해서는 상기 트래픽 충돌 방지 블록(10) 내에 카운터를 두는데, 해당 카운터는 상기 외부 입력포트(OIP)를 통해 수신되는 데이터의 시작점마다 리셋되고 그 외의 경우에는 계속 증가하여 일정 카운터 값일 경우에 상기 수신 UTOPIA 제어 신호(URxCLAV)의 인가 시점 결정 및 상기 멀티플렉서 선택 신호(MSS1, MSS2)의 인가 시점 결정이 이루어지도록 한다.

이에 따라, 상기 제1 멀티플렉서(14)에서는 상기 멀티플렉서 선택 신호 생성부(12)로부터 인가되는 제1 멀티플렉서 선택 신호(MSS1)에 따라 동기화된 두 셀, 즉 상기 외부 입력포트(OIP)를 통해 수신되는 정상 데이터와 상기 루프백 데이터 확인부(11)나 아이들 셀 생성부에서 생성된 아이들 셀 중에서 하나를 선택하여 상기 송신 UTOPIA 인터페이스부(15)로 전달해 준다.

예를 들어, '하이'레벨의 제1 멀티플렉서 선택 신호(MSS1)를 인가받은 경우,상기 외부 입력포트(OIP)를 통해 수신되는 정상 데이터를 선택하여 상기 송신 UTOPIA 인터페이스부(15)로 전달하며, 반면에 '로우'레벨의 제1 멀티플렉서 선택 신호(MSS1)를 인가받은 경우, 상기 루프백 데이터 확인부(11)나 아이들 셀 생성부에서 생성된 아이들 셀을 선택하여 상기 송신 UTOPIA 인터페이스부(15)로 전달하게 된다.

그러면, 상기 송신 UTOPIA 인터페이스부(15)는 상기 UTOPIA 제어 신호 생성부(13)로부터 인가되는 송신 UTOPIA 제어 신호(UTxCLAV)에 따라 상기 제1 멀티플렉서(14)에서 선택된 데이터, 즉 상기 외부 입력포트(OIP)를 통해 수신되는 정상 데이터 또는 상기 루프백 데이터 확인부(11)나 아이들 셀 생성부에서 생성된 아이들 셀을 상기 UTOPIA 출력포트(UOP)를 통해 ATM 계층 디바이스로 전송해 준다.

그리고, 상기 수신 UTOPIA 인터페이스부(16)는 상기 UTOPIA 제어 신호 생성부(13)로부터 인가되는 수신 UTOPIA 제어 신호(URxCLAV)에 따라 ATM 계층 디바이스로부터 상기 UTOPIA 출력포트(UOP)를 통해 데이터를 수신하여 상기 제2 멀티플렉서(17)에 인가하거나, 해당 데이터가 수신되지 않게 차단한다.

이에, 상기 제2 멀티플렉서(17)에서는 상기 멀티플렉서 선택 신호 생성부(12)로부터 인가되는 제2 멀티플렉서 선택 신호(MSS2)에 따라 동기화된 두 셀, 즉 상기 UTOPIA 출력포트(UOP)를 통해 수신되는 정상 데이터와 상기 외부 출력포트(OOP)를 통해 출력될 루프백 데이터 중에서 하나를 선택하여 상기 외부 출력포트(OOP)를 통해 PHY 단으로 전달해 준다.

상술한 바와 같은 동작을 도 3의 순서도를 참고하여 간략하게 다시 설명하면 다음과 같다.

먼저, 루프백 데이터 확인부(11)에서는 PHY 단 외부로부터 입력 데이터를 수신받는데(단계 S1), 해당 수신받은 입력 데이터의 특정 영역을 비교하여 해당 수신받은 입력 데이터가 루프백 데이터인지를 확인한다(단계 S2).

이 때, 상기 입력 데이터가 정상 데이터인 경우, 상기 루프백 데이터 확인부(11)에서는 해당 정상 데이터임을 알리기 위한 데이터 확인 신호(DCS)를 생성시켜 멀티플렉서 선택 신호 생성부(12)와 UTOPIA 제어 신호 생성부(13)에 인가해 준다.

이에, 상기 UTOPIA 제어 신호 생성부(13)는 송신 및 수신 UTOPIA 제어 신호(UTxCLAV, URxCLAV)를 어절트시켜 송신 및 수신 UTOPIA 인터페이스부(15, 16)로 각각 인가해 준다(단계 S3).

그리고, 상기 멀티플렉서 선택 신호 생성부(12)는 PHY 단으로부터 수신되는 정상 데이터가 선택되도록 하기 위한 제1 멀티플렉서 선택 신호(MSS1)를 생성시켜 제1 멀티플렉서(14)로 인가함과 동시에, ATM 계층 디바이스로부터 수신되는 정상 데이터가 선택되도록 하기 위한 제2 멀티플렉서 선택 신호(MSS2)를 생성시켜 제2 멀티플렉서(17)로 인가해 준다(단계 S4).

이에 따라, 상기 제1 멀티플렉서(14)에서는 PHY 단으로부터 수신되는 정상 데이터를 선택하여 상기 송신 UTOPIA 인터페이스부(15)로 전달하며, 이에 상기 송신 UTOPIA 인터페이스부(15)는 해당 정상 데이터를 ATM 계층 디바이스로 전송해 준다(단계 S5).

그리고, 상기 수신 UTOPIA 인터페이스부(16)는 ATM 계층 디바이스로부터 수신되는 정상 데이터를 상기 제2 멀티플렉서(17)에 인가하며, 이에 상기 제2 멀티플렉서(17)는 해당 정상 데이터를 선택하여 PHY 단으로 전달해 준다(단계 S6).

반면에, 상기 입력 데이터가 루프백 데이터인 경우, 상기 루프백 데이터 확인부(11)에서는 해당 루프백 데이터임을 알리기 위한 데이터 확인 신호(DCS)를 생성시켜 상기 멀티플렉서 선택 신호 생성부(12)와 UTOPIA 제어 신호 생성부(13)에 인가해 준다.

이에, 상기 UTOPIA 제어 신호 생성부(13)는 송신 UTOPIA 제어 신호(UTxCLAV)를 어절트시켜 상기 송신 UTOPIA 인터페이스부(15)에 인가함과 동시에, 상기 수신 UTOPIA 제어 신호(URxCLAV)를 디절트시켜 상기 수신 UTOPIA 인터페이스부(16)에 인가해 준다(단계 S7).

그리고, 상기 멀티플렉서 선택 신호 생성부(12)는 상기 루프백 데이터 확인부(11)나 아이들 셀 생성부에서 생성된 아이들 셀이 선택되도록 하기 위한 제1 멀티플렉서 선택 신호(MSS1)를 생성시켜 상기 제1 멀티플렉서(14)로 인가함과 동시에, 상기 루프백 데이터가 선택되도록 하기 위한 제2 멀티플렉서 선택 신호(MSS2)를 생성시켜 상기 제2 멀티플렉서(17)로 인가해 준다(단계 S8).

또한, 상기 루프백 데이터 확인부(11)나 아이들 셀 생성부에서는 PHY 단으로부터 수신되는 정상 데이터 대신에 ATM 계층 디바이스로 전송될 아이들 셀을 생성시켜 상기 제1 멀티플렉서(14)로 인가해 준다(단계 S9).

이에 따라, 상기 제1 멀티플렉서(14)는 상기 아이들 셀을 선택하여 상기 송신 UTOPIA 인터페이스부(15)로 인가하며, 이에 상기 송신 UTOPIA 인터페이스부(15)는 상기 아이들 셀을 ATM 계층 디바이스로 전송해 준다(단계 S10).

그리고, 상기 수신 UTOPIA 인터페이스부(16)는 ATM 계층 디바이스로부터 데이터가 수신되지 않도록 차단함으로써, 상기 제2 멀티플렉서(17)는 상기 루프백 데이터를 선택하여 PHY 단으로 전송해 준다(S11).

이상과 같이, 본 발명에 의해 ATM 교환기에서 UTOPIA 인터페이스로 인입되기 전에 특정 데이터를 루프백시키고자 할 때에 루프백되어 출력되는 데이터와 ATM 계층으로부터 입력되는 데이터간의 충돌을 방지시켜 줌으로써, 루프백 모드를 데이터 손실 없이 지원하도록 하며, ATM 계층 디바이스의 트래픽 증가나 손실을 제거하여 매 셀마다 루프백되기 이전에 당시의 유효 데이터를 그대로 가지고 정상 모드 데이터 처리를 계속 수행하도록 하며, 이에 UTOPIA 인터페이스 상에서의 대역폭도 문제없이 루프백 모드를 지원할 수 있다.

Claims

ATM 교환기의 PHY 단으로부터 수신되는 데이터의 특정 영역을 확인해 루프백 데이터를 분류하며, 해당 확인 결과를 통보하기 위한 데이터 확인 신호를 생성시키는 루프백 데이터 확인부와;

상기 루프백 데이터 확인부로부터 인가되는 데이터 확인 신호에 따라 제1 및 제2 멀티플렉서 선택 신호를 생성시키는 멀티플렉서 선택 신호 생성부와;

상기 루프백 데이터 확인부로부터 인가되는 데이터 확인 신호에 따라 송신 및 수신 UTOPIA 제어 신호를 어절트 또는 디절트시켜 주는 UTOPIA 제어 신호 생성부와;

상기 멀티플렉서 선택 신호 생성부로부터 인가되는 제1 멀티플렉서 선택 신호에 따라 상기 PHY 단으로부터 수신되는 정상 데이터와 아이들 셀 중에서 하나를 선택하는 제1 멀티플렉서와;

상기 UTOPIA 제어 신호 생성부로부터 인가되는 송신 UTOPIA 제어 신호에 따라 상기 제1 멀티플렉서에서 선택한 데이터를 ATM 계층 디바이스로 전송하는 송신 UTOPIA 인터페이스부와;

상기 UTOPIA 제어 신호 생성부로부터 인가되는 수신 UTOPIA 제어 신호에 따라 ATM 계층 디바이스로부터 데이터를 수신하거나, 해당 데이터가 수신되지 않도록 포트를 차단하는 수신 UTOPIA 인터페이스부와;

상기 멀티플렉서 선택 신호 생성부로부터 인가되는 제2 멀티플렉서 선택 신호에 따라 ATM 계층 디바이스로부터 수신되는 정상 데이터와 상기 루프백 데이터 중에서 하나를 선택하여 상기 PHY 단으로 전송하는 제2 멀티플렉서를 포함하여 이루어진 것을 특징으로 하는 에이티엠 교환기에서 유토피아 정합 장치.
삭제
삭제
제1항에 있어서,

상기 PHY 단으로부터 수신되는 데이터의 시작점마다 리셋되도록 하며, 그 외의 경우에는 계속 증가하여 일정 카운터 값일 경우에 상기 UTOPIA 제어 신호 및 상기 멀티플렉서 선택 신호의 인가 시점을 결정하도록 하는 카운터를 더 포함하여 이루어진 것을 특징으로 하는 에이티엠 교환기에서 유토피아 정합 장치.
삭제
제1항에 있어서,

상기 루프백 데이터 확인부는 상기 루프백 데이터를 정상 모드 시에서의 ATM 계층 디바이스로부터 수신되어 상기 PHY 단으로 정상적으로 전달되는 데이터에 동기를 맞추어 함께 상기 제2 멀티플렉서로 인가하며, 상기 아이들 셀을 정상 모드 시에서의 PHY 단으로부터 수신되어 ATM 계층 디바이스로 정상적으로 송신되는 데이터에 동기를 맞추어 함께 상기 제1 멀티플렉서로 인가하는 것을 특징으로 하는 에이티엠 교환기에서 유토피아 정합 장치.
제1항에 있어서,

상기 UTOPIA 제어 신호 생성부는 외부 루프백 모드 시에 상기 PHY 단으로부터 수신된 데이터가 루프백되어 상기 PHY 단으로 전송되기까지의 한 셀 처리 타임 내에서 상기 송신 UTOPIA 제어 신호를 어절트시켜 상기 송신 UTOPIA 인터페이스부에 인가함과 동시에 상기 수신 UTOPIA 제어 신호를 디절트시켜 상기 수신 UTOPIA 인터페이스부에 인가하는 것을 특징으로 하는 에이티엠 교환기에서 유토피아 정합 장치.