JP3171940B2 - Ａｔｍ出力装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ通信網に接続さ
れるＡＴＭ出力装置に関する。

【０００２】

【従来の技術】近年、音声やデータ、動画などの情報を
一元化して扱うことの出来るＢ−ＩＳＤＮ（広帯域サー
ビス総合デジタル網）の研究が活発に行われている。こ
のＢ−ＩＳＤＮでは、ＡＴＭ（Asynchronous Transfer
Mode）と呼ばれる伝送形式が用いられる。これはセルと
呼ばれる固定長パケットに送信情報を乗せて、パケット
通信をハードウエアスイッチングによって行う方式であ
る。このＡＴＭでは従来のＳＴＭ（Synchronous Transf
er Mode ）と異なり、情報を非同期で伝送するため、ネ
ットワークの通信資源を有効に使うことが出来るばかり
でなく、従来の一般的なパケット通信と異なり、パケッ
トの振り分けをハードウエアにて行い、またプロトコル
を大幅に簡略化しているため、非常に広帯域の通信も行
う事が出来るなどの特長がある。

【０００３】ＡＴＭを用いた通信網（ＡＴＭ通信網）で
は、セルの同期をとる場合、従来のパケット通信網のよ
うにデータ流に固定パターンのフラグを設け、このパタ
ーンを検出することによってパケットの同期をとるとい
う方式ではなく、セルのヘッダの規定のフィールド（Ｃ
ＣＩＴＴ勧告ではヘッダの５バイト目）にセル同期検出
を兼ねた、いわゆるヘッダ誤り制御（ＨＥＣ）情報を付
加し、このＨＥＣ情報を用いてセルの同期を行う方法が
とられる。このようなセル同期を行う理由は、ＡＴＭが
上述したような固定長のセルを用いた、ハードウエアス
イッチングを指向した交換方式であること、光ファイバ
をはじめとした高速シリアル伝送を用いること、ビット
誤り率の低い交換・伝送を前提としていることなどによ
る。

【０００４】このため、ＡＴＭ通信網に接続されるＡＴ
Ｍ出力装置では、送信するＡＴＭセルを生成した後、送
信するセルのＨＥＣ情報を生成する回路を通過させてＨ
ＥＣを挿入する。次に、光ファイバ伝送を前提としてい
るなどの理由から、ＨＥＣ情報挿入後のセル流に４３次
の生成多項式によるスクランブルを施し、さらに伝送路
に整合するべく処理を行い、セル流を伝送路に送信する
という構成が通常とられる。ここで、送信するＡＴＭセ
ルを生成すべくセルのＡＴＭレイヤ処理を行うのがＡＴ
Ｍセルヘッダ処理部、セルのＨＥＣ情報の生成・挿入を
行うのがヘッダ誤り制御部、セル流に対して４３次の生
成多項式によるスクランブルを施すのがデータスクラン
ブル部である。

【０００５】一方、ＡＴＭ通信網に接続されるＡＴＭ入
力装置では、ＡＴＭ出力装置での処理とは逆に、伝送路
とのインタフェースをとる処理を行った後、セルのＨＥ
Ｃフィールドを利用したセル同期および誤り検出・訂正
を行い、続いてデスクランブルを施してからＡＴＭセル
ヘッダ処理を行うという構成が通常とられる。

【０００６】ところで、これらのＡＴＭ出力装置および
ＡＴＭ入力装置の動作試験を行う場合、通常はこれらの
装置間を直結、即ちＡＴＭ出力装置にＡＴＭ通信網を介
することなくＡＴＭ入力装置を接続し、各々の動作を確
認してその機能・性能の確認を行う方法がとられる。こ
の動作試験において、各々のモジュール間のタイミング
の不調、回路の論理ミスなどの原因から各回路が正常な
動作をしない場合は、回路の不良箇所を抽出し、デバッ
グを行うことになる。しかしながら通常、不良箇所は一
意には特定できず、設計者は次々と回路の然るべき部分
をあたり、それぞれの動作を確認することを繰り返して
不良箇所を抽出していくという手順で試験を行っていく
こととなる。

【０００７】上記のようなＡＴＭ出力装置とＡＴＭ入力
装置との接続形態において試験を行う場合、通常動作の
場合はＡＴＭ出力装置が全てのセルに対してヘッダ誤り
制御（ＨＥＣ）情報の生成・挿入を行ってセル流を送出
しているため、ＡＴＭ入力装置はセルヘッダのＨＥＣフ
ィールドの計算を行うことでセル同期をとっている。セ
ル同期がとれていない場合は、ＡＴＭ入力装置はどこが
セルの先頭であるかを認知することができず、セル処理
を行うことができない。逆にいうと、セル同期がとれて
いる場合に限り、ＡＴＭ入力装置はセルの処理を行うこ
とができる。このセル同期の様子に関しては、ＣＣＩＴ
Ｔ勧告により、セル同期の状態が規定されており、この
状態をＡＴＭ入力装置内のセル同期処理部から外部に通
知することにより、設計者はこれを容易に知ることがで
きる。

【０００８】よって、全体の系が動作不良を起こしてい
るという状況においてセルの同期がとれないという動作
不良が発生している場合は、ＡＴＭ出力装置のＡＴＭセ
ルヘッダ処理部が正しいタイミングをＨＥＣ生成・挿入
部に伝えていないか、伝送路の不良、あるいは伝送路と
のインタフェースをとっている伝送路インタフェース処
理部の不良が原因であると考えられ、不良箇所の特定は
容易にできる。

【０００９】これに対し、セルの同期がとれているにも
かかわらず全体の系が動作不良を起こしている場合、不
良箇所はＡＴＭ出力装置側のＡＴＭセルヘッダ処理部以
前の部分か、ＡＴＭ入力装置側のＡＴＭセルヘッダ処理
部以降の部分であると考えられる。例えば、この系がＡ
ＴＭの端末装置であった場合は、ＡＴＭ出力装置側は送
信情報の生成を行う回路（高位レイヤ処理部）とＡＴＭ
セル組立を行う回路、ＡＴＭ入力装置側はＡＴＭセルの
分解を行う回路と、受信情報の加工を行う回路（高位レ
イヤ処理部）のいずれかなど、比較的大きな領域が不良
箇所の候補として残ることになる。従って、不良個所の
特定が容易でない。また、両装置間の伝送路上の信号を
観測して、不良箇所がＡＴＭ出力装置側であるのか、Ａ
ＴＭ入力装置側であるのかを特定しようという場合も、
伝送路上では信号はスクランブル加工され、もとの論理
とは異なる形態で伝送されているため、デバッグがしに
くく、結局、不良箇所の特定に時間がかかっていた。

【００１０】また、従来のＡＴＭ出力装置はＡＴＭセル
ヘッダ部とヘッダ誤り制御部とのインタフェースが正し
くとれているかなど、自己の送出しているセル流の同期
が正確にとれているかどうかの判断基準を持たず、該装
置の同期異常はＡＴＭ入力装置側から送られてくる異常
通知によってこれを初めて知る形となっていた。

【００１１】

【発明が解決しようとする課題】このように、従来のＡ
ＴＭ出力装置及びＡＴＭ入力装置の構成では、それらの
動作試験を行う際、特にセルの同期がとれている状況下
で全体の系の動作不良が起こっている場合には、不良箇
所の特定が難しく、不良箇所のデバッグに非常な手間を
要していた。

【００１２】そこで、本発明はセルの同期がとれている
状況において全体の系の動作不良が起こっている場合
に、不良箇所の特定をより容易にしてＡＴＭ出力装置及
びＡＴＭ入力装置の動作試験及びデバッグを簡便に行う
ことができ、更に自律的に自己の送出しているセルの同
期が正確にとれているかを知ることのできるＡＴＭ出力
装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記の課題を解決するた
め、本発明のＡＴＭ出力装置は、入力された送信情報に
ＡＴＭセルヘッダ処理を施してセル流を出力するＡＴＭ
ヘッダ処理部と、このＡＴＭヘッダ処理部から出力され
たセル流の全てのセルに対してヘッダ誤り制御情報を計
算し、計算されたヘッダ誤り制御情報が挿入されたセル
を出力するモードと、前記ＡＴＭヘッダ処理部から出力
されたセル流の全てのセルをそのままスルーで出力する
モードを有するヘッダ誤り制御部とを具備することを特
徴とする。好ましくは、前記ヘッダ誤り制御部を経たセ
ル流に対してスクランブルを施すデータスクランブル部
を更に具備するようにしてもよい。

【００１４】すなわち、ヘッダ誤り制御部は常にヘッダ
誤り制御（ＨＥＣ）情報の生成を計算により行い、ＡＴ
Ｍセルヘッダ処理部からのセル流のＡＴＭセルヘッダに
おけるＨＥＣフィールドにその計算値を挿入するモード
（ＨＥＣ計算モードと呼ぶ）と、ＨＥＣ情報の生成を行
わないか、あるいはＨＥＣ情報の生成を行ってもその計
算値をＡＴＭセルヘッダにおけるＨＥＣフィールドに挿
入せず、入力されてきたＡＴＭセルヘッダをそのままス
ルーで出力するモード（ＨＥＣ計算しないモードと呼
ぶ）を有する。

【００１５】また、ヘッダ誤り制御部はＡＴＭヘッダ処
理部から出力されたセル流の各セルに対してヘッダ誤り
制御情報の値を計算して、この計算値と実際に各セルの
セルヘッダにおけるヘッダ誤り制御フィールドの値とを
比較し、両者の値が異なる場合に該ヘッダ誤り制御フィ
ールドの値を計算値に置き換えると共に、その比較結果
を外部へ通知する機能を有する構成でもよい。

【００１６】一方、ＡＴＭセルヘッダ処理部は、ＡＴＭ
セルヘッダのＨＥＣフィールドに正しいＨＥＣ情報が挿
入されたセルのみを出力するモードと、出力するセルが
正しいＨＥＣ情報を有しているとは限らないモードを備
えることが望ましい。後者のモードにおいては、ＨＥＣ
フィールドの値が正しいＨＥＣの計算値であるセルとそ
うでないセルが混在していてもよいし、ＨＥＣフィール
ドの値が計算されずに全てのセルが出力されてもよい。

【００１７】また、ＡＴＭセルヘッダ処理部は、ＡＴＭ
セルヘッダのＨＥＣフィールドに正しいＨＥＣ情報が挿
入されたセルのみを出力するモードにおいて、その出力
されるセルが、正しいＨＥＣ情報が挿入された空セルの
みであるような構成になっていてもよい。

【００１８】さらに、ＡＴＭセルヘッダ処理部は、ＡＴ
ＭセルヘッダのＨＥＣフィールドに正しいＨＥＣ情報を
挿入されたセルのみを出力するモードにおいて、送出さ
れるセルが、正しいＨＥＣ情報が挿入された空セルと管
理セル（ＯＡＭセル）のみであるような構成になってい
てもよい。

【００１９】

【作用】本発明によるＡＴＭ出力装置をＡＴＭ入力装置
と直結して各装置の動作試験を行う場合、ＡＴＭ入力装
置においてセル同期がとれているにもかかわらず全体の
系が不良を起こしている場合、ＡＴＭ出力装置内のヘッ
ダ誤り制御部をＨＥＣ計算モードからＨＥＣ計算しない
モードに切り替える。また、ＡＴＭ出力装置内のＡＴＭ
セルヘッダ処理部をＨＥＣ情報が既に挿入されたセルの
みを出力するモードに切り替える。この場合、ＡＴＭセ
ルヘッダ処理部からヘッダ誤り制御部に入力されるセル
は全て正しいＨＥＣ情報を有しており、ヘッダ誤り制御
部はこれらのＨＥＣ情報をスルーで次段のデータスクラ
ンブル部に伝える。

【００２０】このようなモード切り替えを行った後、セ
ル同期が外れた場合は、全体の系の不具合の原因は例え
ばＡＴＭセルヘッダ処理部において計算しているＨＥＣ
情報の値が正しくないなど、ＡＴＭ出力装置内のセル同
期系、即ちＡＴＭセルヘッダ処理部、もしくはＡＴＭセ
ルヘッダ処理部とヘッダ誤り制御部との間のインタフェ
ースの不具合であると考えられる。反対に、モード切り
替えの後もセル同期がとれ続けている場合は、ＡＴＭ出
力装置内のＡＴＭセルヘッダ処理部のＶＰＩ／ＶＣＩハ
ンドリングを行う領域、もしくはＡＴＭ出力装置内のＡ
ＴＭセルヘッダ処理部以前（同処理部は含まない）のモ
ジュールか、ＡＴＭ入力装置内のＡＴＭセルヘッダ処理
部のＶＰＩ／ＶＣＩハンドリングを行う領域、もしくは
ＡＴＭ入力装置内のＡＴＭセルヘッダ処理部以降（同部
は含まない）のモジュールに不具合の原因があると考え
られる。このように、ヘッダ誤り制御部にＨＥＣ計算を
行わないモードを設けることにより、系の不良箇所の切
り分けが簡易化できる。

【００２１】この場合、ＡＴＭセルヘッダ処理部に、任
意のセルヘッダのＨＥＣ情報を計算するためのＨＥＣ計
算回路を設けると、この回路のハードウエア量は大きな
ものとなり、また同様の機能をもった回路をヘッダ誤り
制御部にも持つことになることから、回路構成上冗長な
ものとなる。そこで、正しいＨＥＣ情報を有した空セル
を生成する機能をＡＴＭセルヘッダ処理部に設け、ＨＥ
Ｃ情報が既に挿入されたセルのみを送信するモードにお
いてはこの空セルのみを送信するようにすることによ
り、上記のようなＨＥＣ計算回路が不要となり、ハード
ウエア量が少なくなる。

【００２２】また、ＡＴＭセルヘッダ処理部にて挿入す
る空セルパターンは内部のＲＯＭ、または布線論理によ
り実装されることが多いと考えられるが、ＡＴＭ通信網
の管理用のセル、即ちＯＡＭセルも同様の構成により形
成されるものと考えられる。そこで、このＡＴＭセルヘ
ッダ処理部で正しいＨＥＣ情報を有したセルのみを出力
するモードにおいて、出力するセルは空セルとＯＡＭセ
ルのみとすることにより、ハードウエア量の増大を招く
ことなく、ＯＡＭセルの行き来もある形態で、上記の試
験形態をとることもできることになる。

【００２３】さらに、ＡＴＭ出力装置内のヘッダ誤り制
御部に、その内部でのＨＥＣ情報の計算値と実際に入力
されてきたセルにおけるＨＥＣフィールドの値とを比較
し、異なる場合にはその旨の比較結果を外部へ通知する
機能を設ければ、ＡＴＭセルヘッダ処理部でＨＥＣの付
与されたセルを生成し、これをヘッダ誤り制御部に送る
形態において、設計者はこの通知を受けることにより、
ＡＴＭヘッダ処理部とヘッダ誤り制御部間のタイミング
不良、もしくはＡＴＭセルヘッダ処理部内のＨＥＣ計算
回路の不良を検出することができる。

【００２４】また、ＡＴＭセルヘッダ処理部をＨＥＣ情
報が既に挿入されたセルのみを送信するモードとし、ヘ
ッダ誤り制御部から出力される上記比較結果を参照する
ことにより、ＡＴＭセルヘッダ処理部側からは全てのセ
ルが正確なＨＥＣ値が挿入された形で送られてくること
から、両モジュール間に正常なインタフェ−スがとられ
ている限り、ヘッダ誤り制御部は「ＨＥＣ計算値と実際
値は等しい」との出力結果を送出するはずであり、ここ
で「両者の値は等しくない」との比較結果が得られた場
合は両モジュールの同期がとれていないと判断すること
ができる。

【００２５】このように、ＡＴＭセルヘッダ処理部とヘ
ッダ誤り制御部との同期がとれているかの判断をＡＴＭ
出力装置は自律的に行うことができ、ひいては正確な同
期のもとにセルを送出しているかの判断をＡＴＭ出力装
置が自律的に行うことができることになる。

【００２６】

【実施例】以下、図面を参照しながら本発明の一実施例
について説明する。図１は、本発明の一実施例に係るＡ
ＴＭ出力装置の内部構成の一例を示すブロック図であ
る。このＡＴＭ出力装置１はＡＴＭ送信側端末であり、
高位レイヤ処理部１１、ＡＴＭセルヘッダ処理部１２、
ヘッダ制御部としてのＨＥＣ生成・挿入部１３、データ
スクランブル部１４、伝送路インタフェース処理部１５
および制御部１６からなる。

【００２７】高位レイヤ処理部１１は、ＣＣＩＴＴ勧告
におけるＡＴＭアダプテーションレイヤ以上の処理を行
うモジュールであり、ＡＴＭセル処理、及び伝送路処理
以外の端末処理全般を扱うモジュールである。

【００２８】ＡＴＭセルヘッダ処理部１２は、ＣＣＩＴ
Ｔ勧告におけるＡＴＭレイヤ処理を主に扱うモジュール
であり、ＶＰＩ／ＶＣＩのハンドリング、シグナリング
セル・管理セル（ＯＡＭセル）のハンドリングその他の
ＡＴＭヘッダ処理を高位レイヤ処理部１１からの送信情
報に対して施す。

【００２９】ＨＥＣ生成・挿入部１３は、ＡＴＭセルヘ
ッダのヘッダ誤り制御（ＨＥＣ）フィールドのハンドリ
ングを行うモジュールであり、ＡＴＭセルヘッダ処理部
１２から受け取ったセル流のＨＥＣ情報を計算により生
成し、これを該セル流の該フィールドに挿入する機能を
基本的に有する。このＨＥＣ生成・挿入部１３の詳細に
ついては、後述する。

【００３０】データスクランブル部１４は、ＨＥＣ生成
・挿入部１３から受け取ったセル流に対して、４３次の
ＣＣＩＴＴ勧告により定められた生成多項式によりスク
ランブルを施すモジュールである。

【００３１】伝送路インタフェース処理部１５は、伝送
路に対するインタフェース処理を行うモジュールであ
り、例えばＳＤＨなどの伝送形態に適合させるためのマ
ッピングであるとか、伝送物理媒体が光ケーブルである
場合の信号の電気→光変換などを行うモジュールであ
る。そして、制御部１６は以上の各モジュール１１〜１
５を制御するモジュールである。

【００３２】図２は、ＡＴＭセルヘッダ処理部１２の内
部構成の一例を示すブロック図である。このＡＴＭセル
ヘッダ処理部１２は、ユーザセルの生成を行うユーザセ
ル生成部１０１、シグナリングセルの生成を行うシグナ
リングセル生成部１０２、管理セル（ＯＡＭセル）の生
成を行うＯＡＭセル生成部１０３、空セルの生成を行う
空セル生成部１０４、これらのセル生成部１０１〜１０
４で生成されたセルを多重化する多重化部１０５からな
る。

【００３３】ユーザセル生成部１０１とシグナリングセ
ル生成部１０２は、図１における制御部１６からの制御
に従い、高位レイヤ処理部１１から送られてきた送信情
報にＡＴＭセルヘッダを付与するが、セルヘッダのＨＥ
Ｃフィールドの数値は計算せず、ＨＥＣフィールドに０
のビットを立てたまま次段に出力する。ＯＡＭセル生成
部１０３と空セル生成部１０４は、ＲＯＭまたは布線論
理により上記パターンを生成する構成になっており、セ
ルヘッダのＨＥＣフィールドにも正しいＨＥＣ情報が挿
入された形で次段にセルを出力する。

【００３４】また、ＡＴＭセルヘッダ処理部１２は、外
部に出ている信号線の設定により、これらの色々な属性
のセルを多重化してセル流を出力するモードと、ＯＡＭ
セル生成部１０３と空セル生成部１０４のみをイネーブ
ルにしてＯＡＭセルと空セルのみを出力するモードとを
切り替えることができるように構成されている。

【００３５】図３は、ＨＥＣ生成・挿入部１３の内部構
成の一例を示すブロック図である。ＨＥＣ生成・挿入部
１３は、ＨＥＣ生成回路２０１と、実際に入力されてき
たセルにおけるＨＥＣフィールドの値とＨＥＣの計算値
とを比較し、その比較結果を出力する比較部２０２と、
この比較結果を受け、実際に入力されてきたセルにおけ
るＨＥＣフィールドの値とＨＥＣの計算値が異なる場合
に、実際に入力されてきたセルにおけるＨＥＣフィール
ドをＨＥＣ生成回路２０１での計算値に置き換えるセレ
クタ２０３とから構成される。ここで、比較部２０２の
比較結果は外部でモニタできるように、信号線を介して
外部へ出力されている。

【００３６】また、ＨＥＣ生成・挿入部１３は、外部に
出ている信号線の設定により、外部から入力されてきた
セル流をそのままスルーで次段に送り出すモードと、Ｈ
ＥＣ生成回路２０１にて生成したＨＥＣパターンを必ず
挿入して次段に送出するモードとを切り替えることがで
きるように構成されている。このモード切り替えはモー
ド切り替え部２０４によって、セレクタ２０３をデータ
信号線のみをイネーブルにするか、ＨＥＣ生成回路２０
１にて生成されたパターンをデータ信号線上の信号に挿
入できるように設定するかによって行う。

【００３７】図４は、ＡＴＭ入力装置の内部構成の一例
を示すブロック図である。このＡＴＭ入力装置２はＡＴ
Ｍ受信側端末であり、伝送路インタフェース処理部２
１、ＨＥＣ演算部２２、データデスクランブル部２３、
ＡＴＭセルヘッダ処理部２４、高位レイヤ処理部２５お
よび制御部２６からなる。

【００３８】伝送路インタフェース処理部２１は、伝送
路に対するインタフェース処理を行うモジュールであ
り、例えば伝送物理媒体が光ケーブルである場合の信号
の光→電気変換、ＳＤＨなどの伝送形態からＡＴＭ入力
装置内部の処理形態である連続セル流へのマッピングな
どを行うモジュールである。

【００３９】ＨＥＣ演算部２２は、ＡＴＭセルヘッダの
ヘッダ誤り制御（ＨＥＣ）フィールドのハンドリングを
行うモジュールであり、伝送路インタフェース処理部２
１の出力であるセル流のＨＥＣ演算を行い、ヘッダの誤
り検出・訂正を行うと共に、セル同期を確立してこれを
次段以降に伝える機能を有する。また、このＨＥＣ演算
部２２にはセルの同期の様子、即ちセル同期の状態がＳ
ＹＮＣＨ状態であるのかＰＲＥＳＹＮＣ状態であるのか
ＨＵＮＴ状態であるのかを外部に通知するためのＬＥＤ
などの表示手段が備えられており、設計者は現在のセル
同期の様子をこのＬＥＤを観察することにより知ること
ができる。

【００４０】データデスクランブル部２３は、ＨＥＣ計
算部２２より通知されたセル同期のタイミングに従っ
て、データのデスクランブルをＣＣＩＴＴ勧告により定
められた４３次の生成多項式により行うモジュールであ
る。

【００４１】ＡＴＭセルヘッダ処理部２４は、ＣＣＩＴ
Ｔ勧告におけるＡＴＭレイヤ処理を主に扱うモジュール
であり、ＶＰＩ／ＶＣＩのハンドリング、シグナリング
セル・管理セル（ＯＡＭセル）のハンドリングその他の
ＡＴＭヘッダ処理を行う。

【００４２】高位レイヤ処理部２５は、ＣＣＩＴＴ勧告
におけるＡＴＭアダプテーションレイヤ以上の処理を行
うモジュールであり、ＡＴＭセル処理、及び伝送路処理
以外の端末処理全般を扱うモジュールである。そして制
御部２６は、以上の各モジュール２１〜２５を制御する
モジュールである。

【００４３】図５は、ＡＴＭ出力装置１とＡＴＭ入力装
置２とを直結させて試験を行う試験形態の一例を示した
ものである。この形態において、ＡＴＭ入力装置２のセ
ル同期の様子がＳＹＮＣＨ状態、即ちセル同期がとれて
いる状態であるにもかかわらず、系全体が所望の動作を
しないという場合、試験者は図１に示したＡＴＭ出力装
置１内のＡＴＭセルヘッダ処理部１２を正しいＨＥＣ値
のみを有したセルのみを出力するモードに設定し、かつ
ＨＥＣ生成・挿入部１３のモードをＨＥＣ計算しないモ
ードに切り替える。この場合、ＡＴＭセルヘッダ処理部
１２からは正しいＨＥＣ値の挿入された空セルとＯＡＭ
セルのみが出力されることになり、ＨＥＣ生成・挿入部
１３はこれらのセルをスルーで通過させることになる。

【００４４】今、この状態でＡＴＭ入力装置２がセル同
期が外れて、ＰＲＥＳＹＮＣ状態かＨＵＮＴ状態になっ
たとすると、例えばＡＴＭ出力装置１内のＡＴＭセルヘ
ッダ処理部１２とＨＥＣ生成・挿入部１３間のタイミン
グの不具合であるとか、ＡＴＭセルヘッダ処理部１２内
から送出しているセルのＨＥＣ値が異常であるなど、系
のセル同期処理系の不具合が原因であることを試験者は
知ることができる。

【００４５】また、この状態でセル同期が外れずＳＹＮ
ＣＨ状態のままであったとすると、例えばＡＴＭ入力装
置２内のＡＴＭセルヘッダ処理部２４以降の不具合であ
るとか、ＡＴＭ出力装置１内の高位レイヤ処理部１１の
不具合など、系のセル同期処理系以外の不具合が全体の
不具合の原因であると試験者は知ることができる。

【００４６】さらに、ＡＴＭ出力装置１内のＡＴＭセル
ヘッダ処理部１２を全ての出力セルが正しいＨＥＣを有
しているモードにすると共に、ＨＥＣ生成・挿入部１３
内の図２に示す比較部２０２における比較結果を信号線
を介してモニタし、この比較結果が「ＡＴＭヘッダ処理
部１２から入力されたセル流の各セルに対して計算され
たＨＥＣの計算値と、実際の各セルのセルヘッダにおけ
るＨＥＣフィールドの値とが異なることにより、入力さ
れてきたセルのＨＥＣフィールドの値は正しくない」と
いうことを示した場合は、系の不具合の原因がＡＴＭ出
力装置１のセル同期処理系に不具合があると特定するこ
とができる。

【００４７】また、同様な設定を行うことにより、ＡＴ
Ｍセルヘッダ処理部とヘッダ誤り制御部間で正常なイン
タフェースがとられているかの確認をＡＴＭ出力装置が
自律的に行うこともできる。例えば上記設定を本装置の
初期設定時に行い、「ＡＴＭヘッダ処理部１２から入力
されたセル流のＨＥＣ値は正しい」との比較結果を示し
た場合は、制御部２６がこれを読み取り、正確にＡＴＭ
セルヘッダ処理部とヘッダ誤り制御部との間の同期がと
れているものとして定常動作に移行し、「入力されたＨ
ＥＣ値は正しくない」との比較結果が得られたときは、
両部間でのインタフェースが正しくとれていないとし
て、初期設定をし直すなどの処置を施すことができる。

【００４８】

【発明の効果】以上詳述したように本発明によれば、Ａ
ＴＭ出力装置とＡＴＭ入力装置を直結して各装置の動作
試験を行う場合、ＡＴＭ入力装置においてセル同期がと
れているにもかかわらず全体の系が不良を起こしている
場合に、ＡＴＭ出力装置のヘッダ誤り制御部におけるＨ
ＥＣ計算モードとＨＥＣ計算しないモードとの切り替え
を行ったり、ＡＴＭセルヘッダ処理部に正しいＨＥＣ値
を含んだセルのみを出力するモードを設けることによ
り、系の不良箇所の切り分けが簡略化できる。

【００４９】また、ＡＴＭセルヘッダ処理部から出力さ
れる正しいＨＥＣ値を含んだセルを空セルもしくは空セ
ルとＯＡＭセルのみとすることにより、ＨＥＣ生成のた
めの計算回路を複数個設けることなく、最小の回路構成
で上記のモード切り替えやモード設定を実現できる。さ
らに、ＨＥＣの計算値の相違の観察を行うことによって
も、同様に系の不良箇所の切り分けが簡略化できる。こ
のように本発明によれば系の不具合の原因を容易に特定
できることにより、試験者はデバッグの手間を軽減する
ことが可能になる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係るＡＴＭ出力装置の構
成図

【図２】 図１におけるＡＴＭセルヘッダ処理部の構成
図

【図３】 図１におけるＨＥＣ生成・挿入部の構成図

【図４】 本発明の一実施例に係るＡＴＭ入力装置の構
成図

【図５】 ＡＴＭ出力装置とＡＴＭ入力装置とを直結さ
せて試験を行う試験形態の一例を示す図

【符号の説明】

１…ＡＴＭ出力装置 ２…ＡＴＭ入力
装置 １１…高位レイヤ処理部 １２…ＡＴＭセ
ルヘッダ処理部 １３…ＨＥＣ生成・挿入部 １４…データス
クランブル部 １５…伝送路インタフェース処理部 １６…制御部 ２１…伝送路インタフェース処理部 ２２…ＨＥＣ演
算部 ２３…データデスクランブル部 ２４…ＡＴＭセ
ルヘッダ処理部 ２５…高位レイヤ処理部 ２６…制御部 １０１…ユーザセル生成部 １０２…シグナ
リングセル生成部 １０３…ＯＡＭセル生成部 １０４…空セル
生成部 １０５…多重化部 ２０１…ＨＥＣ
生成回路 ２０２…比較部 ２０３…セレク
タ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−95366（ＪＰ，Ａ) 特開 平４−17422（ＪＰ，Ａ) 特開 平４−250750（ＪＰ，Ａ) 特開 平４−281643（ＪＰ，Ａ) 特開 平５−300171（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 12/56

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】入力された送信情報にＡＴＭセルヘッダ処
   理を施してセル流を出力するＡＴＭヘッダ処理部と、 このＡＴＭヘッダ処理部から出力されたセル流の全ての
   セルに対してヘッダ誤り制御情報を計算し、計算された
   ヘッダ誤り制御情報が挿入されたセルを出力するモード
   と、前記ＡＴＭヘッダ処理部から出力されたセル流の全
   てのセルをそのままスルーで出力するモードを有するヘ
   ッダ誤り制御部とを具備することを特徴とするＡＴＭ出
   力装置。
2. 【請求項２】入力された送信情報にＡＴＭセルヘッダ処
   理を施してセル流を出力するＡＴＭヘッダ処理部と、 このＡＴＭヘッダ処理部から出力されたセル流の各セル
   に対してヘッダ誤り制御情報の値を計算して、この計算
   値と各セルのセルヘッダにおけるヘッダ誤り制御フィー
   ルドの値とを比較し、両者の値が異なる場合に該ヘッダ
   誤り制御フィールドの値を計算値に置き換えると共に、
   その比較結果を外部へ通知するヘッダ誤り制御部とを具
   備することを特徴とするＡＴＭ出力装置。
3. 【請求項３】前記ヘッダ誤り制御部を経たセル流に対し
   てスクランブルを施すデータスクランブル部を更に具備
   することを特徴とする請求項１または２に記載のＡＴＭ
   出力装置。