KR100335372B1 - 자체 루프백시험이 구현된 유토피아 인터페이스 장치 - Google Patents

자체 루프백시험이 구현된 유토피아 인터페이스 장치 Download PDF

Info

Publication number
KR100335372B1
KR100335372B1 KR1019990033266A KR19990033266A KR100335372B1 KR 100335372 B1 KR100335372 B1 KR 100335372B1 KR 1019990033266 A KR1019990033266 A KR 1019990033266A KR 19990033266 A KR19990033266 A KR 19990033266A KR 100335372 B1 KR100335372 B1 KR 100335372B1
Authority
KR
South Korea
Prior art keywords
utopia
layer
receiver
physical layer
atm
Prior art date
Application number
KR1019990033266A
Other languages
English (en)
Other versions
KR20010017640A (ko
Inventor
강선
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990033266A priority Critical patent/KR100335372B1/ko
Publication of KR20010017640A publication Critical patent/KR20010017640A/ko
Application granted granted Critical
Publication of KR100335372B1 publication Critical patent/KR100335372B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/111—Switch interfaces, e.g. port details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5628—Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 자체 루프백(loopback)시험을 위한 회로가 구현된 유토피아 인터페이스장치에 관한 것으로서, 유토피아 인터페이스를 사용하는 VLSI 소자 구현 시 간단한 기능을 추가 함으로써 칩 자체의 로컬 루프백(local loopback) 시험을 용이하게 하고, 보드레벨에서 VLSI소자의 시험을 위한 별도의 소자(FPGA)의 구현을 위한 시간 및 비용의 절감 효과를 제공한다.

Description

자체 루프백시험이 구현된 유토피아 인터페이스 장치{UTOPIA INTERFACE UNIT HAVING SELF LOOP-BACK TEST MODE}
본 발명은 유토피아 인터페이스(Utopia Interface)장치에 관한 것으로, 특히 자체 루프백(loopback)시험을 위한 회로를 구비하여 칩(chip) 자체의 로컬(local) 루프백시험을 용이하도록 구성된 유토피아 인터페이스장치에 관한 것이다.
유토피아(Utopia) 인터페이스는 ATM 포험(Forum)에서 ATM 계층과 물리(Physical)계층 사이의 인터페이스에 관한 표준 규격이다. 이 인터페이스는 ATM 및 물리계층 기능이 있는 상용 칩에 거의 모두 사용되고 있다.
이와 관련하여 도 1은 일반적인 유토피아 인터페이스 구조를 도시하고 있다. 도시된 바와 같이 ATM 계층의 유토피아 인터페이스를 갖는 칩을 "칩 A"(Chip A)(15), 물리계층의 유토피아 인터페이스를 갖는 칩을 "칩 B"(Chip B)(16)라 할 경우, 유토피아 인터페이스는 ATM 계층을 중심으로 한 데이터의 흐름방향을 기준으로 송신(Tx), 수신(Rx) 방향이 결정된다. 즉, ATM 계층(11)에서 물리계층(12)으로 데이터를 전달하는 방향을 송신(Tx)으로 하고 ATM 계층(13)이 물리계층(14)으로부터 데이터를 받는 방향을 수신(Rx)으로 정해져 있다. 또한 기본적으로 ATM 계층에서 제공하는 송신클럭 TxCLK(s1)과 수신클럭 RxCLK(s7)에 동기화 되어 있으며 물리 계층은 이 클럭을 받아서 데이터를 송수신 하는데 사용한다. 이는 ATM 계층이 여러개의 다른 물리계층과의 접속을 위해 마스터(Master) 역할을 하기 위한 것이다.
한편, 유토피아 인터페이스는 ATM 계층에 물리계층이 붙는 수에 따라 레벨1(Level 1)과 레벨2(Level 2) 규격이 있는데, 본 기술은 레벨 1, 2 모두에 사용될 수 있다. 유토피아 레벨2는 다중 물리계층(multi-physical) 환경에서 통신하기 위한 규약으로 기본적으로 유토피아 레벨1을 수용하되 추가로 어드레스 신호가 포함된다.
도 1에서 유토피아 송신 인터페이스 신호는 ATM 계층(11)에서 물리계층(12)으로 전송하는 데이터를 나타내는 송신데이타(TxDATA)(s2), 상기 송신데이타(TxDATA)가 유효(Valid)한 것을 나타내는 신호(TxEnb*)(s4), 상기 송신데이타(TxDATA)의 셀 시작을 알려주는 신호(TxSOC)(s3), 물리계층에서 셀을 받을 수 있다는 정보를 가진 신호(TxClav/TxFull*)(s5)(이하 "TxClav"로 표기됨), 데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 클럭(TxClk)(s1), 레벨 2에서 여러 개의 물리계층이 접할 때 어드레스 폴링(address falling)을 위하여 필요한 어드레스(TxAddr[4:0](s6)로 구성된다. 또한 유토피아 수신 인터페이스 신호는 ATM 계층(13)에서 물리계층(14)으로 전달되는 클럭 신호 RxClk(s7), ATM 계층에서 물리계층으로부터 받는 수신데이타(RxDATA)(7:0)(s8), 상기 수신데이타(RxDATA)의 셀 시작을 알려주는 신호(RxSOC)(s9), 상기 수신데이타(RxDATA)와 그 시작을 알려주는 신호(RxSOC)의 리드 윈도우(read window)로 사용하는 신호(RxEnb*)(s10), 물리계층에서 전송할 데이터의 상태를 알려주기 위한 신호(RxEmpty*RxClav)(s11)(이하 "RxClav"로 표기됨), 레벨 2에서 여러 개의 물리계층 중 한 개의 물리계층을 선택하기 위하여 ATM계층에서 내보내는 어드레스(RxAddr[4:0])(s12) 신호로 구성된다. 기타 유토피아 인터페이스에 대한 사항들은 공지의 규격에 의해 당해분야의 전문가에게 잘 알려져 있으므로 더 이상의 설명은 생략한다.
한편 도 1의 유토피아 인터페이스장치가, AMT 계층(또는 물리계층)의 유토피아 인터페이스를 가진 칩 A(15)(또는 칩 B(16)를 유토피아 루프백(loopback) 시험을 위해서는, 첫번째로 칩 안에 루프백(loopback) 기능을 삽입하는 방법과, 두 번째로 칩 외부에서 인터페이스를 하기 위한 상대 계층(ATM은 물리, 물리는 ATM 계층)의 유토피아 인터페이스를 구현하여 루프백(loopback) 시험하는 방법이 있다. 여기서 첫 번째 방법인 내부 루프백기능을 삽입하여 루프백 시험을 하는 경우는 별도의 추가 로직(logic)을 구현하여야 한다는 부담 외에도, 외부에서는 칩의 동작을 보지 못하는 단점이 있다. 또한 두 번째 방법인 외부 루프백 시험 방법을 선택 하였을 겨우엥는 시스템 구현시 시험을 위한 별도의 회로의 구현이 필요하다는 부담이 발생되었다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서, 간단한 내부로직의 추가로 칩 자체 루프백 기능을 지원하고 시스템 구현 시에도 칩 시험의 편리성을 제공하는 유토피아 인터페이스장치를 제공함을 그 목적으로 한다.
또한, 본 발명의 다른 목적은 유토피아 인터페이스를 사용하는 VLSI 소자 구현 시 간단한 기능을 추가 함으로써 칩 자체의 로컬 루프백(local loopback) 시험을 용이하게 하고, 보드레벨(board level)에서 구현된 이 VLSI소자의 시험 시 시험을 위한 별도의 소자(FPGA)의 구혀니을 위한 시간 및 비용을 절감시키는 유토피아인터페이스장치를 제공한다.
도 1은 일반적인 유토피아 인터페이스 장치 구성도,
도 2는 본 발명에 의한 유토피아 인터페이스 장치를 사용하는 소자의 자체 루프백(loopback)시험을 위한 일실시예 회로도.
* 도면의 주요 부호에 대한 설명
21 : ATM계층 유토피아 송신부 22 : 물리계층 수신부
23 : ATM계층 수신부 24 : 물리계층 유토피아 수신부
25 : Master chip(ATM 계층칩) 26 : Slave chip(물리계층칩)
27 : 물리계층 유토피아 송신부 28 : ATM계층 유토피아 수신부
29 : 물리계층 유토피아 송신부 210 : ATM계층 유토피아 수신부
211 : 송신클럭 TxCLK 발생 외부클럭소스
212 : 수신클럭 RxCLK 발생 외부클럭소스
상기 목적들을 달성하기 위한 본 발명에 의한 유토피아 인터페이스장치는, ATM계층 유토피아 송신부와, 물리계층 유토피아 송신부와 ATM계층 유토피아 수신부가 함게 집적된 ATM계층 수신부와, 상기 ATM계층 수신부의 내부 모드를 결정하는 마스터/슬레이브 선택신호를 입력하는 수단과, 상기 ATM계층 유토피아 송신부의 접속신호와 ATM계층 수신부의 접속신호를 대응적으로 접속시키는 수단과, 데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 송신클럭을 발생하는 제1외부클럭소스와, 데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 수신클럭을 발생하는 제2외부클럭소스를 구비하여, ATM계층 칩의 자체 루프백 시험을 구현하는 유토피아 인터페이스장치임을 특징으로 한다.
또한, 상기 목적들을 달성하기 위한 본 발명에 의한 유토피아 인터페이스장치는, 물리계층 유토피아 수신부와, 물리계층 유토피아 송신부와 ATM계층 유토피아 수신부가 함께 집적된 물리계층 수신부와, 상기 물리계층 수신부의 내부 모드를 결정하는 마스터/슬레이브 선택신호를 입력하는 수단과, 상기 물리계층 유토피아 수신부의 접속신호와 물리계층 수신부의 접속신호를 대응적으로 접속시키는 수단과, 데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 송신클럭을 발생하는 제1외부클럭소스와, 데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 수신클럭을 발생하는 제2외부클럭소스를 구비하여, 물리계층 칩의자체 루프백 시험을 구현하는 유토피아 인터페이스장치임을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 도면에서 종래기술과 동일한 구성요소에 대하여는 동일한 도면 부호를 인용하였다.
도 2는 본 발명에 의한 유토피아 인터페이스를 사용하는 소자의 자체 루프백(loopback)시험을 위한 회로 구조를 보여주고 있다.
도2의 좌측구성을 참조하면, ATM계층 유토피아 송신부(21)와, 물리계층 유토피아 송신부(29)와 ATM계층 유토피아 수신부(210)가 함께 집적된 ATM계층 수신부(23)와, 상기 ATM계층 수신부(23)의 내부 모드를 결정하는 마스터/슬레이브 선택신호(s13)를 입력하는 수단과, 상기 ATM계층 유토피아 송신부(21)의 접속신호와 ATM계층 수신부(23)의 접속신호를 대응적으로 접속시키는 수단과, 데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 송신클럭 TxCLK를 발생하는 제1외부클럭소스(211)와, 데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 수신클럭 RxCLK를 발생하는 제2외부클럭소스(211)를 구비하여, ATM계층 칩의 자체 루프백 시험을 구현하는 유토피아 인터페이스장치의 구성이 개시되어 있다.
또한 도2의 우측을 참조하면, 물리계층 유토피아 수신부(24)와, 물리계층 유토피아 송신부(27)와 ATM계층 유토피아 수신부(28)가 함께 직접된 물리계층 수신부(22)와, 상기 물리계층 수신부(22)의 내부 모드를 결정하는 마스터/슬레이브선택 신호(s14)를 입력하는 수단과, 상기 물리계층 유토피아 수신부(24)의 접속신호와 물리계층 수신부(22)의 접속신호를 대응적으로 접속시키는 수단과, 데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 송신클럭 TxCLK를 발생하는 제1외부클럭소스(211)와, 데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 수신클럭 RxCLK를 발생하는 제2외부클럭소스(211)를 구비하여, 물리계층 칩의 자체 루프백 시험을 구현하는 유토피아 인터페이스장치가 개시되어 있다.
도 2에서 먼저 ATM 계층 기능을 하는 칩 A(25)를 살펴본다. 전술한 도 1의 칩 (15)와 차이점은 그 수신부(23)에 AMT계층_유토피아_송신부(21)와 붙는 물리계층_유토피아_수신부(27)의 기능이 들어 있는 것과, 마스터/슬레이브 선택(Master/Slave select) 신호(s13)가 추가된 것이다. 초고밀도집적회로(VLSI) 구현시 이 정도의 기능을 삽입하는 것은 게이트(gate) 수가 상대적으로 작아 거의 문제가 되지 않는다. 또한 AAL(ATM Adaptation layer) 기능을 하는 칩은 보통 ATM 인터페이스와 물리계층 인터페이스를 둘다 지원한다. 즉, 이러한 칩들은 추가로 들어가는 로직(logic)이 거의 없다고 볼 수 있다. 그런데도 이러한 루프백(loopback) 기능은 지원하지 못한다.
본 발명의 주요한 특징으로 다음과 같다. 유토피아 인터페이스에서 송/수신 클럭(s1)(s7)은 전술한 도 1에서 살펴본 바와 같이 ATM 계층에서 물리계층으로 전달된다. 그러나 본 발명에서는 이 클럭을 모두 외부의 클럭소스인 Utopia TxCLK source(211) 및 Utopia RxCLK source(212)에서 수신하도록 하였다. 그 이유는 루프백(loopback) 시험 시 RxClK(s7)은 클럭의 방향이 역(reverse)이 되어 양방향(bi-directional) 클럭을 지원하도록 해야 하는데, 모드(mode) 선택에 따라서 방향이 바뀌는 양방향 클럭으로 동작하면 클럭파형이 깨끗하지 않거나 지연(delay)을 야기 시킬 수 있기 때문이다. 또한 클럭을 외부에서 모두 받도록 하면 유토피아 인터페이스 상의 타이밍 마진(timing margin)을 줄일 수 있는 이점도 잇다. 실제로 ATM 계층과 물리계층 기능을 모두 지원하는 칩 들은 외부에서 클럭을 수신하도록 구현을 하는 경우가 많다. 유토피아 인터페이스는 클럭과 어드레스를 제외하면 송신부(11)의 출력신호수와 수신부(13)의 입력신호수가 같고, 송신부(11)의 입력신호수와 수신부(13)의 출력신호수가 같다. 그래서 시험모드일 경우 도 2의 TxData[7:0]신호는 RxData[7:0]에 연결하고, TxSOC신호는 RxSOC신호에 그대로 연결하고, TxEnb*(s15)신호는 데이터 방향이 맞는 RxClav(s16) 신호에 연결하며, TxClav(s17)신호는 RxEnb*(s18)에 연결하면 된다. 그러면 마스터/슬레이브 선택(Master/Slave select)신호(s13)에 따라서 정상상태 일 경우는 Master(ATM)모드로 동작하는 (210)의 기능을 수행하고, 루프백(Loopback) 시험모드일 경우에는 RxData[7:0]신호는 TxData[7:0]신호로, RxSOC는 TxSOC, RxEnb*는 TxClav, RxClav는 TxEnb*로 생각하고 (29)의 물리계층_유토피아_송신부의 기능을 수행하면 된다. 즉, 외부의 마스터/슬레이브 모드 선택 신호(s13), 클럭(clock)의 외부 공급, 각 신호의 맵핑(mapping), 물리계층_유토피아 기능의 삽입으로 간단하게 이 문제를 해결할 수 있다.
물리계층을 하는 소자인 칩 B(26)도 앞에서 설명한 ATM 계층의 기능을 하는소자 칩 A(25)와 같이 구현하면 된다. 즉, 시험모드일 경우 칩 B와 연결된 TxData[7:0]신호는 RxData[7:0]에 연결하고, TxSOC신호는 RxSOC신호에 그대로 연결하고, TxEnb*(s15)신호는 데이터 방향이 맞는 RxClav(s16) 신호에 연결하며, TxClav(s17)신호는 RxEnb*(s18)에 연결하면 된다. 그러면 Master/Slave select신호(s14)에 따라서 정상상태일 경우는 Slave(PHY) 모드로 동작하는 (27)의 기능을 수행하고, Loopback 시험모드일 경우에는 TxData[7:0] 신호는 RxData[7:0]신호로, TxSOC는 RxSOC, TxEnb*는 RxClav, TxClav는 RxEnb*로 생각하고 (28)의 ATM계층_유토피아_송신부의 기능을 수행하면 된다.
상술한 내용은 본 발명의 실시예에 관하여 설명이 이루어졌지만, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은, 유토피아 인터페이스를 사용하는 소자의ㅈ ㅏ체 루프백(loopback)시험을 위한 회로 구현 방법으로서, 유토피아 인터페이스를 사용하는 VLSI 소자 구현 시 간단한 기능을 추가 함으로써 칩 자체의 로컬 루프백(local loopback) 시험을 용이하게 하고, 보드(board)레벨에서 구현된 이 VLSI소자의 시험 시 시험을 위한 별도의 소자(FPGA)의 구현을 위한 시간 및 비용의 절감하는 효과가 있다.

Claims (3)

  1. ATM계층 칩의 자체 루프백 시험을 구현하기 위한 유토피아 인터페이스장치에 있어서,
    ATM계층 유토피아 송신부;
    물리계층 유토피아 송신부와 ATM계층 유토피아 수신부가 함께 집적된 ATM계층 수신부;
    상기 ATM계층 수신부의 내부 모드를 결정하는 마스터/스리레이브 선택신호를 입력하는 수단;
    상기 ATM계층 유토피아 송신부의 접속신호와 ATM계층 수신부의 접속신호를 대응적으로 접속시키는 수단;
    데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 송신 클럭을 발생하는 제1외부클럭소스; 및
    데이터 전송 및 동기화를 위해 AMT 계층에서 물리 계층으로 전달되는 수신 클럭을 발생하는 제2외부클럭소스
    를 포함하여 이루어짐을 특징으로 하는 유토피아 인터페이스장치.
  2. 물리계층 칩의 자체 루프백 시험을 구현하기 위한 유토피아 인터페이스장치에 있어서,
    물리계층 유토피아 수신부;
    물리계층 유토피아 송신부와 ATM계층 유토피아 수신부가 함께 집적된 물리계층 수신부;
    상기 물리계층 수신부의 내부 모드를 결정하는 마스터/슬레이브 선택신호를 입력하는 수단;
    상기 물리계층 유토피아 수신부의 접속신호와 물리계층 수신부의 접속신호를 대응적으로 접속시키는 수단;
    데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 송신 클럭을 발생하는 제1외부클럭소스;
    데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 수신 클럭을 발생하는 제2외부클럭소스
    를 포함하여 이루어짐을 특징으로 하는 유토피아 인터페이스장치.
  3. 자체 루프백 시험을 구현하기 위한 유토피아 인터페이스장치에 있어서,
    ATM계층 유토피아 송신부와, 물리계층 유토피아 송신부와 ATM계층 유토피아 수신부가 함께 집적된 ATM계층 수신부와, 상기 ATM계층 수신부의 내부 모드를 결정하는 마스터/슬레이브 선택신호를 입력하는 수단을 포함하여 구성되는 ATM계층칩;
    상기 ATM계층 유토피아 송신부의 접속신호와 ATM계층 수신부의 접속신호를 대응적으로 접속시키는 제1수단;
    데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 송신을 발생하는 제1외부클럭소스;
    데이터 전송 및 동기화를 위해 ATM 계층에서 물리 계층으로 전달되는 수신 클럭을 발생하는 제2외부클럭소스;
    물리계층 유토피아 수신부와, 물리계층 유토피아 송신부와 ATM계층 유토피아 수신부가 함께 집적된 물리계층 수신부와, 상기 물리계층 수신부의 내부 모드를 결정하는 마스터/슬레이브 선택신호를 입력하는 수단을 포함하여 구성되는 물리계층칩; 및
    상기 물리계층 유토피아 수신부의 접속신호와 물리계층 수신부의 접속신호를 대응적으로 접속시키는 제2수단
    을 포함하여 이루어진 유토피아 인터페이스장치.
KR1019990033266A 1999-08-13 1999-08-13 자체 루프백시험이 구현된 유토피아 인터페이스 장치 KR100335372B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990033266A KR100335372B1 (ko) 1999-08-13 1999-08-13 자체 루프백시험이 구현된 유토피아 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990033266A KR100335372B1 (ko) 1999-08-13 1999-08-13 자체 루프백시험이 구현된 유토피아 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20010017640A KR20010017640A (ko) 2001-03-05
KR100335372B1 true KR100335372B1 (ko) 2002-05-06

Family

ID=19607048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990033266A KR100335372B1 (ko) 1999-08-13 1999-08-13 자체 루프백시험이 구현된 유토피아 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100335372B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073577A (ko) * 2002-03-12 2003-09-19 (주) 윌텍정보통신 유토피아 인터페이스 장치
KR100459032B1 (ko) * 2001-12-01 2004-12-03 엘지전자 주식회사 에이티엠 교환기에서 유토피아 정합 장치
US10965934B2 (en) 2016-01-08 2021-03-30 Samsung Electronics Co., Ltd. System on chip and integrated circuit for performing data loopback and mobile device including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428667B1 (ko) * 2001-07-18 2004-04-28 엘지전자 주식회사 에이티엠 셀 스위칭 회로
KR100763706B1 (ko) * 2002-06-07 2007-10-04 엘지노텔 주식회사 유토피아 인터페이스에서의 셀 루프백 시험 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459032B1 (ko) * 2001-12-01 2004-12-03 엘지전자 주식회사 에이티엠 교환기에서 유토피아 정합 장치
KR20030073577A (ko) * 2002-03-12 2003-09-19 (주) 윌텍정보통신 유토피아 인터페이스 장치
US10965934B2 (en) 2016-01-08 2021-03-30 Samsung Electronics Co., Ltd. System on chip and integrated circuit for performing data loopback and mobile device including the same

Also Published As

Publication number Publication date
KR20010017640A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
US6049837A (en) Programmable output interface for lower level open system interconnection architecture
US5400340A (en) End of packet detector and resynchronizer for serial data buses
CN101911000B (zh) 用于连接电子装置的控制总线
CA2266029A1 (en) Low power serial protocol translator for use in multi-circuit board electronic systems
IE922101A1 (en) Multiplexing scheme for modem control signals
JP2002232508A (ja) 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法
KR100335372B1 (ko) 자체 루프백시험이 구현된 유토피아 인터페이스 장치
US5648972A (en) V.35 integrated circuit transceiver with diagnostics loopback
US6880026B2 (en) Method and apparatus for implementing chip-to-chip interconnect bus initialization
US6470404B1 (en) Asynchronous communication device
KR20050023699A (ko) 복수의 ｃｐｕ 시스템에서 디바이스를 공유하는 방법 및장치
KR20040014335A (ko) 직렬 버스 네트워크용 링킹 어드레서블 섀도우 포트 및프로토콜
US5943341A (en) Token ring adapter interface
US5689643A (en) Communication device for transmitting asynchronous formatted data synchronously
US6088810A (en) Apparatus for synchronized data interchange between locally dedicated sources
US5043989A (en) Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames
KR100298361B1 (ko) 비동기전송모드계층과 다중물리계층간의 비동기전송모드셀핸드쉐이킹방법
US6865626B1 (en) UART automatic half-duplex direction control with programmable delay
JP3434615B2 (ja) 信号伝送システム及び伝送装置
EP1150451A2 (en) Method and apparatus for initializing a synchronizer
KR100247027B1 (ko) 무선장치의 무선주파수 상태정보 수집장치 및 방법
JP3095060B2 (ja) Ａｔｍスイッチ装置
KR100439239B1 (ko) 가상 연결 블록과 제네릭 프레이밍 블록간의 인터페이스장치
KR20030073577A (ko) 유토피아 인터페이스 장치
US7657799B2 (en) Method and apparatus for testing a dual mode interface

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee