KR100456139B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100456139B1
KR100456139B1 KR10-2001-0075613A KR20010075613A KR100456139B1 KR 100456139 B1 KR100456139 B1 KR 100456139B1 KR 20010075613 A KR20010075613 A KR 20010075613A KR 100456139 B1 KR100456139 B1 KR 100456139B1
Authority
KR
South Korea
Prior art keywords
sustain
electrode
discharge
pdp
scan
Prior art date
Application number
KR10-2001-0075613A
Other languages
Korean (ko)
Other versions
KR20030045212A (en
Inventor
양성수
신영교
이재구
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0075613A priority Critical patent/KR100456139B1/en
Publication of KR20030045212A publication Critical patent/KR20030045212A/en
Application granted granted Critical
Publication of KR100456139B1 publication Critical patent/KR100456139B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 발광효율 및 휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel capable of improving luminous efficiency and luminance.

본 발명은 제 1 유지전압이 교번적으로 공급되어 유지방전을 일으키는 제 1 유지전극쌍과, 상기 제 1 유지전극쌍의 양측에 각각 배치되는 유지전극들을 포함하며 상기 제 1 유지전압보다 높은 제 2 유지전압이 공급되어 유지방전패스를 신장시키는 제 2 유지전극쌍을 구비하며, 상기 제 1 유지전극쌍과 상기 제 2 유지전극쌍은 단차진 것을 특징으로 한다.The present invention includes a first sustain electrode pair alternately supplied with a first sustain voltage to cause sustain discharge, and a sustain electrode disposed on both sides of the first sustain electrode pair, the second sustain voltage being higher than the first sustain voltage. And a second sustain electrode pair supplied with a sustain voltage to extend the sustain discharge path, wherein the first sustain electrode pair and the second sustain electrode pair are stepped.

이러한 구성에 의하여, 본 발명은 방전경로와 방전면적을 증가시켜 발광효율이 향상된다. 뿐만 아니라 투명전극을 사용하지 않음으로써 생산비용이 절감된다.By such a configuration, the present invention improves the luminous efficiency by increasing the discharge path and the discharge area. In addition, the production cost is reduced by not using a transparent electrode.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한것으로, 특히 발광효율 및 휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel capable of improving luminous efficiency and luminance.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 진공 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다.Plasma Display Panel (hereinafter referred to as "PDP") is a display device using visible light generated from a phosphor when vacuum ultraviolet rays generated by gas discharge excite the phosphor.

PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.PDP is thinner and lighter than Cathode Ray Tube (CRT), which has been the mainstay of display means, and has the advantage of being able to realize high definition large screen. PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell constitutes a pixel of the screen.

도 1a 및 도 1b는 종래의 3전극 교류 면방전형 PDP의 방전셀 구조를 나타내는 도면이다.1A and 1B are diagrams showing the discharge cell structure of a conventional three-electrode AC surface discharge type PDP.

도 1a 및 도 1b를 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.1A and 1B, a discharge cell of a conventional three-electrode AC surface discharge type PDP includes a scan / sustain electrode 12Y and a common sustain electrode 12Z formed on an upper substrate 10, and a lower substrate 18. Is provided on the address electrode 20X.

주사/서스테인전극(12Y)과 공통서스테인전극(12Z)은 투명전극으로 만들어져 상부기판(10) 상에 나란하게 형성된다. 이러한, 주사/서스테인전극(12Y)과 공통서스테인전극(12Z) 각각에는 전기전도성이 높은 버스전극들(13Y, 13Z)이 각각 형성된다. 이 버스전극들(13Y, 13Z)은 전기전도성이 높은 물질을 사용함으로써 일정한 전압을 패널에 안정적으로 공급하는 역할을 한다.The scan / sustain electrode 12Y and the common sustain electrode 12Z are made of transparent electrodes and formed side by side on the upper substrate 10. Each of the scan / sustain electrode 12Y and the common sustain electrode 12Z has bus electrodes 13Y and 13Z having high electrical conductivity, respectively. The bus electrodes 13Y and 13Z serve to stably supply a constant voltage to the panel by using a material having high electrical conductivity.

버스전극들(13Y, 13Z)로 사용되는 물질은 일반적으로 가시광선을 투과할 수 없는 불투명성 물질을 가지게 된다. 반면에 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)으로 사용되는 물질은 가시광이 잘 투과할 수 있는 물질을 사용하는데 일반적으로 버스전극들(13Y, 13Z)에 사용되는 물질보다 전기 전도성이 다소 떨어진다.The material used for the bus electrodes 13Y and 13Z generally has an opaque material that cannot transmit visible light. On the other hand, the material used as the scan / sustain electrode 12Y and the common sustain electrode 12Z uses a material that can transmit visible light well, and generally has a higher electrical conductivity than the material used for the bus electrodes 13Y and 13Z. Somewhat falling

이와 같이, 버스전극들(13Y, 13Z)이 각각 형성되고 나란하게 형성된 주사/서스테인전극(12Y)과 공통서스테인전극(12Z) 상에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다.As described above, the upper dielectric layer 14 and the passivation layer 16 are stacked on the scan / sustain electrode 12Y and the common sustain electrode 12Z formed with the bus electrodes 13Y and 13Z, respectively. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated.

보호막(16)은 플라즈마 방전시 발생된 이온들이 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The protective layer 16 prevents the ions generated during the plasma discharge from damaging the upper dielectric layer 14 and increases the discharge efficiency of the secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22) 및 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode 20X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode 20X is formed in the direction crossing the scan / sustain electrode 12Y and the common sustain electrode 12Z.

격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)/하부기판(18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The partition wall 24 is formed in parallel with the address electrode 20X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper substrate 10 / lower substrate 18 and the partition wall 24.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스기간과 서스테인기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.The AC surface discharge type PDP is driven by dividing one frame into several subfields having different discharge times in order to express gray levels of an image. Each subfield is further divided into a reset period for uniformly causing discharge, an address period for selecting a discharge cell, and a sustain period for expressing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields. Each of the eight subfields is further divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased. In this way, since the sustain period is different in each subfield, the gray level of the image can be expressed.

여기서, 리셋기간에는 공통서스테인전극(12Z)에 리셋 펄스가 공급되어 리셋 방전이 일어난다. 어드레스 기간에는 주사/서스테인전극(12Y)에 주사펄스가 공급됨과 아울러 어드레스전극(20X)에 데이터 펄스가 공급되어 두 전극(12Y,20X) 간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(14,22)에 벽전하가 형성된다. 서스테인기간에는 도 2와 같이 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 교번적으로 공급되는 펄스신호에 의해 두 전극(12Y,12Z) 간에 서스테인 방전이 일어난다.Here, in the reset period, a reset pulse is supplied to the common sustain electrode 12Z to cause reset discharge. In the address period, scan pulses are supplied to the scan / sustain electrodes 12Y, and data pulses are supplied to the address electrodes 20X to generate address discharges between the two electrodes 12Y and 20X. During the address discharge, wall charges are formed in the upper and lower dielectric layers 14 and 22. In the sustain period, sustain discharge occurs between the two electrodes 12Y and 12Z by a pulse signal alternately supplied to the scan / sustain electrode 12Y and the common sustain electrode 12Z as shown in FIG.

이를 상세히 설명하면, 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)에 펄스신호가 공급되면 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)이 음극 및 양극을 반복하면서 서스테인 방전이 발생한다. 이때, 주사/서스테인전극(12Y) 및공통서스테인전극(12Z)은 방전셀의 중심부에 좁은 간격으로 형성되어 있기 때문에 방전공간의 활용도가 떨어진다.In detail, when a pulse signal is supplied to the scan / sustain electrode 12Y and the common sustain electrode 12Z, a sustain discharge occurs while the scan / sustain electrode 12Y and the common sustain electrode 12Z repeat the cathode and the anode. do. At this time, since the scan / sustain electrode 12Y and the common sustain electrode 12Z are formed at the center of the discharge cell at narrow intervals, the utilization of the discharge space is low.

다시 말하여, 서스테인 방전은 인접되게 형성되어 있는 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)간에 발생하고, 서스테인 방전에 의해 생성된 플라즈마는 전극들(12Y,12Z)을 따라 수평적으로 형성된다. 즉, 인접되게 형성되어 있는 전극들(12Y,12Z)간에 방전이 발생하기 때문에 방전경로가 짧아지고, 이에 따라 방전면적이 축소되어 방전효율이 저하되는 문제점이 있다.In other words, the sustain discharge is generated between the scan / sustain electrode 12Y and the common sustain electrode 12Z that are formed adjacent to each other, and the plasma generated by the sustain discharge is horizontally along the electrodes 12Y and 12Z. Is formed. That is, since discharge occurs between the electrodes 12Y and 12Z that are formed adjacent to each other, the discharge path is shortened, and thus the discharge area is reduced, thereby reducing the discharge efficiency.

이와 같은 문제점을 해결하기 위하여, 도 3a 및 도 3b와 같이 종래의 교류 면방전형 PDP셀의 전극 형태를 변화시키게 된다.In order to solve such a problem, as shown in Figs. 3a and 3b, the electrode shape of the conventional AC surface discharge type PDP cell is changed.

도 3a 및 도 3b를 참조하면, 종래의 또 다른 PDP셀의 방전셀은 도 1에 도시된 종래의 PDP의 방전셀에서의 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)으로 사용되는 투명전극 대신에 전기전도성이 높은 버스전극들만으로 제 1 내지 제 3 주사/서스테인전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인전극(Z1, Y2, Y3)이 형성된다.3A and 3B, the discharge cells of another conventional PDP cell are transparent used as the scan / sustain electrode 12Y and the common sustain electrode 12Z in the discharge cells of the conventional PDP shown in FIG. 1. Instead of the electrodes, first to third scan / sustain electrodes Y1, Y2 and Y3 and first to third common sustain electrodes Z1, Y2 and Y3 are formed using only bus electrodes having high electrical conductivity.

즉, 종래의 넓은 면적을 가지는 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)의 역할을 펜스(Fence) 형태로 구성된 폭이 좁은 다수개의 제 1 내지 제 3 주사/서스테인 버스전극들(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극들(Z1, Y2, Y3)이 대신하게 된다.That is, a plurality of narrow first to third scan / sustain bus electrodes Y1 having a fence shape serving as a scan / sustain electrode 12Y and a common sustain electrode 12Z having a large area in the related art. , Y2 and Y3 and the first to third common sustain bus electrodes Z1, Y2 and Y3 are replaced.

이와 같은, 종래의 또 다른 PDP의 방전셀은 도 2와 같은 구동펄스가 공급된다.Such a discharge cell of another conventional PDP is supplied with a driving pulse as shown in FIG.

이를 상세히 설명하면, 제 1 내지 제 3 주사/서스테인 버스전극들(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극들(Z1, Z2, Z3)에 펄스신호(Vsus)가 공급되면 제 1 내지 제 3 주사/서스테인 버스전극들(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극들(Z1, Z2, Z3)이 음극 및 양극을 반복하면서 서스테인 방전이 발생한다.In detail, when the pulse signal Vsus is supplied to the first to third scan / sustain bus electrodes Y1, Y2 and Y3 and the first to third common sustain bus electrodes Z1, Z2 and Z3. Sustain discharge occurs while the first to third scan / sustain bus electrodes Y1, Y2 and Y3 and the first to third common sustain bus electrodes Z1, Z2 and Z3 repeat the cathode and the anode.

이렇게 인접되게 형성되어 있는 제 1 주사/서스테인 버스전극(Y1) 및 제 1 공통서스테인 버스전극(Z1) 간에 1차 방전이 발생하게 된다. 이와 같이 1차 방전이 일어나면 하전입자들이 생성되고, 이때 생성된 하전입자들의 프라이밍 효과에 의해 제 2 주사/서스테인 버스전극(Y2) 및 제 2 공통서스테인 버스전극(Z2) 간에 2차 방전이 유도된다. 또한, 2차 방전에 의해 생성된 하전입자들이 프라이밍 효과에 의해 제 3 주사/서스테인 버스전극(Y3) 및 제 3 공통서스테인 버스전극(Z3) 간에 3차 방전이 유도된다.The primary discharge is generated between the first scan / sustain bus electrode Y1 and the first common sustain bus electrode Z1 which are formed adjacent to each other. As such, when the primary discharge occurs, charged particles are generated, and the secondary discharge is induced between the second scan / sustain bus electrode Y2 and the second common sustain bus electrode Z2 by the priming effect of the generated charged particles. . In addition, a third discharge is induced between the third scan / sustain bus electrode Y3 and the third common sustain bus electrode Z3 by the priming effect of the charged particles generated by the secondary discharge.

도 4는 도 3a 및 도 3b에 나타난 바와 같이 버스전극이 펜스 형태로 구성된 PDP 셀의 두 가지 경우에 대해 발광효율을 종래의 일반적인 면방전형 PDP에서의 발광효율과 비교한 것이다.4A and 3B, light emission efficiencies are compared with light emission efficiencies of a conventional surface discharge type PDP for two cases of a PDP cell having a bus electrode having a fence shape as shown in FIGS. 3A and 3B.

도 4를 참조하면, 종래의 PDP는 주사/서스테인전극(12Y)과 공통서스테인전극간(12Z)의 간격은 60㎛이고 각각의 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)의 폭은 380㎛이며, 각 전극의 종단 부분과 셀의 경계까지의 거리는 220㎛이다. 일반적인 펜스구조를 갖는 제 1 PDP는 각 버스전극(Y, Z)의 폭은 60㎛이고 각 버스전극(Y, Z) 간의 간격은 100㎛이다. 또한, 펜스구조를 갖는제 2 PDP는 버스전극(Y1, Z1)만 60㎛의 폭을 가지며 나머지 버스전극(Y2, Y3, Z2, Z3)은 40㎛의 폭을 가진다. 또한 버스전극(Y, Z)간의 간격은 120㎛이다. 셀의 바깥쪽에 위치한 버스전극(Y, Z)의 종단 부분과 셀의 경계까지의 거리는 종래의 PDP와 마찬가지로 220㎛이다.Referring to FIG. 4, in the conventional PDP, the interval between the scan / sustain electrode 12Y and the common sustain electrode 12Z is 60 μm, and the width of each scan / sustain electrode 12Y and the common sustain electrode 12Z is It is 380 micrometers, and the distance to the edge part of each electrode and the boundary of a cell is 220 micrometers. In the first PDP having a general fence structure, each bus electrode (Y, Z) has a width of 60 µm and a distance between each bus electrode (Y, Z) is 100 µm. In addition, the second PDP having the fence structure has a width of only 60 mu m for the bus electrodes Y1 and Z1, and the width of the remaining bus electrodes Y2, Y3, Z2 and Z3 has a width of 40 mu m. The distance between the bus electrodes Y and Z is 120 탆. The distance between the end portions of the bus electrodes Y and Z located outside the cell and the boundary of the cell is 220 占 퐉 as in the conventional PDP.

도 4에서 보는 바와 같이 종래의 PDP와 일반적인 펜스 구조의 제 1 및 제 2 PDP의 발광효율을 비교하면 큰 차이는 없으며 오히려 일반적인 펜스 PDP에서의 플라즈마의 방전이 종래의 PDP에 비해 활발하지 못하므로 발광효율의 향상을 기대할 수 없다.As shown in FIG. 4, when comparing the luminous efficiency of the conventional PDP and the first and second PDPs having a general fence structure, there is no significant difference. Rather, since the discharge of the plasma in the general fence PDP is less active than that of the conventional PDP, light emission occurs. No improvement in efficiency can be expected.

따라서, 본 발명의 목적은 발광효율 및 휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.Accordingly, an object of the present invention is to provide a plasma display panel capable of improving luminous efficiency and luminance.

도 1a는 종래의 교류 면방전 PDP 셀을 나타내는 단면도.1A is a cross-sectional view showing a conventional AC surface discharge PDP cell.

도 1b는 종래의 교류 면방전 PDP 셀을 나타내는 평면도.1B is a plan view showing a conventional AC surface discharge PDP cell.

도 2는 도 1a 및 도 1b에 도시된 어드레스 전극 및 서스테인 전극쌍에 인가되는 구동파형을 나타내는 파형도.FIG. 2 is a waveform diagram showing driving waveforms applied to the address electrode and sustain electrode pairs shown in FIGS. 1A and 1B;

도 3a는 버스전극만으로 유지전극쌍이 형성된 종래의 펜스 구조의 PDP 셀을 나타내는 단면도.3A is a cross-sectional view showing a conventional fence structure PDP cell in which a sustain electrode pair is formed only of a bus electrode;

도 3b는 버스전극만으로 유지전극쌍이 형성된 종래의 펜스 구조의 PDP 셀을 나타내는 평면도.3B is a plan view showing a conventional fence structure PDP cell in which a sustain electrode pair is formed only of a bus electrode;

도 4는 도 1a 및 도 1b에 도시된 PDP 셀과 도 3에 도시된 PDP 셀의 발광효율을 비교한 그래프.4 is a graph comparing luminous efficiency of the PDP cells shown in FIGS. 1A and 1B and the PDP cells shown in FIG. 3.

도 5a는 버스전극만으로 유지전극쌍이 형성된 본 발명의 실시 예에 따른 펜스 구조의 PDP 셀을 나타내는 단면도.5A is a cross-sectional view illustrating a PDP cell having a fence structure according to an embodiment of the present invention in which a sustain electrode pair is formed only of a bus electrode;

도 5b는 버스전극만으로 유지전극쌍이 형성된 본 발명의 실시 예에 따른 펜스 구조의 PDP 셀을 나타내는 평면도.5B is a plan view illustrating a PDP cell having a fence structure according to an embodiment of the present invention in which a sustain electrode pair is formed using only a bus electrode;

도 6은 도 5a 및 도 5b에 도시된 어드레스 전극 및 서스테인 전극쌍에 인가되는 구동파형을 나타내는 파형도.FIG. 6 is a waveform diagram showing driving waveforms applied to the address electrode and sustain electrode pairs shown in FIGS. 5A and 5B;

도 7은 본 발명의 제 1 내지 제 3 실시 예에 따른 PDP 셀과 종래의 PDP 셀의 발광효율을 비교한 그래프이다.7 is a graph comparing luminous efficiency of PDP cells according to the first to third embodiments of the present invention and conventional PDP cells.

도 8은 본 발명의 제 1 내지 제 3 실시 예에 따른 PDP 셀과 종래 PDP 셀의 소모전력을 비교한 그래프.8 is a graph comparing power consumption of PDP cells according to the first to third embodiments of the present invention and conventional PDP cells.

도 10은 종래의 PDP 셀과 본 발명의 제 1 내지 제 3 실시 예에 따른 PDP 셀의 제 3 유지전극쌍의 삽입깊이에 따른 발광효율을 비교한 그래프.10 is a graph comparing luminous efficiency according to an insertion depth of a conventional PDP cell and a third sustain electrode pair of a PDP cell according to the first to third embodiments of the present invention.

도 11은 본 발명의 제 1 내지 제 3 실시 예에 따른 PDP 셀의 제 3 유지전극쌍의 삽입깊이에 따른 발광효율을 나타내는 그래프.FIG. 11 is a graph showing luminous efficiency according to an insertion depth of a third sustain electrode pair of a PDP cell according to the first to third embodiments of the present invention. FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10, 30 : 상부기판 12Y, 32Y : 주사/서스테인전극10, 30: upper substrate 12Y, 32Y: scanning / sustaining electrode

12Z, 32Z : 공통서스테인전극 14, 34 : 상부 유전체층12Z, 32Z: common sustain electrode 14, 34: upper dielectric layer

16, 36 : 보호막 18, 38 : 하부기판16, 36: protective film 18, 38: the lower substrate

20X, 40X : 어드레스전극 22, 42 : 하부 유전체층20X, 40X: address electrode 22, 42: lower dielectric layer

24, 44 : 격벽 26, 46 : 형광체층24, 44 partition 26, 46 phosphor layer

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널은 제 1 유지전압이 교번적으로 공급되어 유지방전을 일으키는 제 1 유지전극쌍과, 상기 제 1 유지전극쌍의 양측에 각각 배치되는 유지전극들을 포함하며 상기 제 1 유지전압보다 높은 제 2 유지전압이 공급되어 유지방전패스를 신장시키는 제 2 유지전극쌍을 구비하며, 상기 제 1 유지전극쌍과 상기 제 2 유지전극쌍은 단차진 것을 특징으로 한다.In order to achieve the above object, the plasma display panel according to the present invention includes a first sustain electrode pair which is alternately supplied with a first sustain voltage to cause sustain discharge, and sustain electrodes disposed on both sides of the first sustain electrode pair, respectively. And a second sustain electrode pair supplied with a second sustain voltage higher than the first sustain voltage to extend a sustain discharge path, wherein the first sustain electrode pair and the second sustain electrode pair are stepped. It is done.

상기 제 1 및 제 2 유지전극쌍의 형성면이 다른 것을 특징으로 한다.Forming surfaces of the first and second sustain electrode pairs are different.

상기 제 2 유지전극쌍이 상기 제 1 유지전극쌍 보다 방전공간에 더 가까운 것을 특징으로 한다.The second sustain electrode pair is closer to the discharge space than the first sustain electrode pair.

상기 제 1 유지전극쌍은 기판 상에 형성되는 것을 특징으로 한다.The first sustain electrode pair is formed on a substrate.

상기 제 2 유지전극쌍은 방전셀의 가장자리에 가깝게 형성되는 것을 특징으로 한다.The second sustain electrode pair is formed close to the edge of the discharge cell.

상기 제 2 유지전압은 상기 제 1 유지전압보다 20V 이상 높은 것을 특징으로 한다.The second sustain voltage is 20 V or more higher than the first sustain voltage.

상기 제 1 유지전극쌍의 양측에 소정 간격 이격되어 각각 배치되는 유지전극들을 포함하며 상기 제 1 유지전압이 공급되는 보조 유지전극쌍을 더 구비하는 것을 특징으로 한다.And a plurality of auxiliary storage electrode pairs including sustain electrodes disposed on both sides of the first sustain electrode pair at predetermined intervals, respectively, and supplied with the first sustain voltage.

상기 제 1 및 제 2 유지전극쌍과 보조유지전극쌍 각각은 버스전극만으로 이루어진 것을 특징으로 한다.Each of the first and second sustain electrode pairs and the auxiliary sustain electrode pairs may be formed of only a bus electrode.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

도 5a 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.A preferred embodiment of the present invention will be described with reference to FIGS. 5A to 11.

도 5a 및 도 5b를 참조하면, 본 발명에 따른 PDP의 방전셀은 상부기판(30) 상에 등간격으로 나란하게 형성되어진 폭이 좁은 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)과, 하부기판(38) 상에 형성되어진 어드레스전극(40X)을 구비한다.5A and 5B, the discharge cells of the PDP according to the present invention are narrow first to third scan / sustain bus electrodes Y1, Y2, which are formed side by side at equal intervals on the upper substrate 30. Y3) and the first to third common sustain bus electrodes Z1, Z2, and Z3, and the address electrode 40X formed on the lower substrate 38 is provided.

제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3) 각각은 전기전도성이 높은 버스전극들로 형성된다. 이 버스전극들은 전기전도성이 높은 물질을 사용함으로써 일정한 전압을 패널에 안정적으로 공급하는 역할을 한다. 이를 위해, 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)은 일반적으로 가시광선을 투과할 수 없는 불투명성 물질을 가지게 된다.Each of the first to third scan / sustain bus electrodes Y1, Y2, and Y3 and the first to third common sustain bus electrodes Z1, Z2, and Z3 are formed of bus electrodes having high electrical conductivity. These bus electrodes serve to stably supply a constant voltage to the panel by using a highly conductive material. To this end, the first to third scan / sustain bus electrodes Y1, Y2, and Y3 and the first to third common sustain bus electrodes Z1, Z2, and Z3 generally use an opaque material that cannot transmit visible light. Have.

이와 같이, 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3) 중 제 1 및 제 2 주사/서스테인 버스전극(Y1, Y2)과 제 1 및 제 2 공통서스테인 버스전극(Z1, Z2)은 상부기판(30) 상에 형성된다. 반면에 방전셀의 가장자리 쪽에 위치하는 제 3 주사/서스테인 버스전극(Y3)과 제 3 공통서스테인 버스전극(Z3)은 상부 유전체층(34) 속에 삽입되어진다. 즉, 제 1 및 제 2 주사/서스테인 버스전극(Y1, Y2)과 제 1 및 제 2 공통서스테인 버스전극(Z1, Z2)은 상부기판(30) 상에 형성되고, 제 3 주사/서스테인 버스전극(Y3) 및 제 3 공통서스테인 버스전극(Z3)은 보호막(36)에 가깝게 형성된다.As such, the first and second scan / sustain bus electrodes Y1 of the first to third scan / sustain bus electrodes Y1, Y2, and Y3 and the first to third common sustain bus electrodes Z1, Z2, and Z3 are the same. , Y2 and the first and second common sustain bus electrodes Z1 and Z2 are formed on the upper substrate 30. On the other hand, the third scan / sustain bus electrode Y3 and the third common sustain bus electrode Z3 positioned at the edge of the discharge cell are inserted into the upper dielectric layer 34. That is, the first and second scan / sustain bus electrodes Y1 and Y2 and the first and second common sustain bus electrodes Z1 and Z2 are formed on the upper substrate 30, and the third scan / sustain bus electrodes (Y3) and the third common sustain bus electrode Z3 are formed close to the passivation layer 36.

이러한, 상부기판(30)에 형성된 제 1 및 제 2 주사/서스테인 버스전극(Y1, Y2)과 제 1 및 제 2 공통서스테인 버스전극(Z1, Z2) 상에는 상부 유전체층(34)과 보호막(36)이 적층된다. 이에 따라, 제 3 주사/서스테인 버스전극(Y3) 및 제 3 공통서스테인 버스전극(Z3)은 보호막(36)에 가깝게 삽입되어 제 1 및 제 2 주사/서스테인 버스전극(Y1, Y2)과 제 1 및 제 2 공통서스테인 버스전극(Z1, Z2)과 다른 형성면을 갖게 된다.The upper dielectric layer 34 and the passivation layer 36 are formed on the first and second scan / sustain bus electrodes Y1 and Y2 and the first and second common sustain bus electrodes Z1 and Z2 formed on the upper substrate 30. This is laminated. Accordingly, the third scan / sustain bus electrode Y3 and the third common sustain bus electrode Z3 are inserted close to the passivation layer 36 so that the first and second scan / sustain bus electrodes Y1 and Y2 and the first and second scan bus electrodes Y3 and Y2 are connected to the protective film 36. And a formation surface different from the second common sustain bus electrodes Z1 and Z2.

이와 같은, 상부 유전체층(34)에는 플라즈마 방전시 발생된 벽전하가 축적된다.The wall charges generated during the plasma discharge are accumulated in the upper dielectric layer 34 as described above.

보호막(36)은 플라즈마 방전시 발생된 이온들이 상부 유전체층(34)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(36)으로는 통상 산화마그네슘(MgO)이 이용된다.The protection layer 36 prevents the ions generated during the plasma discharge from damaging the upper dielectric layer 34 and increases the discharge efficiency of the secondary electrons. As the protective film 36, magnesium oxide (MgO) is usually used.

어드레스전극(40X)이 형성된 하부기판(38) 상에는 하부 유전체층(42) 및 격벽(44)이 형성되며, 하부 유전체층(42)과 격벽(44)의 표면에는 형광체층(46)이 도포된다. 어드레스전극(40X)은 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)과 교차되는 방향으로 형성된다.The lower dielectric layer 42 and the partition wall 44 are formed on the lower substrate 38 on which the address electrode 40X is formed, and the phosphor layer 46 is coated on the surfaces of the lower dielectric layer 42 and the partition wall 44. The address electrode 40X is formed in a direction crossing the first to third scan / sustain bus electrodes Y1, Y2 and Y3 and the first to third common sustain bus electrodes Z1, Z2 and Z3.

격벽(44)은 어드레스전극(40X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(46)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(30)/하부기판(38)과 격벽(44) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.The partition wall 44 is formed in parallel with the address electrode 40X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 46 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert gas for gas discharge is injected into the discharge space provided between the upper substrate 30 / lower substrate 38 and the partition wall 44.

이러한 교류 면방전형 PDP는 화상의 계조(Gray Level)를 표현하기 위하여 한 프레임을 방전횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 표현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브필드들 각각은 어드레스기간과 서스테인기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간이 달라지게 되므로 화상의 계조를 표현할 수 있게 된다.The AC surface discharge type PDP is driven by dividing one frame into several subfields having different discharge times in order to express gray level of an image. Each subfield is further divided into a reset period for uniformly causing discharge, an address period for selecting a discharge cell, and a sustain period for expressing gray scale according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields. Each of the eight subfields is further divided into an address period and a sustain period. Here, the reset period and the address period of each subfield are the same for each subfield, while the sustain period is 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. Is increased. In this way, since the sustain period is different in each subfield, the gray level of the image can be expressed.

여기서, 리셋기간에는 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)에 리셋 펄스가 공급되어 리셋 방전이 일어난다.Here, in the reset period, a reset pulse is supplied to the first to third common sustain bus electrodes Z1, Z2, and Z3 to generate a reset discharge.

어드레스 기간에는 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3)에 주사펄스가 공급됨과 아울러 어드레스전극(40X)에 데이터 펄스가 공급되어 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3) 간에 어드레스 방전이 일어난다. 어드레스 방전시에는 상/하부 유전체층(34, 42)에 벽전하가 형성된다.In the address period, a scan pulse is supplied to the first to third scan / sustain bus electrodes Y1, Y2, and Y3, and a data pulse is supplied to the address electrode 40X, so that the first to third scan / sustain bus electrodes Y1 are supplied. , Y2, Y3 and the first to third common sustain bus electrodes Z1, Z2, and Z3 generate an address discharge. During the address discharge, wall charges are formed in the upper and lower dielectric layers 34 and 42.

서스테인기간에는 도 6과 같이 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)에 교번적으로 공급되는 펄스신호(Vsus)에 의해 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3) 간에 서스테인 방전이 일어난다.In the sustain period, as illustrated in FIG. 6, pulse signals alternately supplied to the first to third scan / sustain bus electrodes Y1, Y2 and Y3 and the first to third common sustain bus electrodes Z1, Z2 and Z3 ( Vsus causes sustain discharge between the first to third scan / sustain bus electrodes Y1, Y2, and Y3 and the first to third common sustain bus electrodes Z1, Z2, and Z3.

도 6은 본 발명에 실시예에 의한 서스테인기간에서 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)에 공급되는 구동파형을 나타내는 파형도이다.FIG. 6 is supplied to the first to third scan / sustain bus electrodes Y1, Y2 and Y3 and the first to third common sustain bus electrodes Z1, Z2 and Z3 in the sustain period according to the embodiment of the present invention. A waveform diagram showing a drive waveform.

도 6을 참조하면, 본 발명에 따른 PDP는 방전셀의 가장자리 쪽에 형성된 제3 주사/서스테인 버스전극(Y3)과 제 3 공통서스테인 버스전극(Z3)에 공급되는 구동전압과 제 1 및 제 2 주사/서스테인 버스전극(Y1, Y2)과 제 1 및 제 2 공통서스테인 버스전극(Z1, Z2)에 공급되는 구동전압이 서로 다르게 공급된다.Referring to FIG. 6, the PDP according to the present invention includes a driving voltage and first and second scans supplied to the third scan / sustain bus electrode Y3 and the third common sustain bus electrode Z3 formed on the edge of the discharge cell. The driving voltages supplied to the sustain bus electrodes Y1 and Y2 and the first and second common sustain bus electrodes Z1 and Z2 are differently supplied.

즉, 제 1 및 제 2 주사/서스테인 버스전극(Y1, Y2)과 제 1 및 제 2 공통서스테인 버스전극(Z1, Z2)에 공급되는 교번적인 구동전압은 종래의 면방전 PDP 셀에 공급되는 구동전압(Vsus)과 동일하게 공급된다. 또한, 제 3 주사/서스테인 버스전극(Y3)과 제 3 공통서스테인 버스전극(Z3)에 공급되는 교번적인 구동전압(Vsus+20V)은 제 1 및 제 2 주사/서스테인 버스전극(Y1, Y2)과 제 1 및 제 2 공통서스테인 버스전극(Z1, Z2)에 공급되는 구동전압(Vsus)의 음 전압 및 양 전압에 각각 20V 정도 높게된다.That is, the alternate driving voltages supplied to the first and second scan / sustain bus electrodes Y1 and Y2 and the first and second common sustain bus electrodes Z1 and Z2 are driven to the conventional surface discharge PDP cell. It is supplied equal to the voltage Vsus. In addition, the alternate driving voltage Vsus + 20V supplied to the third scan / sustain bus electrode Y3 and the third common sustain bus electrode Z3 is the first and second scan / sustain bus electrodes Y1 and Y2. The driving voltage Vsus supplied to the first and second common sustain bus electrodes Z1 and Z2 is increased by about 20V, respectively.

각각의 구동펄스가 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)에 공급됨에 따라 인접되게 형성되어 있는 제 1 주사/서스테인 버스전극(Y1) 및 제 1 공통서스테인 버스전극(Z1) 간에 1차 방전이 발생하게 된다. 이와 같이 1차 방전이 일어나면 하전입자들이 생성되고, 이때 생성된 하전입자들의 프라이밍 효과에 의해 제 2 주사/서스테인 버스전극(Y2) 및 제 2 공통서스테인 버스전극(Z2) 간에 2차 방전이 유도된다. 또한, 2차 방전에 의해 생성된 하전입자들이 프라이밍 효과에 의해 제 3 주사/서스테인 버스전극(Y3) 및 제 3 공통서스테인 버스전극(Z3) 간에 3차 방전이 유도된다.Each driving pulse is formed to be adjacent to each other as it is supplied to the first to third scan / sustain bus electrodes Y1, Y2, and Y3 and the first to third common sustain bus electrodes Z1, Z2, and Z3. Primary discharge occurs between the scan / sustain bus electrode Y1 and the first common sustain bus electrode Z1. As such, when the primary discharge occurs, charged particles are generated, and the secondary discharge is induced between the second scan / sustain bus electrode Y2 and the second common sustain bus electrode Z2 by the priming effect of the generated charged particles. . In addition, a third discharge is induced between the third scan / sustain bus electrode Y3 and the third common sustain bus electrode Z3 by the priming effect of the charged particles generated by the secondary discharge.

이와 같이, 3개의 폭이 좁은 버스전극으로 구성된 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3)과 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)간의 넓은 간격을 통해 방전경로가 길어지게 된다. 이에 따라, 방전면적이 증가하여 전체적인 발광효율이 향상된다.As such, a wide gap between the first to third scan / sustain bus electrodes Y1, Y2, and Y3 and the first to third common sustain bus electrodes Z1, Z2, and Z3 including three narrow bus electrodes is provided. Through this, the discharge path is lengthened. Accordingly, the discharge area is increased to improve the overall luminous efficiency.

도 7은 본 발명의 실시예에 의해 서로 다른 버스전극간의 간격을 가진 3가지 경우의 PDP 셀과 종래의 PDP 셀의 발광효율을 비교한 그래프이다.FIG. 7 is a graph comparing luminous efficiency of three PDP cells having a distance between different bus electrodes and a conventional PDP cell according to an embodiment of the present invention.

도 7에 있어서, 가로축은 서스테인 전압(V)이며, 세로축은 발광효율(lm/W)을 나타낸다.In Fig. 7, the horizontal axis represents the sustain voltage (V), and the vertical axis represents the luminous efficiency (lm / W).

종래의 PDP 셀은 주사/서스테인전극과 공통서스테인전극 간의 간격이 60㎛이고, 각각의 전극 폭은 380㎛이다. 또한, PDP 셀의 경계와 각 전극 간의 간격은 220㎛이다.In the conventional PDP cell, the interval between the scan / sustain electrode and the common sustain electrode is 60 mu m, and each electrode width is 380 mu m. In addition, the distance between the boundary of the PDP cell and each electrode is 220 탆.

본 발명의 실시 예로 사용된 제 1 PDP, 제 2 PDP, 제3 PDP의 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)들 간의 간격은 60㎛로 일반 PDP의 경우와 동일하며, 제 1 내지 제 3 주사/서스테인 버스전극(Y1, Y2, Y3) 및 제 1 내지 제 3 공통서스테인 버스전극(Z1, Z2, Z3)의 폭 및 간격은 다음과 같다.First to third scan / sustain bus electrodes Y1, Y2, and Y3 and first to third common sustain bus electrodes Z1 and Z2 of the first PDP, the second PDP, and the third PDP used in the embodiment of the present invention. , The interval between Z3) is 60 μm, which is the same as in the case of a general PDP, and includes first to third scan / sustain bus electrodes Y1, Y2 and Y3 and first to third common sustain bus electrodes Z1, Z2, The width and spacing of Z3) are as follows.

방전셀의 경계에서 제 3 주사/서스테인 버스전극(Y3) 또는 제 3 공통서스테인 버스전극(Z3)과의 거리를 d1이라 하고, 제 3 주사/서스테인 버스전극(Y3)과 제 2 주사/서스테인 버스전극(Y2) 사이의 거리 또는 제 3 공통서스테인 버스전극(Z3) 과 제 2 공통서스테인 버스전극(Z2) 사이의 거리는 d2이라 하고, 제 2 주사/서스테인 버스전극(Y2)과 제 1 주사/서스테인 버스전극(Y1) 사이의 거리 또는 제 2 공통서스테인 버스전극(Z2)과 제 1 공통서스테인 버스전극(Z1) 사이의 거리를 d3이라 한다.The distance between the third scan / sustain bus electrode Y3 or the third common sustain bus electrode Z3 at the boundary of the discharge cell is d1, and the third scan / sustain bus electrode Y3 and the second scan / sustain bus The distance between the electrodes Y2 or the distance between the third common sustain bus electrode Z3 and the second common sustain bus electrode Z2 is d2, and the second scan / sustain bus electrode Y2 and the first scan / sustain are The distance between the bus electrodes Y1 or the distance between the second common sustain bus electrode Z2 and the first common sustain bus electrode Z1 is referred to as d3.

또한, 제 3 주사/서스테인 버스전극(Y3)과 제 3 공통서스테인 버스전극(Z3) 폭을 w1이라 하고, 제 2 주사/서스테인 버스전극(Y2)과 제 2 공통서스테인 버스전극(Z2) 폭을 w2이라 하고, 제 1 주사/서스테인 버스전극(Y1)과 제 1 공통서스테인 버스전극(Z1) 폭을 w3이라 한다.In addition, the width of the third scan / sustain bus electrode Y3 and the third common sustain bus electrode Z3 is w1, and the width of the second scan / sustain bus electrode Y2 and the second common sustain bus electrode Z2 is The width of the first scan / sustain bus electrode Y1 and the first common sustain bus electrode Z1 is referred to as w2.

이와 같은, 제 1 PDP에서의 d1, d2, d3는 각각 220㎛, 120㎛, 120㎛이고 w1, w2, w3은 각각 40㎛, 40㎛, 60㎛이다. 제 2 PDP에서는 d1, d2, d3이 각각 180㎛, 140㎛, 140㎛이고 w1, w2, w3은 각각 40㎛, 40㎛, 60㎛이다. 제 3 PDP에서는 d1, d2, d3이 각각 160㎛, 160㎛, 160㎛이고 w1, w2, w3은 각각 40㎛, 40㎛, 40㎛이다. 또한 셀의 바깥쪽 상부유전체(34) 속에 삽입된 제 3 주사/서스테인 버스전극(Y3)과 제 3 공통서스테인 버스전극(Z3)의 삽입깊이는 상부기판(30)으로부터 35㎛이다.In the first PDP, d1, d2 and d3 are 220 µm, 120 µm and 120 µm, respectively, and w1, w2 and w3 are 40 µm, 40 µm and 60 µm, respectively. In the second PDP, d1, d2 and d3 are 180 µm, 140 µm and 140 µm, respectively, and w1, w2 and w3 are 40 µm, 40 µm and 60 µm, respectively. In the third PDP, d1, d2 and d3 are 160 µm, 160 µm and 160 µm, respectively, and w1, w2 and w3 are 40 µm, 40 µm and 40 µm, respectively. Also, the insertion depth of the third scan / sustain bus electrode Y3 and the third common sustain bus electrode Z3 inserted into the outer upper dielectric 34 of the cell is 35 μm from the upper substrate 30.

도 7을 참조하면, 본 발명의 실시 예에 의한 PDP들은 종래의 경우에 비해 높은 발광효율을 갖는다. 예를 들면, 버스전극간의 간격이 가장 넓은 제 3 PDP가 가장 높은 발광효율 값을 가지며, 종래의 PDP가 가장 낮은 발광효율 값을 갖는다.Referring to FIG. 7, PDPs according to an embodiment of the present invention have a higher luminous efficiency than the conventional case. For example, the third PDP having the largest gap between bus electrodes has the highest luminous efficiency value, and the conventional PDP has the lowest luminous efficiency value.

다시 말하여, 서스테인 전압 200V를 기준으로 할 때 종래 PDP는 1.39 ㏐/W의 발광효율을 갖는 반면, 제 1 PDP는 3.09㏐/W, 제 2 PDP는 3.38㏐/W, 제 3 PDP는 3.88㏐/W의 발광효율을 각각 갖는다.In other words, when the sustain voltage is 200 V, the conventional PDP has luminous efficiency of 1.39 1./W, while the first PDP is 3.09 ㏐ / W, the second PDP is 3.38 ㏐ / W, and the third PDP is 3.88 ㏐. Each has a luminous efficiency of / W.

따라서, 본 발명의 실시 예에 의한 PDP들은 종래의 PDP에 비하여 대략 2.2∼2.8배정도 향상된 발광 효율 값을 갖는다.Therefore, PDPs according to the embodiment of the present invention have a light emission efficiency value improved by about 2.2 to 2.8 times compared to the conventional PDP.

도 8은 본 발명의 실시 예에 따른 서스테인 전압(V)의 변화에 따른 휘도 값(cd/m2)을 나타내는 도표이다.8 is a diagram illustrating a luminance value cd / m 2 according to a change in the sustain voltage V according to an exemplary embodiment of the present invention.

도 8을 참조하면, 본 발명의 실시 예에 의한 PDP들은 종래의 경우에 비해 높은 휘도 값을 갖는다. 예를 들면, 제 3 PDP가 가장 높은 휘도 값을 가지며, 종래 PDP가 가장 낮은 휘도 값을 갖는다.Referring to FIG. 8, PDPs according to an embodiment of the present invention have a higher luminance value than in the conventional case. For example, the third PDP has the highest luminance value, and the conventional PDP has the lowest luminance value.

다시 말하여, 종래 PDP는 서스테인 전압 200V를 기준으로 할 때 610 ㏅/㎡의 휘도를 나타내는 반면, 제 1 PDP는 1520㏅/㎡, 제 2 PDP는 1613 ㏅/㎡, 제 3 PDP는 1919 ㏅/㎡의 휘도를 각각 나타낸다.In other words, the conventional PDP has a luminance of 610 mW / m 2 when the sustain voltage is 200 V, while the first PDP is 1520 mW / m 2, the second PDP is 1613 mW / m 2, and the third PDP is 1919 mW / m 2. The luminance of m 2 is respectively shown.

따라서, 본 발명의 실시 예에 의한 PDP들은 종래의 PDP에 비하여 대략 2.5∼3.1배정도 향상된 휘도 값을 갖는다.Therefore, PDPs according to an embodiment of the present invention have a luminance value that is approximately 2.5 to 3.1 times improved compared to the conventional PDP.

도 9는 본 발명의 실시 예에 따른 서스테인 전압(V)의 변화에 따른 소모전력 (W)값을 나타내는 도표이다.9 is a diagram illustrating a value of power consumption (W) according to the change of the sustain voltage (V) according to an embodiment of the present invention.

도 9는 참조하면, 본 발명의 실시 예에 의한 PDP들은 종래의 경우에 비해 약간 높은 소비전력 값을 갖는다. 예를 들어, 제 1 PDP가 가장 높은 소비 전력 값을 가지며, 종래 PDP와 제 3 PDP가 가장 낮은 소비전력 값을 갖는다.9, PDPs according to an embodiment of the present invention have a slightly higher power consumption value than in the conventional case. For example, the first PDP has the highest power consumption value, and the conventional PDP and the third PDP have the lowest power consumption value.

다시 말하여, 서스테인 전압 200V를 기준으로 할 때 종래 PDP는 0.00062W의 소모전력 값을 갖는 반면, 제 1 PDP는 0.00070W, 제 2 PDP는 0.00068W, 제 3 PDP는 0.00062W의 소모전력을 각각 갖는다.In other words, when the sustain voltage is 200 V, the conventional PDP has a power consumption value of 0.00062 W, while the first PDP has 0.00070 W, the second PDP has 0.00068 W, and the third PDP has 0.00062 W, respectively. Have

따라서, 본 발명의 실시 예에 의한 PDP들은 종래의 PDP에 비하여 유사하거나 1.1배정도 향상된 소비전력 값을 갖는다.Therefore, PDPs according to the embodiment of the present invention have a power consumption value that is similar or improved by 1.1 times compared to the conventional PDP.

도 10은 본 발명의 실시 예에 사용된 제 3 PDP를 이용하여 상부 유전체 속에 삽입된 버스 전극(Y3, Z3)들의 삽입 깊이에 따른 발광효율을 비교한 그래프이다.FIG. 10 is a graph comparing luminous efficiency according to insertion depths of bus electrodes Y3 and Z3 inserted into an upper dielectric using a third PDP used in an embodiment of the present invention.

도 10을 참조하면, 본 발명의 실시 예에 사용된 제 3 PDP는 셀의 바깥쪽 버스전극(Y3, Z3)들이 다른 버스전극과 동일하게 상부기판 상에 위치한 경우(0㎛)보다 상부기판(30)에서 각각 15㎛, 25㎛, 35㎛ 떨어진 경우에 각각의 서스테인 전압에서 높은 발광효율을 나타낸다.Referring to FIG. 10, the third PDP used in the embodiment of the present invention has an upper substrate (0 μm) than the outer bus electrodes Y3 and Z3 of the cell are positioned on the upper substrate in the same manner as other bus electrodes (0 μm). 30) shows high luminous efficiency at each sustain voltage when they are 15 µm, 25 µm and 35 µm apart, respectively.

다시 말하여, 셀의 바깥쪽 버스전극(Y3, Z3)들이 유전체 속에 삽입되지 않은 경우와 삽입 깊이가 15㎛정도로 얕은 경우는 낮은 구동전압에서 방전이 제대로 형성되지 않아 발광효율이 매우 낮다. 이는 도 11에 나타낸 바와 같이 셀의 바깥쪽 버스전극(Y3, Z3)들이 상부기판(30)과의 떨어진 거리가 클수록 높은 발광효율을 나타낸다.In other words, when the outer bus electrodes Y3 and Z3 of the cell are not inserted into the dielectric and the insertion depth is shallow to about 15 μm, the light emission efficiency is very low because discharge is not properly formed at a low driving voltage. As shown in FIG. 11, the greater the distance between the outer bus electrodes Y3 and Z3 of the cell from the upper substrate 30, the higher the luminous efficiency.

도 11을 참조하면, 서스테인 전압이 220V일 때, 상부 유전체 속에 삽입된 버스 전극(Y3, Z3)들의 삽입 깊이에 따른 발광효율을 비교한 것으로, 셀의 바깥쪽 버스전극(Y3, Z3)들이 되도록 상부기판에서 멀리 떨어져 있고 방전공간에 가까울 수록 발광효율이 크게 증가한다.Referring to FIG. 11, when the sustain voltage is 220 V, light emission efficiency according to the insertion depth of the bus electrodes Y3 and Z3 inserted into the upper dielectric is compared to be the outer bus electrodes Y3 and Z3 of the cell. The further away from the upper substrate and the closer to the discharge space, the greater the luminous efficiency increases.

따라서 본 발명에 의한 PDP의 발광효율 향상을 위해서는 안정적으로 동작하는 범위 내에서 가능하면 바깥쪽 버스전극(Y3, Z3)들을 유전체 안쪽 깊이 삽입하는 것이 바람직하다.Therefore, in order to improve the luminous efficiency of the PDP according to the present invention, it is preferable to insert the outer bus electrodes Y3 and Z3 into the dielectric as deep as possible within the range of stable operation.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 주사/서스테인 전극 및 공통서스테인 전극을 6개의 좁은 폭을 가진 전기 전도성이 높은 버스전극만으로 구성함과 아울러 가장 바깥쪽에 위치한 버스전극을 방전공간에 가깝게 형성하고 다른 버스전극들에 인가되는 구동 전압보다 20V 높은 전압을 인가함으로써, 버스전극들 간의 넓은 간격을 통해 방전경로와 방전면적을 증가시켜 발광효율이 향상된다. 뿐만 아니라 투명전극을 사용하지 않음으로써 생산비용이 절감된다.As described above, the plasma display panel according to the present invention comprises the scan / sustain electrode and the common sustain electrode only with six narrow electrically conductive bus electrodes and the outermost bus electrode close to the discharge space. By forming and applying a voltage 20V higher than the driving voltage applied to the other bus electrodes, the light emission efficiency is improved by increasing the discharge path and the discharge area through a wide gap between the bus electrodes. In addition, the production cost is reduced by not using a transparent electrode.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (8)

제 1 유지전압이 교번적으로 공급되어 유지방전을 일으키는 제 1 유지전극쌍과,A first sustain electrode pair alternately supplied with a first sustain voltage to cause sustain discharge; 상기 제 1 유지전극쌍의 양측에 각각 배치되는 유지전극들을 포함하며 상기 제 1 유지전압보다 높은 제 2 유지전압이 공급되어 유지방전패스를 신장시키는 제 2 유지전극쌍을 구비하며,A second sustain electrode pair including sustain electrodes disposed on both sides of the first sustain electrode pair, and having a second sustain voltage higher than the first sustain voltage to extend a sustain discharge path; 상기 제 1 유지전극쌍과 상기 제 2 유지전극쌍은 단차진 것을 특징으로 하는 플라즈마 디스플레이 패널.And the first sustain electrode pair and the second sustain electrode pair are stepped. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 유지전극쌍의 형성면이 다른 것을 특징으로 하는 플라즈마 디스플레이 패널.And the formation surfaces of the first and second sustain electrode pairs are different. 제 1 항에 있어서,The method of claim 1, 상기 제 2 유지전극쌍이 상기 제 1 유지전극쌍 보다 방전공간에 더 가까운 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second sustain electrode pair is closer to the discharge space than the first sustain electrode pair. 제 2 항에 있어서,The method of claim 2, 상기 제 1 유지전극쌍은 기판 상에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the first sustain electrode pair is formed on a substrate. 제 1 항에 있어서,The method of claim 1, 상기 제 2 유지전극쌍은 방전셀의 가장자리에 가깝게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second sustain electrode pair is formed close to the edge of the discharge cell. 제 1 항에 있어서,The method of claim 1, 상기 제 2 유지전압은 상기 제 1 유지전압보다 20V 이상 높은 것을 특징으로 하는 플라즈마 디스플레이 패널.And the second sustain voltage is at least 20V higher than the first sustain voltage. 제 1 항에 있어서,The method of claim 1, 상기 제 1 유지전극쌍의 양측에 소정 간격 이격되어 각각 배치되는 유지전극들을 포함하며 상기 제 1 유지전압이 공급되는 보조 유지전극쌍을 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And an auxiliary sustain electrode pair to which the first sustain voltage is supplied, including sustain electrodes disposed on both sides of the first sustain electrode pair at predetermined intervals, respectively. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 및 제 2 유지전극쌍과 보조유지전극쌍 각각은 버스전극만으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.And the first and second sustain electrode pairs and the auxiliary sustain electrode pairs each include only bus electrodes.
KR10-2001-0075613A 2001-12-01 2001-12-01 Plasma display panel KR100456139B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075613A KR100456139B1 (en) 2001-12-01 2001-12-01 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075613A KR100456139B1 (en) 2001-12-01 2001-12-01 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20030045212A KR20030045212A (en) 2003-06-11
KR100456139B1 true KR100456139B1 (en) 2004-11-08

Family

ID=29572501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0075613A KR100456139B1 (en) 2001-12-01 2001-12-01 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100456139B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590055B1 (en) * 2004-05-24 2006-06-14 삼성에스디아이 주식회사 Plasma display panel having subsidiary electrodes

Also Published As

Publication number Publication date
KR20030045212A (en) 2003-06-11

Similar Documents

Publication Publication Date Title
JP3641240B2 (en) Plasma display panel and driving method thereof
KR100426186B1 (en) Plasma display Panel and Driving Method Thereof
KR100456139B1 (en) Plasma display panel
KR100700516B1 (en) Plasma Display Panel
KR100397431B1 (en) Plasma Display Panel and Driving Method thereof
KR100538323B1 (en) Plasma Display Panel
KR100315125B1 (en) Plasma Display Panel
KR100323973B1 (en) Plasma Display Panel and Method of Driving the same
KR100324261B1 (en) Plasma Display Panel and Method of Driving the same
KR100326882B1 (en) Plasma Display Panel and Discharging Method of The Same
KR100378619B1 (en) Driving Method of Plasma Display Panel
KR100366939B1 (en) Electrodes in Plasma Display Panel
KR100469697B1 (en) Plasma Display Panel
KR100348964B1 (en) Plasma Display Panel inserted Floating Electrode
KR100340439B1 (en) Electrode Structure in Plasma Display Panel
KR100365506B1 (en) Plasma Display Panel and Driving Method Thereof
KR20020001181A (en) Plasma Display Panel With electrode of Ladder Pattern Form
KR100400377B1 (en) Plasma Display Panel
KR100404847B1 (en) Plasma Display Panel
KR100400373B1 (en) Plasma Display Panel
KR100366941B1 (en) Plasma Display Panel And Method Of Driving The Same
KR100421488B1 (en) Plasma Display Panel
KR100351465B1 (en) Plasma Display Panel and Method Of Driving The Same
KR100353953B1 (en) Plasma Display Panel
KR100453161B1 (en) Plasma Display Panel and Driving Method Thereof and Fabricating Method of lower Plate Thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee