KR100455992B1 - 반도체제조시스템 - Google Patents

반도체제조시스템 Download PDF

Info

Publication number
KR100455992B1
KR100455992B1 KR10-2001-0052401A KR20010052401A KR100455992B1 KR 100455992 B1 KR100455992 B1 KR 100455992B1 KR 20010052401 A KR20010052401 A KR 20010052401A KR 100455992 B1 KR100455992 B1 KR 100455992B1
Authority
KR
South Korea
Prior art keywords
inspection
semiconductor
information
semiconductor manufacturing
area network
Prior art date
Application number
KR10-2001-0052401A
Other languages
English (en)
Other versions
KR20020069088A (ko
Inventor
나야히데미츠
도미요시리키오
모리야마시게오
기쿠치무츠미
시마무라고타로
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR20020069088A publication Critical patent/KR20020069088A/ko
Application granted granted Critical
Publication of KR100455992B1 publication Critical patent/KR100455992B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70991—Connection with other apparatus, e.g. multiple exposure stations, particular arrangement of exposure apparatus and pre-exposure and/or post-exposure apparatus; Shared apparatus, e.g. having shared radiation source, shared mask or workpiece stage, shared base-plate; Utilities, e.g. cable, pipe or wireless arrangements for data, power, fluids or vacuum
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
    • G05B19/41855—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication by local area network [LAN], network structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31323—Database for CIM
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31326—Database to manage communication networks
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Signal Processing (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 목적은 반도체제조시스템이 노광부, 그 노광부를 제어하는 제어부 및 기억장치를 구비한 반도체제조장치(20)와, 관찰부, 그 관찰부를 제어하는 제어부 및 기억장치를 구비한 반도체검사장치(10)와, 상기 반도체제조장치 및 반도체검사장치가 공통으로 사용하는 기억장치(30)를 가지는 것이다.
상기 반도체제조장치(20), 반도체검사장치(10) 및 상기 공통으로 사용하는 기억장치(30)를 기억영역 네트워크(40)를 거쳐 접속된다. 반도체 제조장치, 기억장치를 기억영역 네트워크에 의해 연계함으로써 대용량의 화상데이터 또는 설계데이터를 고속으로 통신하여 시스템의 스루풋을 향상한다.

Description

반도체제조시스템{SEMICONDUCTOR PRODUCTION SYSTEM}
본 발명은 반도체제조시스템에 관한 것으로, 특히 반도체제조장치, 검사장치, 기억장치를 기억영역 네트워크를 사용하여 연계한 반도체제조시스템에 관한것이다.
장치 사이를 접속하는 통신수단으로서는, 예를 들면 일본국 특개2000-164667에 나타내는 바와 같이 LAN(로컬영역 네트워크)이 일반적으로 사용되고 있다. 또 일본국 특개평9-153441호 공보(미국특허No. S,867,389와 대응)에 나타내는 바와 같이 LAN을 복수의 세그먼트로 분할하고, 분할한 각 세그먼트 사이에 처리스테이션을 설치하고, 데이터의 복사를 행하는 시스템도 알려져 있다.
한편 기억영역 네트워크는 데이터의 보관디바이스인 기억을 서버로부터 분리하여 기억만으로 구축하는 독립된 네트워크이다. 기억영역 네트워크는 예를 들면 WO 00/18049, 또는 WO 00/17769에 기재된 파이버·채널(시리얼인터페이스 규격의 하나)에 의한 접속이나, WO 00/29954에 기재된 광섬유에 의한 네트워크에 나타낸다. 기억영역 네트워크는 통신장치의 종류에 의하지 않고 기억장치를 접속하는 네트워크의 총칭으로, IEEE1394와 같은 시리얼버스에 의한 기억장치의 접속, InfiniB and(등록상표)와 같은 스위치형 버스에 의한 기억장치의 접속은 기억영역 네트워크가 된다. 그러나 종래의 이서넷(등록상표)과 같이 메시지데이터와 기억장치에 대한 송수신 데이터가 혼재한 네트워크는 기억영역 네트워크는 아니다.
상기 종래기술은 네트워크에 흐르는 데이터의 종류에 대하여 고려하는 일 없이 예를 들면 반도체 및 반도체용 마스크의 설계정보인 대용량의 CAD 데이터와, 각종 장치의 제어 및 연휴(連携)를 행하기 위한 제어코맨드인 메시지데이터를 동일한네트워크로 통신하기 위하여 트래픽이 증대하여 네트워크통신의 성능이 저하하고, 이 저하가 시스템 전체의 성능에 영향을 미치고 있다. 즉, 제어코맨드의 발행빈도 및 그 코맨드에 대한 응답의 발생빈도, 또 화상 등의 대용량 데이터의 송수신에 의해 네트워크의 스루풋이 변화하여 장치 전체의 성능이 저하한다는 문제가 있다. 특히 반도체의 미세화에 따른 검사결과로서의 화상데이터 및 반도체와 마스크의 설계정보인 CAD 데이터가 방대한 용량이 되면, 그 데이터를 통신하는 것만으로 네트워크의 대역을 점유하여 버려 메시지 데이터의 송수신에 영향을 주고 있었다.
또 LAN을 복수의 세그먼트로 나누어 그 세그먼트 사이에 처리스테이션을 설치하고 데이터의 복사를 행함으로써 트래픽의 경감을 도모하는 기술도 존재하나, 이 경우는 상기 처리스테이션이 세그먼트 사이의 데이터의 복사를 행하기 때문에 이 처리스테이션이 시스템 전체의 성능의 병목현상이 된다. 예를 들면 검사장치 및 제조장치를 네트워크를 거쳐 접속하여도 각 장치사이에서 데이터를 주고받기 위해서는 네트워크를 거쳐 데이터를 복사하지 않으면 안되기 때문에 네트워크가 혼잡하여 시스템 전체의 스루풋이 저하한다. 또한 각 세그먼트에 접속되는 기억장치 사이에서 데이터를 복사하는 것이 필요하여 데이터 복제의 정합성의 관리가 복잡하게 된다.
본 발명은 상기 문제점을 감안하여 이루어진 것이다. 본 발명의 목적은 대용량의 화상데이터 또는 설계데이터를 고속으로 통신하고, 기억할 수 있는 반도체제조시스템을 제공하는 것이다.
또 본 발명의 다른 목적은 반도체제조시스템에 있어서의 각종 정보를 네트워크를 거쳐 연계하여 스루풋을 향상하는 것이 가능한 반도체제조시스템을 제공하는 것이다.
도 1은 본 발명의 실시예에 관한 반도체제조시스템의 구성을 나타내는 블록도,
도 2는 반도체제조시스템의 다른 구성을 나타내는 블록도,
도 3은 반도체제조시스템의 또 다른 구성을 나타내는는 블록도,
도 4는 반도체제조시스템의 또 다른 구성을 나타내는는 블록도,
도 5는 반도체제조시스템의 또 다른 구성을 나타내는는 블록도,
도 6은 반도체제조장치가 검사위치를 생성하여 반도체검사장치가 검사를 실행하는 시퀀스를 나타내는 도,
도 7은 반도체검사장치가 검사위치를 생성하고 검사를 실행하는 시퀀스를 나타내는 도,
도 8은 기억영역 네트워크에 접속한 계산기가 검사위치를 생성하고 반도체검사장치가 검사를 실행하는 시퀀스를 나타내는 도,
도 9는 설계정보의 분할영역의 정보를 기초로 검사위치를 생성하는 시퀀스를 나타내는 도,
도 10은 설계정보의 분할에 의한 다중처리에 관한 정보를 기초로 검사위치를 생성하는 시퀀스를 나타내는 도,
도 11은 보정처리에 관한 정보를 기초로 검사위치를 생성하는 시퀀스를 나타내는 도,
도 12는 검사장치가 검사한 불량위치의 정보를 기초로 그 불량위치에 대응하는 논리를 특정하는 시퀀스를 나타내는 도,
도 13은 불량위치의 검사화상 등을 동시에 표시하는 예를 나타내는 도,
도 14는 반도체제조에 관한 각각의 정보에 관련짓기 위한 링크정보를 설치한 예를 나타내는 도,
도 15는 각각의 정보를 물리적으로 하나의 기억장치에 기억시킨 예를 나타내는 도,
도 16은 각각의 정보를 물리적으로 다른 기억장치에 기억시킨 예를 나타내는 도,
도 17은 관련짓기 위한 링크정보만을 독립하여 기억시킨 예를 나타내는 도,
도 18은 검사장치에 있어서의 허용범위, 검사결과, 최종제품의 성능의 상관을 기록하는 테이블의 예를 나타내는 도,
도 19는 검사결과로부터 성능을 예측하는 시퀀스를 나타내는 도,
도 20은 반도체검사장치의 전체 구성을 나타내는 도,
도 21은 제어부를 기억영역 네트워크에 접속한 반도체검사장치를 나타내는 블록도,
도 22는 복수의 검사장치를 기억영역 네트워크에 접속한 반도체검사장치를 나타내는 블록도,
도 23은 기억영역 네트워크로서 파이버·채널을 채용한 경우의 반도체검사장치를 나타내는 블록도,
도 24는 반도체제조장치의 전체 구성을 나타내는 블록도,
도 25는 제어부를 기억영역 네트워크에 의해 접속한 반도체제조장치를 나타내는 블록도,
도 26은 복수대의 설계정보가공장치를 기억영역 네트워크에 접속한 반도체검사장치를 나타내는 블록도,
도 27은 복수대의 반도체제조장치를 기억영역 네트워크에 접속한 반도체제조장치를 나타내는 블록도,
도 28은 기억영역 네트워크로서 파이버·채널을 채용하여 제어부에 전용 하드웨어를 탑재한 경우의 반도체제조장치를 나타내는 도,
도 29는 기억장치에 기억되어 있는 단락정보와, 그 단락정보의 기초가 된 설계정보와 비교함으로써 제조공정의 정확성을 구하는 시퀀스를 나타내는 도,
도 30은 반도체제조장치의 처리시간 예측 시퀀스를 나타내는 도,
도 31은 반도체제조장치의 현재처리위치를 표시하는 시퀀스를 나타내는 도,
도 32는 반도체제조장치의 현재처리위치를 표시하는 표시화면의 예를 나타내는 도면이다.
본 발명은 상기의 과제를 해결하기 위하여 다음과 같은 수단을 채용하였다.
노광부, 그 노광부를 제어하는 제어부 및 기억장치를 구비한 반도체제조장치와, 관찰부, 그 관찰부를 제어하는 제어부 및 기억장치를 구비한 반도체검사장치와, 상기 반도체제조장치 및 반도체검사장치가 공통으로 사용하는 기억장치로 이루어지고, 상기 반도체제조장치, 반도체검사장치 및 상기 공통으로 사용하는 기억장치를 기억영역 네트워크를 거쳐 접속한다. 또 상기 반도체제조장치는 반도체제조용 마스크의 제조장치로 할 수 있다.
이하, 본 발명의 실시형태를 도 1 내지 도 32를 참조하여 설명한다. 도 1은 본 발명의 실시예에 관한 반도체제조시스템을 나타내는 블록도이다.
도면에 나타내는 바와 같이 기억영역 네트워크(40)에 의해 반도체의 검사장치(10), 반도체의 제조장치(20) 및 기억장치(30)를 접속한다. 또 반도체의 검사장치(10)와 제조장치(20)는 범용 네트워크(50)로 접속할 수 있다. 본 실시예에 의하면 기억영역 네트워크(40)를 설치함으로써 반도체의 검사장치(10) 및 반도체제조장치(20) 사이에서 범용 네트워크(50)에 영향을 주는 일 없이 대용량의 데이터통신을 실행할 수 있다. 또 기억장치(30)를 공유하므로 장치 사이에서 데이터의 복사를 할 필요가 없어지고 시스템 전체의 성능향상 및 데이터관리의 간소화를 도모할 수있다. 또한 상기 제조장치(20)는 반도체의 제조장치뿐만 아니라 반도체 마스크의 제조장치로 할 수 있고, 상기 검사장치(10)는 반도체의 검사장치뿐만 아니라 반도체 마스크의 검사장치로 할 수 있으나, 이 후, 간단하게 하기 위해 반도체의 제조장치 및 반도체의 검사장치로 대표하여 설명한다.
도 2는 반도체제조시스템의 다른 구성을 나타내는 블록도이다. 도면에 나타내는 바와 같이 기억영역 네트워크(40)에 의해 반도체의 검사장치(10), 반도체의 제조장치(20) 및 복수의 기억장치(30)를 접속한다. 기억영역 네트워크(40)으로서는 통신장치에 파이버·채널(41)을 채용하고, 그 파이버·채널을 패브릭 (fabaics)(42)으로 각각 접속한다. 또 반도체의 검사장치(10) 및 반도체의 제조장치(20) 사이는 범용 네트워크(50)로 접속한다.
상기 패브릭(42)에는 스위치 및 허브가 존재하고 양자 모두 핫플러그를 서포트하고 있으므로 기억장치(30)를 동적으로 기억영역 네트워크에 추가확장할 수 있다. 또 상기 패브릭(42)은 캐스케이드접속이 가능하므로 또 다른 추가확장을 실현할 수 있다.
또 패브릭 사이를 파이버·채널로 접속함으로써 검사장치(10), 제조장치(20) 및 기억장치(30)의 설치장소를 임의로 선정할 수 있다. 예를 들면 상기 검사장치 (10) 및 제조장치(20)를 제조현장에 설치하고, 상기 기억장치(30)를 사무실나 데이터센터에 설치할 수 있다. 이에 의하여 자연재해 등에 의해 제조현장이 피해를 입어도 제조현장에 설치되어 있는 검사장치(10)나 제조장치(20)에 관한 정보는 모두 기억장치(30)에 기억되어 있으므로 복구가 용이하게 된다. 또한 패브릭(42)에 스위치를 채용한 구성은 통신장치에 InfiniBand를 채용한 경우와 동등하게 된다. 따라서 파이버·채널(41)의 장거리통신이 필요없는 경우에는 InfiniBand를 채용하면 동등한 구성으로 콤팩트한 시스템을 실현할 수 있다.
도 3은 반도체제조시스템의 또 다른 구성을 나타내는는 블록도이다. 도면에 나타내는 바와 같이 기억영역 네트워크(40)에 의해 반도체의 검사장치(10), 반도체의 제조장치(20) 및 복수의 기억장치(30)를 접속한다. 기억영역 네트워크(40)으로서는 통신장치에 파이버·채널(41)을 채용하여 각각의 장치를 루프형상으로 접속한다. 또 반도체의 검사장치(10) 및 도체의 제조장치(20) 사이는 범용 네트워크(50)로 접속한다. 이 루프형상 구성은 패브릭 등의 설비를 필요로 하지 않고, 광섬유의 접속에만 의해 구축할 수 있는 간소한 시스템이다. 또 메인티넌스가 용이하고, 루프의 2중화 시스템의 구축도 용이하게 실현할 수 있다.
도 4는 반도체제조시스템의 또 다른 구성을 나타내는 블록도이다. 도면에 나타내는 바와 같이 기억영역 네트워크(40)에 의해 반도체의 검사장치(10), 반도체의 제조장치(20) 및 복수의 기억장치(30)를 접속한다. 기억영역 네트워크(40)로서는 통신장치에 IEEE 1394 43에 의해 각각을 트리형상으로 접속한다. 이 구성에서는 검사장치(10) 또는 제조장치(20)를 트리의 루트로 한다. 또 반도체의 검사장치 (10) 및 반도체의 제조장치(20) 사이는 범용 네트워크(50)로 접속한다. IEEE 1394는 핫플러그를 서포트하고 있으므로 기억장치를 동적으로 기억영역 네트워크에 추가확장할 수 있다.
도 5는 반도체제조시스템의 또 다른 구성을 나타내는 블록도이다. 도면에나타내는 바와 같이 기억영역 네트워크(40)에 의해 반도체의 검사장치(10), 반도체의 제조장치(20), 복수의 기억장치(30) 및 계산기(60)를 접속한다. 또 반도체의 검사장치(10), 반도체의 제조장치(20) 및 계산기(60) 사이는 범용 네트워크(50)로 접속할 수 있다. 본 실시예에 의하면 기억영역 네트워크(40)를 설치함으로써 반도체의 검사장치(10), 반도체의 제조장치(20) 및 계산기(60) 사이에서 범용 네트워크 (50)에 영향을 주는 일 없이 대용량의 데이터통신을 실행할 수 있다. 또 종래는 논리설계 등의 상류공정에서의 데이터를 기억하는 장치와, 검사 및 제조공정에서의 데이터를 기억하는 장치를 분리하고 있었기 때문에 양 공정 사이에서의 정보의 주고받기가 곤란하였다. 그러나 본 실시예에서는 기억장치(30)를 공유하므로 데이터의 복사를 할 필요가 없어진다. 이 때문에 시스템 전체의 성능의 향상 및 데이터관리의 간소화를 도모할 수 있다. 또한 기억영역 네트워크(40)에 장거리통신이 가능한 것을 선택하면 검사장치(10), 제조장치(20) 및 계산기(60)의 설치장소를 유연하게 설정할 수 있다.
도 6 내지 도 8은 검사처리를 설명하는 도면으로, 도 6은 반도체제조장치가 검사위치를 생성하여 반도체검사장치가 검사를 실행하는 시퀀스를 나타내는 도면이다. 먼저 제조장치(20)는 설계정보를 기억장치(30)로부터 판독한다(S10). 다음으로 판독한 설계정보를 기초로 검사위치, 또는 검사영역을 생성한다(S20). 다음에 생성한 검사위치를 기억장치(30)에 기록한다(S30). 이 기록정보는 처리수행의 로그가 된다. 다음에 검사장치(10)는 상기 검사위치를 기억장치(30)로부터 판독하고 (S40), 판독한 위치에 따라 검사를 실행한다(S50). 이와 같이 검사위치를 검사장치(10)의 외부장치로부터 지정함으로써 검사장치의 부하를 감소하여 검사장치의 성능을 향상할 수 있다.
도 7은 반도체검사장치가 검사위치를 생성하여 검사를 실행하는 시퀀스를 나타내는 도면이다. 먼저 검사장치(10)는 설계정보를 기억장치(30)로부터 판독한다 (S100). 다음에 판독한 설계정보를 기초로 검사위치, 또는 검사영역을 생성한다 (S110). 다음에 생성한 검사위치를 기억장치(30)에 기록한다(S120). 이 기록정보는 처리수행의 로그가 된다. 다음에 상기 검사위치를 기억장치(30)로부터 판독하고(S130), 판독한 위치에 따라 검사를 실행한다(S140). 이와 같이 검사위치를 검사장치(10)의 내부에서 생성함으로써 검사장치 이 외의 부하를 줄일 수 있다.
도 8은 기억영역 네트워크에 접속한 계산기가 검사위치를 생성하여 반도체검사장치가 검사를 실행하는 시퀀스를 나타내는 도면이다. 먼저, 계산기(60)는 설계정보를 기억장치(30)로부터 판독한다(S200). 다음에 판독한 설계정보를 기초로 검사위치, 또는 검사영역을 생성한다(S210). 다음에 생성한 검사위치를 기억장치 (30)에 기록한다(S220). 이 기록정보는 처리수행의 로그가 된다. 다음에 검사장치(10)는 상기 검사위치를 기억장치(30)로부터 판독하고(S230), 판독한 위치에 따라 검사를 실행한다(S240). 이와 같이 검사위치를 검사장치(10)의 외부장치로부터 지정함으로써 그 검사장치의 부하가 감소하여 성능이 향상한다.
이와 같이 검사위치의 생성을 검사장치(10), 제조장치(20) 또는 이들 장치와는 별도의 계산기(60) 중 어느 하나로 할 수 있어 이에 의하여 상기 각 장치의 부하상태 또는 검사위치의 생성방법의 변경에 유연하게 대응할 수 있다.
도 9 및 도 10은 검사위치의 생성을 설명하는 도면으로, 도 9는 설계정보의 분할영역의 정보를 기초로 검사위치를 생성하는 시퀀스를 나타내는 도면이다. 또한 검사위치를 생성하는 장치는 도 6, 도 7, 도 8에 나타내는 바와 같이 검사장치 (10), 제조장치(20), 또는 계산기(60) 중 어느 하나로 할 수 있으나, 본 실시예에서는 제조장치(20)가 생성하는 예로 설명한다.
먼저, 제조장치(20)는 설계정보(71)를 기억장치(30)로부터 판독한다(S400). 다름에 제조장치(20)의 대부분은 판독한 설계정보의 전 영역을 한번에 처리할 수 없기 때문에 그 설계정보를, 예를 들면 스트라이프형상으로 나누어 분할정보(72)를 작성한다(S410). 다음에 분할정보 사이의 경계를 포함하는 분할영역(73)을 추출한다(S420). 분할영역(73)에는 원래 분할되어서는 안 되는 반도체셀, 예를 들면 트랜지스터와 같은 장치가 포함되어 있을 가능성이 있다. 그곳에서 분할된 셀을 추출한다(S430). 다음에 상기 분할된 셀이 구해지면 상기 설계정보로부터 분할된 셀의 위치 또는 영역이 판명된다. 이것을 검사위치의 리스트로서 생성하여 기억장치 (30)에 기록한다(S440). 이와 같이 분할에 의해 영향을 받을 가능성이 높은 부분을 검사위치로 함으로써 검사위치의 점수를 삭감하는 것이 가능하게 되어 시스템 전체의 성능이 향상한다.
도 10은 설계정보의 분할에 의한 다중처리에 관한 정보를 기초로, 검사위치를 생성하는 시퀀스를 나타내는 도면이다. 도 9와 마찬가지로 본 시퀀스를 제조장치(20)가 실행하는 예로 설명한다. 먼저 제조장치(20)는 설계정보(71)를 기억장치 (30)로부터 판독한다(S500). 제조장치(20)의 대부분은 그 설계정보의 전 영역을한번에 처리할 수 없기 때문에 그 설계정보를 예를 들면 스트라이프형상으로 나누어 분할정보(72)를 작성한다(S510). 다음에 분할정보 사이의 경계를 포함하는 분할영역(73)을 추출한다(S520). 분할영역(73)에는 원래 분할되어서는 안되는 배선이 포함되어 있을 가능성이 있다. 분할된 배선을 최종적으로 정확하게 연결하기 위하여 걸쳐지는 분할정보로 다중으로 처리하는 경우가 많다. 따라서 분할된 배선을 기초로 다중처리를 행하는 부분을 추출한다(S530). 다음에 다중처리를 행하는 부분이 구해지면 상기 설계정보(71)로부터 분할된 배선의 위치 또는 영역이 판명된다. 이것을 검사위치의 리스트로서 생성하여 기억장치(30)에 기록한다(S540). 이와 같이 다중처리됨으로써 영향을 받을 가능성이 높은 부분을 검사위치로 함으로써 검사위치의 점수를 삭감하는 것이 가능하게 되어 시스템 전체의 성능이 향상한다.
도 11은 보정처리에 관한 정보를 기초로 검사위치를 생성하는 시퀀스를 나타내는 도면이다. 도 9와 마찬가지로 본 시퀀스를 제조장치(20)가 실행하는 예로 설명한다. 먼저, 제조장치(20)는 설계정보(71)를 기억장치(30)로부터 판독한다 (S600). EB(전자선 직접 묘획장치)와 같은 제조장치(20)에서는 전자선의 근접효과에 의해 굴절 등 물리현상이 발생하여 설계정보(71) 그대로 묘획하여도 그 설계정보와 다른 결과가 되어 버린다. 따라서 근접효과에 대한 보정(OPC)을 실시한다. OPC에는 룰베이스와 시뮬레이션베이스가 존재하나, 본 발명은 OPC의 방법에는 의하지 않는다. OPC를 실행함으로서 보정패턴이 부가된 정보(77)가 생성된다(S610). 다음에 생성한 보정패턴(78)만을 추출한다(S620). 대부분의 경우, 설계정보는 도형데이터이므로 보정패턴은 원래의 설계정보(71)와 보정패턴이 부가된 정보(77) 사이에서 도형의 논리연산을 행함으로써 구할 수 있다. 보정패턴이 구해지면 상기 설계정보(71)로부터 위치 또는 영역이 판명된다. 이것을 검사위치의 리스트로서 생성하여 기억장치(30)에 기록한다(S630). 이와 같이 보정처리됨으로써 영향을 받을 가능성이 높은 부분을 검사위치로 함으로써 검사위치의 점수를 삭감하는 것이 가능하게 되어 시스템 전체의 성능이 향상한다.
도 12는 검사장치가 검사한 불량위치의 정보를 기초로, 그 불량위치에 대응하는 논리를 특정하는 시퀀스를 나타내는 도면이다. 먼저 검사장치(10)가 기억장치(30)에 기록한 불량위치를 판독한다(S700). 상기 불량위치를 기초로 레이아웃정보의 해당 위치를 추출한다(S710). 추출한 레이아웃정보를 기초로 트랜지스터 등의 셀을 추출한다(S720). 이상의 각 단계는 기존의 레이아웃 검증도구로 실행되는 LVS(layout versus schematic)와 동등하다.
다음으로 추출한 셀에 접속되어 있는 배선을 찾는다(S730). 찾은 패턴과 동일한 패턴을 네트리스트 등의 논리정보로부터 검색한다(S740). 검색한 논리를 포함하는 네트리스트 등의 기초가 되는 논리정보를 추출한다(S750).
본 실시예에서는 반도체제조공정의 상류공정인 논리생성의 부분에 까지 거슬러 올라가 조사할 수 있다. 이 때문에 논리의 변경에 의해 불량을 경감할 수 있을지의 여부의 판단이 가능하게 되어 수율이 향상한다.
도 13은 불량위치의 검사화상, 그 불량위치의 레이아웃정보, 셀라이브러리정보, 셀디바이스정보, 논리기호 및 논리기술(記述)을 동시에 표시하는 예를 나타내는 도면이다. 도면에서는 검사장치(10)에서 관측된 실 화상(100), 그 실 화상에상당하는 레이아웃정보(110), 그 레이아웃위치에 존재하는 셀라이브러리정보(120), 그 셀라이브러리의 디바이스정보(130), 그 디바이스에 상당하는 논리(140)와, 그 논리를 합성하는 기초가 된 논리기술(150)이 동시에 표시되어 있다.
종래부터 상기 검사화상과 레이아웃정보를 겹쳐 표시하여 불량을 검사하는 기술은 존재하고 있다. 그러나 상기 종래기술에서는 불량이 있어도 예를 들면 배선 사이에 걸쳐지는 불순물은 불량으로 하고, 배선 사이를 걸치지 않도록 불순물은 양(良)으로 한다는 정도의 판단에 밖에 사용할 수 없었다. 이에 대하여 본 발명에서는 논리정보도 표시하기 위하여 예를 들면 클록에 관한 배선상의 불량이면 시스템 전체에 주는 영향이 크다고 판단하여 불량으로 하는 등, 불량의 선정에 엄밀함을 가할 수 있다.
도 14는 반도체제조에 관한 각각의 정보에 관련짓기 위한 링크정보를 설치한 예를 나타내는 도면이다. 본 실시예에서는 관련된 정보로서 기억장치(30)를 식별하기 위한 기억장치(ID)와 정보 그 자체의 ID와의 관련을 나타내는 링크정보 (200)를 설치한다. 즉 각각의 정보에 상기 링크정보(200)를 부가하고, 요구의 사양정보 (210), 기능사양정보(220),논리정보(230), 셀정보(240), 레이아웃정보(250), 마스크·레티클정보(260), 묘획정보(270) 및 검사결과(280)를 상기 링크정보(200)로 관련짓는다. 이와 같은 링크방향을 실제의 제조공정에 대응시키면 상기 정보의 연휴를 그대로 제조공정의 로그정보로서 활용할 수 있다.
도 15는 각각의 정보를 물리적으로 하나의 기억장치에 기억시킨 예를 나타내는 도면이다. 도면에 나타내는 바와 같이 요구사양정보(210), 기능사양정보(220),논리정보(230), 셀정보(240), 레이아웃정보(250), 마스크·레티클정보(260), 묘획정보(270) 및 검사결과(280)를 하나의 기억장치(30)에 기억한다. 이와 같이 하나의 기억장치(30)에 모든 정보를 기억시킴으로써 링크정보(200)를 찾아 각각의 정보로 고속으로 엑세스할 수 있다.
도 16은 각각의 정보를 물리적으로 다른 기억장치에 기억시킨 예를 나타내는 도면이다. 도면에 나타내는 바와 같이 요구사양정보(210), 기능사양정보(220), 논리정보(230), 셀정보(240), 레이아웃정보(250), 마스크·레티클정보(260), 묘획정보 (270) 및 검사결과(280)를 각각 별도의 기억장치(30)에 기억한다. 이와 같이 각각 따로따로의 기억장치(30)에 기억시킴으로써 도 15의 기억방법에 비하여 기억장치 (30)의 고장에 대한 피해가 최소한으로도 된다.
도 17은 관련짓기 위한 링크정보만을 독립하여 기억시킨 예를 나타내는 도면이다. 요구사양정보 링크정보(310), 기능사양정보 링크정보(320), 논리정보 링크정보(330), 셀정보 링크정보(340), 레이아웃정보 링크정보(350), 마스크·레티클정보 링크정보(360), 묘획정보 링크정보(370) 및 검사결과 링크정보(380)를 링크리스트로서 독립시킴으로써 임의의 정보에의 엑세스가 도 14의 단(單)방향 리스트의 서치에 비하여 고속으로 실행할 수 있다.
도 18은 검사에 있어서의 허용범위, 검사결과, 최종제품의 성능의 상관을 기록하는 테이블의 예를 나타내는 도면이다. 상관 테이블(400)은 검사시에 지정되는 허용범위(410), 그 범위에 수납된 실측치(420), 그 실측치(420) 제품의 최종적인 성능, 예를 들면 클록주파수를 기억한다. 또 상기 각 항목의 소트(sort), 또는 성능치를 기준으로 한 실측치의 영역분할을 행할 수 있다.
도 19는 검사결과로부터 성능을 예측하는 시퀀스를 나타내는 도면이다. 먼저 검사장치(20)가 기억장치(30)에 기록한 실측치를 판독한다(S800). 판독한 실측치를 기초로 상관 테이블(400)을 검색한다(S810). 검색의 결과, 실측치(420)에 일치하는 데이터가 있는 경우에는 그 데이터에 대응하는 성능치(430)를 판독한다 (S820). 불일치의 경우에는 실측치(420)에 가까운 데이터를 플러스방향 및 마이너스방향으로 검색하여 2개의 근사치를 구한다(S830). 그 근사치에 대응하는 성능치 (430)를 구하고 보간을 행하여 성능치를 산출한다(S840). 이와 같이 검사장치(10)의 검사결과로부터 성능을 예측함으로써 실제로 반도체의 완성품의 성능평가를 하는 일 없이 검사과정에서 성능을 예측할 수 있다.
도 20 내지 도 23은 본 발명의 실시예가 되는 반도체검사장치를 나타내는 블록도이고, 도 20은 전체 구성을 나타내는는 블록도이다. 도면에 나타내는 바와 같이 검사장치(10)는 광학적 촬상소자 등을 가지는 관찰부(12), 그 관찰부를 제어하는 제어부(14)로 이루어진다. 관찰부(12) 및 제어부(14)는 기억영역 네트워크(40)를 거쳐 검사장치 외부의 기억장치(30), 검사장치 내부의 기억장치(31) 및 검사장치 이 외의 장치(60)와 접속된다. 이와 같은 구성으로 함으로써 각 부 및 장치 사이에서 기억장치를 공유할 수 있다.
도 21은 제어부를 기억영역 네트워크에 접속한 반도체검사장치를 나타내는 블록도이다. 도면에 나타내는 바와 같이 검사장치(10)는 광학적 촬상소자 등을 가지는 관찰부(12)와, 그 관찰부를 제어하는 제어부(14)로 이루어진다. 제어부(14)는 기억영역 네트워크(40)를 거쳐 검사장치 외부의 기억장치(30), 검사장치 내부의 기억장치(31) 및 검사장치 이 외의 장치(60)와 접속한다. 이와 같은 구성으로 함으로써 제어부는 장치 내외의 모든 기억장치에 엑세스할 수 있다.
도 22는 복수의 검사장치를 기억영역 네트워크에 접속한 반도체검사장치를 나타내는 블록도이다. 도면에 나타내는 바와 같이 검사장치(10)는 광학적 촬상소자 등을 가지는 관찰부(12), 그 관찰부를 제어하는 제어부(14)로 이루어진다. 관찰부(12) 및 제어부(14)는 기억영역 네트워크(40)를 거쳐 검사장치 외부의 기억장치(30), 검사장치 내부의 기억장치(31) 및 복수의 검사처리장치(60)와 접속한다. 이와 같은 구성으로 하면 검사장치(10)에서 얻어진 화상데이터를 외부의 기억장치 (30)에 기억한 경우, 복수의 검사처리장치(60)로부터 용이하게 상기 기억장치(30)에 기억한 화상데이터에 엑세스할 수 있으므로 검사처리의 병렬화가 용이하게 실현되어 시스템 전체의 성능이 향상한다. 또 기억영역 네트워크(40)에서는 시스템동작 중에 검사처리장치(60)를 추가 삭제하는 것이 가능하므로 시스템 부하의 변동에 따라 검사처리장치(60)의 구성을 변경할 수 있다.
도 23은 기억영역 네트워크로서 파이버·채널을 채용한 경우의 반도체검사장치를 나타내는 블록도이다. 도면에 나타내는 바와 같이 검사장치(10)는 광학적 촬상소자 등을 가지는 관찰부(12), 그 관찰부를 제어하는 제어부(14)로 이루어진다. 관찰부(12) 및 제어부(14)는 기억영역 네트워크(40)를 거쳐 검사장치 외부의 기억장치(30), 검사장치 내부의 기억장치(31) 및 복수의 검사처리장치(60)와 접속한다. 기억영역 네트워크(40)는 복수의 패브릭(42)를 가지고 그 패브릭과 각 부 및 장치는 파이버·채널(41)로 접속한다. 또 패브릭(42) 사이도 파이버·채널(43)로 접속되어 있다. 이 경우 패브릭을 복수대 설치하고, 그 파이버 사이의 접속(43)을 ATM 등의 WAN으로 대용하면 검사장치 본체를 제조현장 내의 청정룸에 설치하고, 검사처리장치를 거리적으로 떨어진 사무실에 설치하는 것도 가능하게 된다.
도 24 또는 도 25는 본 발명의 실시예에 관한 반도체제조장치를 나타내는 블록도이고, 도 24는 전체구성을 나타내는 블록도이다. 도면에 나타내는 바와 같이 제조장치(20)는 광학적 노광수단, 또는 하전입자 노광수단을 가지는 노광부(22), 그 노광부를 제어하는 제어부(24)로 이루어진다. 노광부(22) 및 제어부(24)는 기억영역 네트워크(40)를 거쳐 제조장치 외부의 기억장치(30), 제조장치 내부의 기억장치(32) 및 제조장치(20) 이 외의 장치(60)와 접속한다. 이와 같은 구성으로 함으로써 각 부 및 장치 사이에서 기억장치를 공유할 수 있다.
도 25는 제어부를 기억영역 네트워크에 접속한 반도체제조장치를 나타내는 블록도이다. 도면에 나타내는 바와 같이 제조장치(20)는 광학적 노광수단 또는 하전입자 노광수단을 가지는 노광부(22)와, 그 노광부를 제어하는 제어부(24)로 이루어진다. 제어부(24)는 기억영역 네트워크(40)를 거쳐 제조장치 외부의 기억장치 (30), 제조장치 내부의 기억장치(32) 및 제조장치(20) 이 외의 장치(60)와 접속한다. 이와 같은 구성으로 함으로써 제어부는 장치 내외의 모든 기억장치에 엑세스할 수 있다.
도 26은 복수대의 설계정보가공장치(60)를 기억영역 네트워크에 접속한 반도체검사장치를 나타내는는 블록도이다. 도면에 나타내는 바와 같이 제조장치(20)는광학적 노광수단, 또는 하전입자 노광수단을 가지는 노광부(22), 그 노광부를 제어하는 제어부(24)로 이루어진다. 노광부(22) 및 제어부(24)는 기억영역 네트워크 (40)를 거쳐 제조장치 외부의 기억장치(30), 제조장치 내부의 기억장치(32) 및 복수의 설계정보가공장치(60)와 접속한다. 이와 같은 구성으로 함으로써 복수의 설계정보가공장치(60)가 각각 제조장치(20)용으로 가공한 설계정보를 기억장치(30)에 기억할 수 있으므로 제조처리의 병렬화가 용이하게 실현되어 시스템 전체의 성능이 향상한다. 또 기억영역 네트워크에서는 시스템동작 중에 설계정보가공장치(60)를 추가 삭제하는 것이 가능하다. 이 때문에 새로운 설계정보가공처리가 요구되는 경우, 새로운 설계정보가공장치를 시스템을 정지시키는 일 없이 추가하는 것이 가능하여 시스템의 확장성이 향상한다.
도 27은 복수대의 반도체제조장치를 기억영역 네트워크에 접속한 예를 나타내는 블록도이다. 도면에 나타내는 바와 같이 복수의 제조장치(20)는 기억영역 네트워크경유로 기억장치(30)에 기억되어 있는 설계정보에 엑세스가능하다. 이 때문에 동일한 설계정보에 대하여 복수의 제조장치를 병렬로 제조공정을 실행할 수 있으므로 시스템 전체의 성능이 향상한다.
도 28은 기억영역 네트워크로서 파이버·채널을 채용하고, 제어부에 전용 하드웨어를 탑재한 경우의 반도체제조장치를 나타내는 도면이다. 도면에 나타내는 바와 같이 제조장치(20)는 광학적 노광수단 또는 하전입자 노광수단을 가지는 노광부(22) 및 그 노광부를 제어하는 제어부(24)로 이루어진다. 노광부(22) 및 제어부 (24)는 기억영역 네트워크(40)를 거쳐 제조장치 외부의 기억장치(30), 제조장치 내부의 기억장치(32) 및 복수의 설계정보가공장치(60)와 접속한다. 기억영역 네트워크(40)는 복수의 패브릭(42)을 가지고 그 패브릭과 각 부 및 장치는 파이버·채널 (41)로 접속한다. 또 패브릭(42) 사이도 파이버·채널(43)로 접속한다. 제어부 (24)는 설계정보를 일시적으로 저장하는 BM(버퍼메모리)(25), 설계정보를 제어부(24)용으로 가공하는 복원부(26), 복원부(25)에서 가공된 데이터를 직사각형 등의 최소 도형단위로 분해하는 분해부(27), 분해부에 의해 분해된 최소 도형단위 사이의 근접효과 보정을 실시하는 근접보정부(28) 및 상기 노광부(22)에 대응한 단락정보로 변환하는 단락부(29)로 이루어진다.
종래의 하드웨어화되어 있는 제어부(24)에서는 제어부(24)는 블랙박스가 되어 내부의 데이터에 엑세스하는 것은 불가능하였다. 그러나 본 실시예에서는 상기 파이버·채널을 거쳐 제어부(24) 내부의 데이터에 엑세스하는 것이 가능하다. 이 때문에 근접보정부(28)에 있어서의 보정결과, 또는 단락부(29)에 의한 실제의 단락지시정보를 취득하는 것이 가능하여 이들 정보에 의거하여 새로운 기능을 제공할 수 있다.
도 29는 기억장치에 기억되어 있는 단락정보와, 그 단락정보의 기초가 된 설계정보와 비교함으로써 제조공정의 정확성을 구하는 시퀀스를 나타내는 도면이다. 도 28에 나타내는는 반도체제조장치에 적용한 경우를 예로 설명한다.
먼저, 기억장치(30) 또는 기억장치(32)에 기억되어 있는 단락정보를 판독한다(S900). 판독한 단락정보를 기초로 묘획패턴을 복원한다(S910). 단락정보는 직사각형 등의 최소 도형단위의 집합이고, 그 단위도형 사이의 보간에 의해 묘획패턴의 복원이 가능하다. 다음에 설계정보를 판독한다(S920). 또한 묘획패턴과 설계정보의 형식은 CAD 데이터 또는 벡터데이터가 되는 경우가 많으나, 상기 설계정보가 상기 묘획패턴과 다른 형식일 때에는 변환이 필요하다. 다음에 묘획패턴과 설계정보의 비교를 행한다(S930). 비교결과가 일치한 경우에는 처리가 정확하게 행하여졌다고 판정하고(S940), 불일치한 경우에는 처리가 부정확하였다고 판정한다 (S950). 또한 상기 불일치한 경우는 불일치가 된 장소를 기억장치(30)에 기억하고 기억한 정보를 기억영역 네트워크(40)에 접속한 FIB (Focused Ion Beam) 등의 미세가공장치의 제어데이터로 할 수도 있다.
도 30은 반도체제조장치의 처리시간 예측 시퀀스를 나타내는 도면이다. 먼저 단락정보를 기억장치(30)로부터 판독한다(S1000). 판독한 단락정보로부터 단락수를 계측한다(S1010). 단락정보는 상기한 바와 같이 직사각형 등의 최소 도형단위의 집합이고, 그 도형단위의 총수가 단락수가 된다. 계측된 단락수에 제조장치하나하나의 최소 도형단위의 단락에 거리는 시간인 단락 표준시간을 승산한다 (S1020). 또한 최소 도형단위가 복수개 있고, 다시 도형단위마다에 단락 표준시간이 다른 경우에는 각 최소 도형단위마다에 단락수를 계측하고, 그 계측결과별로 각 최소도형의 단락 표준시간을 승산하여 합계함으로써 정확한 처리시간을 예측하는 것이 가능하다.
도 31은 반도체제조장치의 현재 처리위치를 표시하는 시퀀스를 나타내는 도면이다. 먼저 현재의 단락정보를 기억장치(30)로부터 판독한다(S1100). 판독한 단락정보로부터 단락위치정보를 취득한다(S1110). 다음에 설계정보를 기억장치(30)로부터 판독한다(S1120). 다음에 판독한 설계정보와 상기 단락위치정보를 합성한다(S1130). 합계결과를 표시한다(S114O).
도 32는 반도체제조장치의 현재 처리위치를 표시하는 표시화면의 예를 나타내는 도면이다. 도면에 나타내는 바와 같이 표시화면(500)에는 설계정보인 레이아웃의 묘획패턴(510) 및 단락정보(520)를 표시한다. 상기 레이아웃의 묘획영역에 대하여 단락위치는 매우 미세한 영역이다. 이 때문에 표시화면(500)에 단락정보의 영역을 가시화하기 위해서는 표시화면에 표시하고 있는 영역(530)의 상기 단락위치를 포함하는 영역을 확대하여 표시할 수 있다.
본원에 있어서 이하를 개시한다.
(1) 노광부, 상기 노광부를 제어하는 제어부 및 기억장치를 구비한 반도체제조장치와;
관찰부, 상기 관찰부를 제어하는 제어부 및 기억장치를 구비한 반도체검사장치와;
상기 반도체제조장치 및 반도체검사장치가 공통으로 사용하는 기억장치와;
상기 반도체제조장치, 반도체검사장치 및 상기 공통으로 사용하는 기억장치를 접속하는 기억영역 네트워크로 이루어지는 것을 특징으로하는 반도체제조시스템.
(2) (1)의 기재에 있어서, 상기 기억영역 네트워크는 파이버·채널을 스위칭하는 복수의 패브릭을 구비한 것을 특징으로 하는 반도체제조시스템.
(3) (1) 또는 (2)의 기재에 있어서, 상기 공통으로 사용하는 기억장치는 화상데이터 및 설계데이터를 기억하는 것을 특징으로 하는 반도체제조시스템.
(4) (1) 내지 (3) 중 어느 하나의 기재에 있어서, 상기 반도체제조장치는 반도체 또는 반도체제조용 마스크를 제조하는 것을 특징으로 하는 반도체제조시스템.
(5) (1) 내지 (4) 중 어느 하나의 기재에 있어서, 상기 반도체제조장치는 상기 설계데이터를 기초로 상기 반도체검사장치가 검사하는 검사위치정보를 생성하는 것을 특징으로 하는 반도체제조시스템.
(6) (1) 내지 (5) 중 어느 하나의 기재에 있어서, 상기 반도체제조장치는 상기 설계데이터와, 그 설계데이터에 의거하여 생성한 묘획패턴을 나타내는 단락정보를 비교하여 제조공정의 정확성을 연산하는 수단을 구비한 것을 특징으로 하는 반도체제조시스템.
(7) (1) 내지 (6) 중 어느 하나의 기재에 있어서, 상기 반도체검사장치는 상기 반도체제조장치가 생성한 검사위치정보 또는 자신이 생성한 검사위치정보를 기초로 검사를 실행하여 불량위치를 나타내는 불량위치정보를 생성하는 것을 특징으로 하는 반도체제조시스템.
(8) (7)의 기재에 있어서, 상기 불량정보를 기초로 검사장치에서 관측된 실 화상에 상당하는 레이아웃정보를 기억장치로부터 추출하고, 추출한 레이아웃정보를 기초로 반도체회로의 논리정보를 추출하는 것을 특징으로 하는 반도체제조시스템.
(9) (7) 또는 (8)의 기재에 있어서, 상기 반도체검사장치는 검사결과를 화상표시하는 것을 특징으로 하는 반도체제조시스템.
(10) (1) 내지 (9) 중 어느 하나의 기재에 있어서, 상기 기억영역 네트워크는 상기 검사위치를 생성하여 반도체검사장치 또는 상기 반도체제조장치의 부담을 저감하는 계산기를 구비한 것을 특징으로 하는 반도체제조시스템.
(11) (2)의 기재에 있어서, 상기 복수의 패브릭 상호간을 WAN으로 접속한 것을 특징으로 하는 반도체제조시스템.
(12) (1) 내지 (11) 중 어느 하나의 기재에 있어서, 상기 기억영역 네트워크는 상기 제조하는 반도체장치의 요구사양 및 상기 검사의 결과를 나타내는 정보와 이들 정보를 기억한 기억장치의 ID를 링크하는 링크정보를 저장하는 것을 특징으로 하는 반도체제조시스템.
(13) (1) 내지 (12) 중 어느 하나의 기재에 있어서, 상기 기억영역 네트워크는 상기 반도체제조장치의 처리시간 또는 처리위치를 연산하여 표시하는 표시장치를 구비한 것을 특징으로 하는 반도체제조시스템.
(14) (1) 내지 (13) 중 어느 하나의 기재에 있어서, 상기 기억영역 네트워크는 상기 반도체검사장치의 검사결과로부터 반도체장치의 성능을 예측하는 예측수단을 구비한 것을 특징으로 하는 반도체제조시스템.
이상 설명한 바와 같이 본 발명에 의하면, 반도체의 제조장치 또는 기억장치 등을 기억영역 네트워크에 의해 연계하기 때문에, 대용량의 화상 데이터 또는 설계 데이터를 고속으로 통신하여 시스템 스루풋을 향상할 수 있다.

Claims (14)

  1. 노광부, 상기 노광부를 제어하는 제어부 및 기억장치를 구비한 반도체제조장치와;
    관찰부, 상기 관찰부를 제어하는 제어부 및 기억장치를 구비한 반도체검사장치와;
    상기 반도체제조장치 및 반도체검사장치가 공통으로 사용하는 기억장치와;
    상기 반도체제조장치, 반도체검사장치 및 상기 공통으로 사용하는 기억장치를 접속하는 기억영역 네트워크(storage area network)로 이루어지는 반도체제조시스템.
  2. 제 1항에 있어서,
    상기 기억영역 네트워크는 파이버·채널을 스위칭하는 복수의 패브릭을 구비한 것을 특징으로 하는 반도체제조시스템.
  3. 제 1항에 있어서,
    상기 공통으로 사용하는 기억장치는 화상데이터 및 설계데이터를 기억하는 것을 특징으로 하는 반도체제조시스템.
  4. 제 1항에 있어서,
    상기 반도체제조장치는 반도체 또는 반도체제조용 마스크를 제조하는 것을특징으로 하는 반도체제조시스템.
  5. 제 1항에 있어서,
    상기 반도체제조장치는 상기 설계데이터를 기초로 상기 반도체검사장치가 검사하는 검사위치정보를 생성하는 것을 특징으로 하는 반도체제조시스템.
  6. 제 1항에 있어서,
    상기 반도체제조장치는 상기 설계데이터와, 그 설계데이터에 의거하여 생성한 묘획패턴을 나타내는 단락정보를 비교하여 제조공정의 정확성을 연산하는 수단을 구비한 것을 특징으로 하는 반도체제조시스템.
  7. 제 1항에 있어서,
    상기 반도체검사장치는 상기 반도체제조장치가 생성한 검사위치정보 또는 자신이 생성한 검사위치정보를 기초로 검사를 실행하여 불량위치를 나타내는 불량위치정보를 생성하는 것을 특징으로 하는 반도체제조시스템.
  8. 제 7항에 있어서,
    상기 불량정보를 기초로 검사장치에서 관측된 실 화상에 상당하는 레이아웃정보를 기억장치로부터 추출하고, 추출한 레이아웃정보를 기초로 반도체회로의 논리정보를 추출하는 것을 특징으로 하는 반도체제조시스템.
  9. 제 7항에 있어서,
    상기 반도체검사장치는 검사결과를 화상표시하는 것을 특징으로 하는 반도체제조시스템.
  10. 제 1항에 있어서,
    상기 기억영역 네트워크는 상기 검사위치를 생성하여 반도체검사장치 또는 상기 반도체제조장치의 부담을 저감하는 계산기를 구비한 것을 특징으로 하는 반도체제조시스템.
  11. 제 2항에 있어서,
    상기 복수의 패브릭 상호간을 WAN으로 접속한 것을 특징으로 하는 반도체제조시스템.
  12. 제 1항에 있어서,
    상기 기억영역 네트워크는 상기 제조하는 반도체장치의 요구사양 및 상기 검사의 결과를 나타내는 정보와 이들 정보를 기억한 기억장치의 ID를 링크하는 링크정보를 저장하는 것을 특징으로 하는 반도체제조시스템.
  13. 제 1항에 있어서,
    상기 기억영역 네트워크는 상기 반도체제조장치의 처리시간 또는 처리위치를 연산하여 표시하는 표시장치를 구비한 것을 특징으로 하는 반도체제조시스템.
  14. 제 1항에 있어서,
    상기 기억영역 네트워크는 상기 반도체검사장치의 검사결과로부터 반도체장치의 성능을 예측하는 예측수단을 구비한 것을 특징으로 하는 반도체제조시스템.
KR10-2001-0052401A 2001-02-23 2001-08-29 반도체제조시스템 KR100455992B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00048932 2001-02-23
JP2001048932A JP2002252161A (ja) 2001-02-23 2001-02-23 半導体製造システム

Publications (2)

Publication Number Publication Date
KR20020069088A KR20020069088A (ko) 2002-08-29
KR100455992B1 true KR100455992B1 (ko) 2004-11-15

Family

ID=18910116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0052401A KR100455992B1 (ko) 2001-02-23 2001-08-29 반도체제조시스템

Country Status (6)

Country Link
US (5) US6591207B2 (ko)
EP (3) EP1983552A1 (ko)
JP (1) JP2002252161A (ko)
KR (1) KR100455992B1 (ko)
DE (2) DE60134954D1 (ko)
TW (1) TW514977B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252161A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 半導体製造システム
JP3873696B2 (ja) 2001-09-18 2007-01-24 株式会社日立製作所 電力半導体モジュール及び電力変換装置
US6973633B2 (en) * 2002-07-24 2005-12-06 George Lippincott Caching of lithography and etch simulation results
US6959251B2 (en) * 2002-08-23 2005-10-25 Kla-Tencor Technologies, Corporation Inspection system setup techniques
WO2005008737A2 (en) * 2003-07-14 2005-01-27 August Technology Corporation Inspection and metrology module cluster tool with multi-tool manager
JP4414690B2 (ja) * 2003-07-14 2010-02-10 株式会社日立ハイテクノロジーズ 半導体製造システム
KR100524472B1 (ko) * 2003-07-18 2005-10-31 삼성전자주식회사 반도체공정장치 및 공정진단방법
JP2005209850A (ja) * 2004-01-22 2005-08-04 Toshiba Corp 半導体装置の設計システムと製造システム
GB0406663D0 (en) * 2004-03-24 2004-04-28 Cavendish Kinetics Ltd Information management and tracking system (IMTS)
JP4645174B2 (ja) * 2004-11-29 2011-03-09 横河電機株式会社 固体撮像素子検査システム
JP2006171113A (ja) * 2004-12-13 2006-06-29 Toshiba Corp マスクデータ作成装置、マスクデータ作成方法、露光マスク、半導体装置の製造方法及びマスクデータ作成プログラム
US7272808B1 (en) * 2005-06-08 2007-09-18 Advanced Micro Devices, Inc. On-chip variability impact simulation and analysis for circuit performance
US7343581B2 (en) * 2005-06-27 2008-03-11 Tela Innovations, Inc. Methods for creating primitive constructed standard cells
JP4961717B2 (ja) * 2005-10-28 2012-06-27 株式会社ニコン デバイス製造処理システム、露光装置及び露光方法、測定検査装置及び測定検査方法、並びにデバイス製造方法
US7590968B1 (en) 2006-03-01 2009-09-15 Tela Innovations, Inc. Methods for risk-informed chip layout generation
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US7548824B2 (en) * 2006-06-27 2009-06-16 Intel Corporation Automated analysis system for semiconductor manufacturing fabrication
JP4814716B2 (ja) * 2006-07-26 2011-11-16 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
US7586800B1 (en) 2006-08-08 2009-09-08 Tela Innovations, Inc. Memory timing apparatus and associated methods
JP2008076169A (ja) * 2006-09-20 2008-04-03 Olympus Corp 基板検査システム
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US7979829B2 (en) * 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
EP2220239B1 (en) * 2007-11-28 2015-05-20 Bayer CropScience NV Brassica plant comprising a mutant indehiscent allele
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
JP5022951B2 (ja) * 2008-03-10 2012-09-12 株式会社日立ハイテクノロジーズ 半導体製造システム
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
MY152456A (en) 2008-07-16 2014-09-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JPWO2010119808A1 (ja) * 2009-04-15 2012-10-22 シャープ株式会社 製品の製造方法および製造システム
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US8650518B2 (en) * 2010-01-08 2014-02-11 Cadence Design Systems, Inc. Method and apparatus for rule-based automatic layout parasitic extraction in a multi-technology environment
US20120282922A1 (en) * 2010-01-13 2012-11-08 Telefonaktiebolaget Lm Ericsson (Publ) Methods and Arrangements in a Cellular Network
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
KR101791252B1 (ko) * 2011-04-22 2017-10-27 마퍼 리쏘그라피 아이피 비.브이. 리소그래피 머신들의 클러스터를 위한 네트워크 아키텍처 및 프로토콜
US9861941B2 (en) 2011-07-12 2018-01-09 Kraton Polymers U.S. Llc Modified sulfonated block copolymers and the preparation thereof
EP2733558B1 (en) * 2011-07-15 2020-03-18 Tokyo Electron Limited Processing indicating device, processing indicating method, computer program and processing device
US20230084206A1 (en) * 2021-09-16 2023-03-16 International Business Machines Corporation Path management

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134393A (ja) * 1993-06-29 1995-05-23 Nikon Corp リソグラフィ・システム
JPH09274582A (ja) * 1996-04-03 1997-10-21 Nikon Corp 露光システム
KR19980079878A (ko) * 1997-03-04 1998-11-25 미타라이 후지오 노광장치, 노광시스템 및 디바이스제조방법

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3580946D1 (de) * 1984-07-27 1991-01-31 Hitachi Ltd Verfahren und system zum verstehen und belegen von schaltungsmustern.
US5091849A (en) * 1988-10-24 1992-02-25 The Walt Disney Company Computer image production system utilizing first and second networks for separately transferring control information and digital image data
US5233191A (en) * 1990-04-02 1993-08-03 Hitachi, Ltd. Method and apparatus of inspecting foreign matters during mass production start-up and mass production line in semiconductor production process
US6650409B1 (en) * 1991-04-02 2003-11-18 Hitachi, Ltd. Semiconductor device producing method, system for carrying out the same and semiconductor work processing apparatus included in the same system
JPH04326168A (ja) 1991-04-25 1992-11-16 Mitsubishi Electric Corp 図形データ処理装置
JP2000164667A (ja) 1992-03-06 2000-06-16 Hitachi Ltd 検査システム、解析ユニット及び電子デバイスの製造方法
JPH06151282A (ja) 1992-11-04 1994-05-31 Nikon Corp 荷電粒子線露光装置のデータ変換方法
JPH06301690A (ja) 1993-04-13 1994-10-28 Hitachi Ltd 製造ライン及び該製造ラインにおける条件設定方法
US5511005A (en) * 1994-02-16 1996-04-23 Ade Corporation Wafer handling and processing system
JP3628387B2 (ja) 1995-06-07 2005-03-09 本田技研工業株式会社 排気ガス浄化装置を備えた排気管
JP3892493B2 (ja) 1995-11-29 2007-03-14 大日本スクリーン製造株式会社 基板処理システム
US5936710A (en) * 1996-01-05 1999-08-10 Canon Kabushiki Kaisha Scanning type exposure apparatus, position control apparatus, and method therefor
US6292582B1 (en) * 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
US5909658A (en) * 1996-06-18 1999-06-01 International Business Machines Corporation High speed electron beam lithography pattern processing system
JPH10116875A (ja) * 1996-10-08 1998-05-06 Mitsubishi Electric Corp 半導体製造システム
JPH10209013A (ja) 1997-01-23 1998-08-07 Nikon Corp パターン継ぎ合わせ部の精度計測方法
US6148099A (en) * 1997-07-03 2000-11-14 Neopath, Inc. Method and apparatus for incremental concurrent learning in automatic semiconductor wafer and liquid crystal display defect classification
KR100271766B1 (ko) * 1998-04-28 2001-01-15 윤종용 반도체 장치 제조설비의 진단 시스템과 이를 이용한 식각설비및 노광설비
DE19830266A1 (de) 1998-07-07 2000-01-13 Bayer Ag Vernetzbare hyperverzweigte Polymere, ein Verfahren zu deren Herstellung und deren Verwendung
JP2000039098A (ja) 1998-07-22 2000-02-08 Ito Koki Kk バルク容器用気化装置
JP2000049088A (ja) * 1998-07-29 2000-02-18 Canon Inc 露光装置およびデバイス製造方法
JP2000077290A (ja) 1998-08-28 2000-03-14 Oki Electric Ind Co Ltd 半導体製造工程管理システム
US6151331A (en) 1998-09-23 2000-11-21 Crossroads Systems, Inc. System and method for providing a proxy FARP for legacy storage devices
US6199112B1 (en) 1998-09-23 2001-03-06 Crossroads Systems, Inc. System and method for resolving fibre channel device addresses on a network using the device's fully qualified domain name
EP1131719A4 (en) 1998-11-14 2007-10-31 Mti Tech Corp ILLUSTRATION OF LOGICAL UNITS IN A STORAGE AREA NETWORK
JP4067677B2 (ja) 1999-02-17 2008-03-26 富士通株式会社 走査電子顕微鏡の自動検出シーケンスファイル作成方法及び走査電子顕微鏡の自動測長シーケンス方法
IE20000203A1 (en) 1999-03-25 2001-02-21 Converge Net Technologies Inc Storage domain management system
JP4365934B2 (ja) * 1999-05-10 2009-11-18 キヤノン株式会社 露光装置、半導体製造装置およびデバイス製造方法
KR20020011416A (ko) * 1999-05-18 2002-02-08 조셉 제이. 스위니 마스트와 비교함으로써 물체의 검사를 수행하는 방법 및장치
JP3765198B2 (ja) 1999-06-08 2006-04-12 株式会社日立製作所 計算機システム
CA2373380A1 (en) 1999-06-11 2000-12-21 Storage Technology Corporation Intelligent storage area network
US20040081350A1 (en) * 1999-08-26 2004-04-29 Tadashi Kitamura Pattern inspection apparatus and method
JP4545252B2 (ja) * 1999-09-01 2010-09-15 東京エレクトロン株式会社 半導体製造装置
US6621571B1 (en) * 1999-10-29 2003-09-16 Hitachi, Ltd. Method and apparatus for inspecting defects in a patterned specimen
JP4585649B2 (ja) * 2000-05-19 2010-11-24 キヤノン株式会社 露光装置およびデバイス製造方法
JP3595756B2 (ja) * 2000-06-01 2004-12-02 キヤノン株式会社 露光装置、リソグラフィ装置、ロードロック装置、デバイス製造方法およびリソグラフィ方法
US6622286B1 (en) * 2000-06-30 2003-09-16 Lam Research Corporation Integrated electronic hardware for wafer processing control and diagnostic
US6898305B2 (en) * 2001-02-22 2005-05-24 Hitachi, Ltd. Circuit pattern inspection method and apparatus
JP3559766B2 (ja) * 2001-02-21 2004-09-02 キヤノン株式会社 走査露光装置及び走査露光方法並びにデバイスの製造方法
JP2002252161A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 半導体製造システム
US7248716B2 (en) * 2001-07-06 2007-07-24 Palantyr Research, Llc Imaging system, methodology, and applications employing reciprocal space optical design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134393A (ja) * 1993-06-29 1995-05-23 Nikon Corp リソグラフィ・システム
JPH09274582A (ja) * 1996-04-03 1997-10-21 Nikon Corp 露光システム
KR19980079878A (ko) * 1997-03-04 1998-11-25 미타라이 후지오 노광장치, 노광시스템 및 디바이스제조방법

Also Published As

Publication number Publication date
US20020120417A1 (en) 2002-08-29
KR20020069088A (ko) 2002-08-29
DE60134954D1 (de) 2008-09-04
US20030220754A1 (en) 2003-11-27
EP1246229A3 (en) 2006-02-01
US6591207B2 (en) 2003-07-08
EP1246229B1 (en) 2008-07-23
US6850854B2 (en) 2005-02-01
TW514977B (en) 2002-12-21
EP1983552A1 (en) 2008-10-22
US7526352B2 (en) 2009-04-28
JP2002252161A (ja) 2002-09-06
US20070027569A1 (en) 2007-02-01
EP1983551B1 (en) 2010-10-20
EP1983551A1 (en) 2008-10-22
EP1246229A2 (en) 2002-10-02
US20080125903A1 (en) 2008-05-29
DE60143328D1 (de) 2010-12-02
US20050119843A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
KR100455992B1 (ko) 반도체제조시스템
US9659136B2 (en) Suspect logical region synthesis from device design and test information
US5404310A (en) Method and apparatus for power-source wiring design of semiconductor integrated circuits
US8069130B2 (en) Methods and systems for semiconductor testing using a testing scenario language
US11669957B2 (en) Semiconductor wafer measurement method and system
US20220129613A1 (en) Identifying test coverage gaps for integrated circuit designs based on node testability and physical design data
US20120233575A1 (en) Layout method for integrated circuit including vias
US5754442A (en) Path analyzing displaying apparatus for designing logic circuit
US11941340B2 (en) Cross-hierarchy antenna condition verification
Allan et al. Automated redundant via placement for increased yield and reliability
CN116306486B (zh) 芯片设计的设计规则检查方法及相关设备
JP4332572B2 (ja) 半導体装置の製造システム
JP2004349720A (ja) 半導体製造システム
US11341311B1 (en) Generation and selection of universally routable via mesh specifications in an integrated circuit
de Sousa et al. Physical design of testable CMOS digital integrated circuits
JP4996972B2 (ja) マスクデータ生成方法およびマスクデータ生成システム
JPH09171056A (ja) テスト設計方法とその装置、並びにテスト方法とその装置
US6968515B2 (en) Semiconductor circuit designing apparatus and a semiconductor circuit designing method in which the number of steps in a circuit design and a layout design is reduced
JP2000207445A (ja) パ―ティショニング方法および装置、ならびにエミュレ―ション方法および装置
JPH10143554A (ja) 試験設計支援装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee